DE4037268A1

DE4037268A1 - Verfahren zur analog-digital-umsetzung von stroemen (spannungen) nach dem mehrfach-integrationsprinzip

Info

Publication number: DE4037268A1
Application number: DE19904037268
Authority: DE
Inventors: Willi Dipl Ing Sontopski
Original assignee: Individual
Current assignee: Individual
Priority date: 1989-12-05
Filing date: 1990-11-23
Publication date: 1991-06-06
Also published as: DE4037268C2

Description

Verfahren und Schaltungsanordnung zur Analog-Digital-Umsetzung von Strömen (Spannungen) nach dem Mehrfach-Integrationsprinzip.

Die Erfindung bezieht sich auf ein Verfahren zur Analog-Digital-Umsetzung von Strömen (Spannungen) nach dem Mehrfach-Integrationsprinzip, sowie auf Schaltungsanordnungen zur Durchführung des Verfahrens.

Derartige Umsetzer können beispielsweise zum digitalen Messen elektrischer Ströme, Spannungen und Widerstände in verschiedenen Geräten und Apparaturen verwendet werden.

Es ist bekannt, für diese Aufgabe ähnliche Verfahren zu verwenden, wobei alle Verfahren bestrebt sind, in einem Ergebniszähler direkt ein dem Eingangssignal proportionalen Digitalwert zu liefern. Bei einem Teil dieser Verfahren ist die Summe der Zeit während der nur der Meßstrom anliegt, plus der Zeit während der Referenzstrom aufgeschaltet wird, konstant (Patentschriften P 21 14 141, DE 28 20 601 C2). Der Nachteil dieser Verfahren liegt darin, daß diese Verfahren nach einem größeren Sprung des Eingangssignals eine bestimmte Einschwingzeit benötigen und es während dieser Phase zu Fehlmessungen kommen kann, so daß im Zweifelsfall zwei komplette Durchläufe abzuwarten sind bis im Ergebniszähler ein gültiger Wert vorliegt. Ein weiterer Nachteil ist, daß die Zeit zur Erlangung eines Meßwertes unabhängig vom Meßstrom ist und auch bei kleinen Eingangswerten sich die Durchlaufzeit nicht reduziert. Ein anderes Verfahren (Auslegeschrift DT 20 16 634 B2) kommt zwar ohne diesen Nachteil aus, benötigt jedoch mindestens zwei Schwellwertschalter, einen analogen Signalspeicher und einen weiterhin integrierenden und vergleichenden Analog-Digital-Umsetzer, außerdem ist auch hier die Zeit für eine Messung unabhängig vom Meßstrom. Bei weiteren Verfahren wird das Eingangssignal zeitweise weggeschaltet (deutsche Auslegeschriften 12 58 453, 12 88 632 und 12 95 629). Dies ist eine Quelle für Nichtlinearitäten, außerdem ist eine lückenlose Erfassung des Meßwertes nicht möglich.

Der Erfindung liegt die Aufgabe zugrunde,

a) den Schaltungsaufwand zu verringern,
b) die Linearitätsprobleme, die bei zeitweiser Abschaltung des Eingangssignal entstehen, zu eliminieren,
c) die Einschwingprobleme anderer Verfahren (deutsche Auslegeschriften 11 50 537, 12 89 101, deutsche Patentschriften 21 14 141, DE 28 20 601 C2) zu umgehen
d) eine lückenlose Registrierung des Eingangsstromes zu erreichen und
e) die Zeit zur Erfassung eines Meßwertes so kurz wie möglich zu halten.

Diese Aufgabe wird erfindungsmäßig dadurch gelöst, daß in einem ersten Schritt ein Ladungsspeicher durch einen Meßstrom Ii eine vorgegebene konstante Zeitspanne t1 lang geladen und in einem zweiten Schritt durch hinzuschalten eines zweiten entgegengesetzt gepolten konstanten Referenzstromes Ir (Referenzspannung) bis zum Erreichen einer vorgegebenen Spannungsschwelle bei Auszählung der dafür benötigten Zeit t2 umgeladen wird, und daß dieser Vorgang n-mal wiederholt wird und nach der n-ten Untermessung der vorliegende ausgezählte Wert Z nach der Formel

N = digitaler Ergebniswert
Y = systemabhängige Konstante
Z = z(1)+z(2)+ . . . +z(n)
z(i) = Zählerwert einer Untermessung

durch ein Rechenwerk in ein dem Meßstrom Ii proportionalen digitalen Ergebniswert N umgerechnet wird.

Die Erfindung ist dadurch weitergebildet, daß in einem ersten Schritt nach jeder Untermessung das Teilergebnis dieser Untermessung in einem n-stufigen Ringpuffer derart eingelesen wird, daß zunächst alle schon vorhandenen Teilergebnisse im Ringpuffer um eine Position vorwärts gerückt werden, was bewirkt, daß die Untermessung 1 den Ringpuffer verläßt, an ihrer Stelle die vorige Untermessung 2 tritt und so weiter bis zur n-ten Untermessung, die zur Position n-1 aufrückt, dann an n-ter Stelle der Wert der neuen Untermessung tritt und in einem zweiten Schritt nach jeder Untermessung die Summe Z aller Untermessungen im Ringpuffer gebildet wird und nach Formel A verrechnet wird.

Eine weitere mögliche Ausbildung besteht darin, daß das Verhältnis des Referenzstromes zum maximal vorkommenden Meßstrom Iimax vorzugsweise

Ir = -2 Ii_max

zu wählen ist.

Eine weitere mögliche Ausbildung besteht darin, daß als Ladungsspeicher ein Integrator (10, 17) benutzt wird.

Eine weitere mögliche Ausbildung besteht darin, daß der Meßstrom Ii des Integrators (10, 17) aus einem Eingangsstrom Ie und einem konstanten Kompensationsstrom Ic derart gebildet wird, daß der Meßstrom Ii im gesamten Bereich des Eingangsstromes Ie immer ein dem Referenzstrom Ir entgegengesetztes Vorzeichen beibehält, und das Rechenwerk (23) diesen Kompensationsstrom Ic bei der Berechnung seines Ausgangswertes als Konstante entsprechend berücksichtigt.

Eine weitere mögliche Ausbildung besteht darin, daß als Rechenwerk vorzugsweise eine programmgesteuerte Mikrocomputerschaltung verwendet wird.

Eine deutliche Reduzierungsmöglichkeit des Schaltungsaufwandes besteht darin, daß wesentliche Komponenten des Digitalteils vorzugsweise durch eine programmgesteuerte Mikrocomputerschaltung dargestellt werden, wobei z. B. Register als Zähler verwendet werden. Gatter durch logische Verknüpfungen ersetzt werden und das Rechenwerk durch entsprechende Programmschritte ersetzt wird.

Eine weitere mögliche Ausbildung besteht darin, daß die Konstante Y der Formel A bewußt so gewählt wird, daß die Kennlinie der Analog-Digital-Umsetzung ein gewünschtes Maß an Nichtlinearität besitzt.

Die mit der Erfindung erzielten Vorteile bestehen insbesondere im folgenden:

a) Aufgrund des Mehrfachrampenprinzips konnte im Gegensatz zu den Auslegeschriften 12 89 101, 12 95 629, 11 50 537, die Anforderungen an die Integratorlinearität und Schwellwertschalterempfindlichkeit erheblich reduziert werden.
b) Es bestehen keine Konvergenzprobleme, wie bei den Verfahren nach den Patentschriften 21 14 141, DE 28 20 601 C2 und den Auslegeschriften 12 89 101, 11 50 537.
c) Es entstehen keine Einschwingvorgänge bei großen Sprüngen des Eingangssignals, wodurch es bei anderen Verfahren, wie bei den Patentschriften 21 14 141 und DE 28 20 601 C2, zu Fehlern kommen kann.
Eine lückenlose Registrierung des Eingangsstromes findet statt.
e) Die Linearität konnte erheblich dadurch verbessert werden, daß das Eingangssignal nicht geschaltet werden braucht, wie es z. B. bei dem Verfahren nach Auslegeschrift 12 95 629 geschieht.
f) Die Zeit für eine Meßwerterfassung abhängig vom Meßwert ist und damit bei kleinen Eingangssignalen das Ergebnis wesentlich schneller vorliegt als bei den Verfahren nach den Patentschriften 21 14 141, DE 28 20 601 C2 und den Auslegeschriften 12 89 101, 20 16 634 und 11 50 537.

Die Erfindung wird im folgenden an Hand von Zeichnungen und dreier Ausführungsbeispiele beschrieben. Es zeigt

Fig. 1 ein Blockschaltbild eines ersten Ausführungsbeispiels,

Fig. 2 ein Hilfsdiagramm zur Erklärung der Signalverläufe,

Fig. 3 und 4 Blockschaltbilder zweier weiterer Ausführungsbeispiele.

Aus Fig. 1 ist zu erkennen, daß der analoge Meßstrom Ii kontinuierlich einem Integrator (10, 17) zugeführt wird. Geht man zunächst davon aus, daß das D-Flip-Flop (12) nicht gesetzt ist und alle Zähler zurückgesetzt sind, so ist der Schalter (20) geöffnet, das Gatter G1 (13) geschlossen und das Gatter G2 (18) geöffnet. Die Taktimpulse des Taktgebers (14) gelangen über das Gatter (18) in den Zähler 1 (19). In diesem Zustand integriert der Integrator (10, 17) nur den Meßstrom Ii für die konstante Zeit t1 auf (Signal a). Die Zeit t1 wird durch die Taktfrequenz des Taktgebers (14) und die Stufenzahl des Zählers Z1 (19) bestimmt. Ist der Zähler 1 (19) durchgelaufen, dann ändert sich sein Ausgang von 1 nach 0 (Signal g). Diese negative Flanke gelangt an den Setzeingang S des D-Flip-Flops (12), wodurch sein Ausgang Q zu 1 wird (Signal c), bzw. sein Ausgang Q zu 0 (Signal d). Hierdurch wird das Gatter G2 (18) geschlossen, wodurch der Zähler 1 (19) angehalten wird, und das Gatter G1 (13) geöffnet, wodurch die Taktimpulse des Taktgebers (14) sowohl in den Zähler Z3 (16) als auch auf den Takteingang CK des D-Flip-Flops (12) gelangen (Signal e). Des weiteren wird der Schalter (20) geschlossen, wodurch der Integrator (10, 17) nun den Meßstrom Ii und den entgegengesetzt gepolten Referenzstrom Ir integriert. Der Referenzstrom Ir ist so zu wählen, daß in allen Fällen die Summe von Ii und Ir zu einer Polaritätsumkehr im Vergleich zu Ii führt. Vorzugsweise ist Ir = -2 Ii_max. Durch diese Polaritätsumkehr des Summenstromes, dreht sich die Integrationsrichtung des Integrators (10, 17) um, bis nach Ablauf der variablen Zeit t2 der Komparator (11) anspricht und sein Ausgang (Signal b) über den D-Eingang mit dem nächsten Taktimpuls das D-Flip-Flop (12) wieder zurückgesetzt wird. Eine Untermessung ist damit beendet, und der Vorgang wiederholt sich nun so lange, bis der Zähler Z2 (15), der die Anzahl der Untermessungen zählt, überläuft und sein Ausgang sich von 1 nach 0 ändert (Signal f). Dieser negative Flankenwechsel dient dem Rechenwerk (23) als Befehl, den Inhalt des Zählers Z3 (16) nach der Formel

zu verrechnen, und das Ergebnis an seinem Ausgang A zur Verfügung zu stellen. Verzögert durch den Treiber (21) dient dann die negative Flanke des Zählers Z2 (15) dazu, den Zähler Z3 (16) zurückzusetzen, wodurch ein Meßzyklus beendet ist, und sich die Schaltung wieder im Ausgangszustand befindet.

Die Ausführung nach Fig. 3 entspricht weitgehend der aus Fig. 1, mit der Ausnahme, daß das Rechenwerk durch einen programmgesteuerten Mikrocomputer ersetzt wurde.

In der Ausführung anch Fig. 4 entfällt der Zähler Z2 und der Mikrocomputer übernimmt die Aufgabe des Ringpuffers (Anspruch 2) und des Rechenwerks.

In der Ausführung nach Fig. 5 ist der komplette Digitalteil durch einen programmgesteuerten Mikrocomputer ersetzt worden. Der besonders einfache Schaltungsaufbau muß mit einer gewissen Einschränkung bezüglich der Meßrate erkauft werden.

Claims

1. Verfahren zur Analog-Digital-Umsetzung von Strömen (Spannungen) nach dem Mehrfach-Integrationsprinzip, dadurch gekennzeichnet, daß in einem ersten Schritt ein Ladungsspeicher durch einen Meßstrom Ii eine vorgegebene konstante Zeitspanne t1 lang geladen und in einem zweiten Schritt durch Hinzuschalten eines zweiten entgegengesetzt gepolten konstanten Referenzstromes Ir (Referenzspannung) bis zum Erreichen einer vorgegebenen Spannungsschwelle bei Auszählung der dafür benötigten Zeit t2 umgeladen wird, und daß dieser Vorgang n-mal wiederholt wird und nach der n-ten Untermessung der ausgezählte Gesamtwert Z nach der Formel N = digitaler Ergebniswert
Y = systemabhängige Konstante
Z = z(1)+z(2)+ . . . +z(n)
z(i) = Zählerwert einer Untermessungdurch ein Rechenwerk in ein dem Meßstrom Ii proportionalen digitalen Ergebniswert N umgerechnet wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in einem ersten Schritt nach jeder Untermessung das Teilergebnis dieser Untermessung in einem n-stufigen Ringpuffer derart eingelesen wird, daß zunächst alle schon vorhandenen Teilergebnisse im Ringpuffer um eine Position vorwärts gerückt werden, was bewirkt, daß die Untermessung 1 den Ringpuffer verläßt, an ihrer Stelle die vorige Untermessung 2 tritt und so weiter bis zur n-ten Untermessung, die zur Position n-1 aufrückt, dann an n-ter Stelle der Wert der neuen Untermessung tritt und in einem zweiten Schritt nach jeder Untermessung die Summe Z aller Untermessungen im Ringpuffer gebildet wird und nach Formel A verrechnet wird.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Verhältnis des Referenzstromes zum maximal vorkommenden Meßstrom Ii_max vorzugsweise Ir = -2 Ii_maxzu wählen ist.

4. Verfahren nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß als Ladungsspeicher ein Integrator (10, 17) benutzt wird.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der Meßstrom Ii des Integrators (10, 17) aus einem Eingangsstrom Ie und einem konstanten Kompensationsstrom Ic derart gebildet wird, daß der Meßstrom Ii im gesamten Bereich des Eingangsstromes Ie immer ein dem Referenzstrom Ir entgegengesetztes Vorzeichen beibehält, und das Rechenwerk (23) diesen Kompensationsstrom Ic bei der Berechnung seines Ausgangswertes als Konstante entsprechend berücksichtigt.

6. Verfahren nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß als Rechenwerk vorzugsweise eine programmgesteuerte Mikrocomputerschaltung verwendet wird.

7. Verfahren nach Anspruch 1 bis 6, dadurch gekennzeichnet, daß wesentliche Komponenten des Digitalteils, vorzugsweise durch eine programmgesteuerte Mikrocomputerschaltung dargestellt werden, wobei z. B. Register als Zähler verwendet werden, Gatter durch logische Verknüpfungen ersetzt werden und das Rechenwerk durch entsprechende Programmschritte ersetzt wird.

8. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Konstante Y der Formel A bewußt so gewählt wird, daß die Kennlinie der Analog-Digital-Umsetzung ein gewünschtes Maß an Nichtlinearität besitzt.

9. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 4 oder 5, bestehend aus:

- einem als Integrator beschalteten Verstärker mit drei summierenden Eingängen, dessen erster Eingang den Meßstrom Ii (Spannung Ui) kontinuierlich integriert, dessen zweiter Eingang wahlweise ein Kompensationsstrom Ic zum Erzeugen eines bestimmten Offset erhält und dessen dritter Eingang mit
- einem Schalter verbunden ist, der in Abhängigkeit eines Signals an seinem Steuereingang, entweder schließt oder öffnet,
- einem Komparator, der an seinem Ausgang anzeigt, ob die Spannung an seinem Eingang eine bestimmte Schwelle über- oder unterschritten hat, und dessen Eingang mit dem Ausgang des Integrators verbunden ist, und dessen Ausgang mit
- dem D-Eingang eines D-Flip-Flops verbunden ist, dessen Schaltzustand an seinen Ausgängen Q und Q von den Signalen an seinen Eingängen D, CK (clock) und S (set) in bekannter Weise abhängt,
- einem Taktgeber, der kontinuierlich Impulse konstanter Frequenz zur Verfügung stellt und dessen Ausgang in
- je einen Eingang von zwei Eingängen eines ersten Gatters G1 und eines zweiten Gatters G2 gelangt, die ein Taktsignal an ihrem einen Eingang in Abhängigkeit vom logischen Zustand ihres zweiten Eingangs entweder zum Ausgang durchlassen oder sperren, wobei der zweite Eingang des Gatters G1 mit dem Q-Ausgang, der zweite Eingang des Gatters G2 mit dem Q-Ausgang und der Ausgang des Gatters G1 mit dem CK-Eingang des D-Flip-Flops verbunden ist, der Ausgang des Gatters G2 in
- den Eingang eines ersten Zählers Z1 führt, der nach einer bestimmten Anzahl von Eingangsimpulsen überläuft, dabei ein Ausgangssignal erzeugt und wieder von vorn beginnt, wobei sein Ausgang mit dem S-Eingang des D-Flip-Flops verbunden ist,
- einem zweiten Zähler Z2, dessen Funktionsweise identisch ist mit der des Zählers Z1, dessen Eingang aber mit dem Q-Ausgang des D-Flip-Flops verbunden ist und dessen Ausgang mit
- dem Eingang eines Treibers verbunden ist, dessen Laufzeit zur Signalverzögerung verwendet wird und dessen Ausgang mit
- dem Rücksetzeingang eines dritten Zählers Z3 verbunden ist, dessen Zähleingang mit dem Ausgang des Gatters G1 verbunden ist und seiner Stufenzahl entsprechend viele Ausgänge hat, die mit
- den Signaleingängen eines Rechenwerks verbunden sind, daß min. die vier Grundrechenarten beherrscht und min. einen Konstantenspeicher besitzt, dessen Kontrolleingang mit dem Ausgang des Zählers Z2 verbunden ist und an dessen Ausgängen das Ergebnis abgenommen werden kann

dadurch gekennzeichnet, daß

- das D-Flip-Flop (12) angenommener Weise zunächst den Zustand hat, daß
- sein Q-Ausgang 1-Signal hat und daß
- sein Q-Ausgang dann funktionsgemäß 0-Signal hat, wodurch das Gatter G1 (13) gesperrt,
- das Gatter G2 (18) durchlässig und
- der Schalter (20) geöffnet ist, wodurch
- zunächst nur der analoge Meßstrom Ii dem Integrator (10, 17) kontinuierlich zugeführt wird und
- der Zähler Z1 (19) über das durchlässige Gatter G2 (18) die Taktimpulse des Taktgebers (14) erhält,
- nach Ablauf einer, durch die Frequenz des Taktgebers (14) und der Stufenzahl des Zählers Z1 (19) bestimmten, konstanten Zeit t1,
- das D-Flip-Flop (12) vom Zähler Z1 (19) über seinen S-Eingang (set) so gesetzt wird, daß sein Q-Ausgang 1-Signal führt, was bewirkt,
- daß das Gatter G1 (13) öffnet, wodurch die Impulse des Taktgebers (14) an den CK-Eingang des D-Flip-Flops (12) gelangen und in den Zähler Z3 (16) einlaufen können, und
- daß der Schalter (20) schließt, wodurch ein dem Meßstrom Ii entgegengesetzter Referenzstrom Ir zusätzlich dem Integrator (10, 17) aufschaltet wird, der dadurch seine Integrationsrichtung umkehrt,
- bis nach einer vom Verhältnis des Meßstroms Ii zum Referenzstrom Ir abhängigen Zeit t2,
- der Komparator (11) anspricht und mit dem nächsten Taktimpuls des Taktgebers (14) das Ausgangssignal des Komparators (11) in das D-Flip-Flop (12) eingetaktet wird, wodurch
- das D-Flip-Flop (12) sich wieder in seiner Ausgangsposition befindet und der beschriebene Vorgang von vorn beginnt und sich solange wiederholt, bis
- der Zähler 2 (15), der die Signalwechsel des Q-Ausgangs des D-Flip-Flops (12) zählt, einmal durchgelaufen ist und mit seinem Ausgangssignal
- einmal dem Rechenwerk (23) signalisiert, daß im Zähler Z3 (16) ein gültiger Wert vorhanden ist, dieser vom Rechenwerk (23) übernommen wird und nach Formel A verrechnet wird und an seinem Ausgang A einen den Meßstrom Ii proportionalen Wert zur Verfügung stellt, und
- zum andern über den Treiber (21), nach dessen Laufzeit, den Zähler Z3 (16) zurücksetzt, so daß sich die gesamte Schaltung wieder im Ausgangszustand befindet.