DE2110543A1 - Verfahren zur Herstellung von Duennfilmtransistoren - Google Patents

Verfahren zur Herstellung von Duennfilmtransistoren

Info

Publication number
DE2110543A1
DE2110543A1 DE19712110543 DE2110543A DE2110543A1 DE 2110543 A1 DE2110543 A1 DE 2110543A1 DE 19712110543 DE19712110543 DE 19712110543 DE 2110543 A DE2110543 A DE 2110543A DE 2110543 A1 DE2110543 A1 DE 2110543A1
Authority
DE
Germany
Prior art keywords
layer
substrate
metal
main surface
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19712110543
Other languages
English (en)
Inventor
Driver Michael C
Page Derrick J
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CBS Corp
Original Assignee
Westinghouse Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Westinghouse Electric Corp filed Critical Westinghouse Electric Corp
Publication of DE2110543A1 publication Critical patent/DE2110543A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor

Description

DIPL-ING. KLAUS NEUBECKER
4 Düsseldorf 1 · Schadowplatz 9
Düsseldorf, 3. März 1971
Westinghouse Electric Corporation
Pittsburgh, Pa,, V, St« A,
Verfahren zur Herstellung von Dünnfilmtransistoren
Die vorliegende Erfindung bezieht sich auf die Herstellung von Dünnfilm-Halbleiterelementen,
Dünnfilmtrans^istoren (TFT =· thin film transistors) und insbesondere Dünnfilm-Feldeffekttransistoren (TFFET - thin film field effect transistors) werden durch Vakuumaufdampfung von Schichten aus Metall, Halbleitermaterial und Isolierstoffen auf ein Substrat hergestellt. Die Verdampfung erfolgt durch ein System von Masken, die die Formgebung der verschiedenen aufgedampften Materialien bestimmen. Ein Verfahren zur Herstellung solcher Dünnfilmtransistoren mit einem flexiblen Substrat in Verbindung mit einem entsprechenden Maskensystem ist bereits Gegenstand der früheren, auf die gleiche Anmelderin zurückgehenden deutschen Patentanmeldung P 19 31 295.9 vom 20. Juni 1969.
Zur Herstellung von Feldeffekttransistoren, die bei hohen Frequenzen arbeiten, is t es notwendig, zwischen der Source- und der
209845/0941
Drain-Elektrode eines Transistors einen schmalen Spalt vorzusehen« Außerdem muß eine Gate-Elektrode zwischen der Source- und der Drain-Elektrode angeordnet sein.
Bisher sind die Frequenzen, bei denen ein Dünnfilm-Feldeffekttrans-
istor arbeiten kann, durch das Herstellungsverfahren begrenzt gewesen. Beispielsweise hat der kleinste Spalt zwischen Source- und Drain-Elektrode, der sich mit einer Metallmaske herstellen läßt, infolge durch photolithographische und Ätzvorgänge, die zur Erzeugung der Metallmaske erforderlich sind, bedingter Beschränkungen eine Breite von 10 Mikron.
Selbst wenn es möglich wäre, unter Verwendung einer Metallmaske einen Transistor mit einem kleineren Abstand zwischen Source- und Drain-Elektrode herzustellen, so könnte die Maske nicht erneut verwendet werden, weil die Maske sich umso eher zusetzt, je schmaler der den Abstand zwischen Source- und Drain-Elektrode bildende Steg ist. Eine Maske mit einem einen Durchlaß definierenden Schlitz einer Breite von 1 Mikron kann nur einmal verwendet werden, bevor sie bereits so stark zusetzt, daß die zulässigen Toleranzgrenzen überschritten werden ,
Aufgabe vorliegender Erfindung ist daher die Schaffung eines Verfahrens zur Herstellung eines Hochfrequenz-Transistors, bei dem der Abstand zwischen der Source- und der Drain-Elektrode einen absoluten Minimalwert hat.
Zur Lösung dieser Aufgabe ist ein Verfahren zur Herstellung eines
209845/0941
Dünnfilmtransistors erfindungsgemäß dadurch gekennzeichnet, daß (1) auf eine Hauptfläche eines Substrats eine Schicht eines Distanzraaterials aufgebracht, (2) über der Schicht aus Distanzmaterial eine Metallschicht angeordnet, (3) mindestens ein Teil der Metallschicht' mit einer Schicht eines Photoresistmaterials versehen, (4) in der Schicht aus Photoresistmaterial ein bestimmtes Muster belichtet, (5) das Muster in der Schicht aus Photoresistmaterial entwickelt, (6) das in der Schicht aus Photoresistmaterial entwickelte Muster durch die Metallschicht und die Schicht aus Distanzmaterial auf die Hauptfläche des Substrats geätzt, (7) das Substrat in eine Vakuumkammer gebracht und (8) der Reihe nach unter Bildung eines Dünnfilm-Halbleiterschaltelementes auf der Hauptfläche im Vakuum eine Mehrzahl von Materialien durch das geätzte Muster auf die Hauptfläche des Substrats aufgebracht wird.
Die Erfindung wird nachstehend zusammen mit weiteren Merkmalen anhand von Ausführungsbeispielen in Verbindung mit der zugehörigen Zeichnung erläutert. In der Zeichnung zeigen:
Fig. 1-3 Seitenansichten eines entsprechend dem Verfahren nach der vorliegenden Erfindung behandelten Substrats;
Fig, 4 eine Seitenansicht eines Substrats nach dessen
Vorbehandlung für die Aufbringung eines Halblei ter-Dünnfilmschaltelementes darauf;
i''ig. 5 eine dreidimensionale perspektivische Ansicht .
209845/094 1
des Substrats der Fig, 4;
Fig. 6 eine Seitenansicht des Substrats der Fig. 4
bei der Durchführung des erfindungsgemäßen Verfahrens;
Fig, 7 - 11 weggeschnittene perspektivische Ansichten des
Substrats der Fig. 4 während der einzelnen Phasen des Verfahrens nach der Erfindung;
Fig. 12 eine Seitenansicht eines erfindungsgemäß her
gestellten Dünnfilm-Feldeffekttransistors;
Fig. 13 eine Draufsicht auf das Substrat der Fig» 5,
das einige Zusammenhänge hinsichtlich der Abmessungen erkennen läßt; und
Fig« 14 eine graphische Darstellung einiger Zusammen
hänge zwischen dem Abstand und den Abmessungen für einen nach der Erfindung hergestellten Transistor.
Im einzelnen zeigt Fig. 1 einen Schnitt durch ein Substrat 10, wie es sich für die Anwendung des erfindungsgemäßen Verfahrens eignet.
Das Substrat kann starr oder flexibel, metallisch oder nichtmetallisch seift und soll eine Dicke von mindestens 50 - 125 Mikron haben. Als starres Substratmaterial kommen poliertes Glas, Saphir,
209845/0941
Quarzkörper, Diamant und Siliciumcarbid in Frage, Alle diese Materialien sind nichtmetallisch. Als metallische, starre Substrate kommen Blöcke aus Metallen wie Aluminium und Kupfer in Frage,
Beispiele für flexible Substrate - wobei unter flexibel ein Material zu verstehen ist, das sich um einen Dorn mit einem Durchmesser von maximal 2,5 cm und vorzugsweise in der Größenordnung von 3 mm herumwickeln läßt - sind sowohl metallische als auch nichtmetallische Materialien wie Papier, Polyäthylen, Terephthalat, Ester und Äther der Cellulose wie Äthylcellulose, Celluloseacetat, Cellulosenitrat, regenerierte Cellulose wie Zellglas (Cellophan (R)), Polyvinylchlorid, Polyvinylchloridacetat, Polyvinylidenchlorid, Nylonfilm, Polyimid- und Polyamidimid-Film, Polytetrafluoräthylen, Polytrifluormonochloräthylen sowie Bänder und Folien aus den Metallen Nickel, Aluminium, Kupfer, Zinn, Tantal, Legierungen dieser Metalle oder auch dünne Edelstahlstreifen,
Metallfolien- oder -bandsubstraten ist wegen der besseren Wärmeleitfähigkeit gegenüber Nichtmetallen der Vorzug zu geben«
Wenn das Substrat 10 ein elektrisch leitendes Metall, beispielsweise Aluminium ist, so wird auf der Hauptfläche 14 des Substrats 10 eine Schicht 12 aus elektrisch isolierendem Material entweder vor Durchführung des erfindungsgemäßen Verfahrens oder aber im Laufe des Verfahrens aufgebracht.
Die Schicht 12 kann aus jedem geeigneten elektrisch isolierenden Material bestehen, das an der Substratoberfläche haftet. Geeignete
209845/0941
Beispiele umfassen anodische Oxide des Bandmaterials selbst wie etwa Aluminiumoxid, wenn das Metallsubstrat Aluminium ist, ausgehärtete, elektrisch isolierende Harze, wie sie beispielsweise .für elektrisch leitende Drähte als Isolation verwendet werden, polyvinylgebildete Phenolharze, wie sie unter dem Handelsnamen "Formex" verkauft werden, sowie Epoxyharze einschließlich Gemischen mit Polyamidimiden und Polyimidharzen,
P Die Stärke der Schicht 12 braucht nur so groß zu sein, wie dies zur Isolation des auf dem Substrat herzustellenden Transistors erforderlich ist.
Wie weiter mit Fig. 2 veranschaulicht, wird anschließend auf die Schicht 12 aus elektrisch isolierendem Material eine Schicht 16 aus Distanzmaterial aufgebracht«
Die Schicht 16 kann aus jedem geeigneten Material bestehen, das sich leicht weglösen oder bequem ätzen läßt« Die Bedeutung dieses Gesichtspunktes wird im Verlauf der weiter ins einzelne gehenden Beschreibung des erfindungsgemäßen Verfahrens ersichtlich. Beispiele für geeignete Distanzmaterialien sind Polymethylmethacrylat, das sich leicht in Aceton lösen läßt, Natriumchlorid, das leicht in Wasser löslich ist, Kupfer, das sich leicht mit Salpetersäure ätzen läßt, sowie Aluminium, das leicht mit einer Salpetersäurelösung oder Natriumhydroxid ätzbar ist· Ferner kann jede geeignete organische Verbindung wie Polystyrol Verwendung finden, die leicht in einem organischen Lösungsmittel wie Toluol, Benzol, Al koholen oder dergleichen löslich ist«
209845/0941
Die Dicke der Schicht aus Distanzmaterial hängt von den Eigenschaften ab, die das fertige Schaltelement haben soll, sowie von den zur Durchführung des Verfahrens eingesetzten Göräten» Auf diesen Gesichtspunkt wird weiter unten genauer eingegangen. Jedoch ist im allgemeinen eine Stärke von 5-20 Mikron ausreichend.
Wie mit Fig. 3 gezeigt, wird über die Schicht 16 aus Distanzmateriai oder zumindest über einen Teil dieser Schicht 16 eine Metallschicht 18 gebracht. Die Stärke dieser Schicht 18 ist nicht kri-
o ο
tisch. Ein Wert von 500 A bis lOOO A hat sich als zufriedenstellend erwiesen.
Die Metallschicht 18 kann aus jedem geeigneten Metall bestehen, das sich in dem Lösungsmittel für die Schicht aus Distanzmaterial nicht löst bzw· durch das Ätzmittel für die Schicht aus Distanzmaterial nicht ohne weiteres angegriffen wird. Geeignete Metalle, die dafür in Frage kommen, sind etwa Gold, Platin, Titan oder Chrom.
Entsprechend Fig. 4 wird eine Schicht 20 aus Photoresistmaterial auf mindestens einen Teil der Metallschicht 18, vorzugsweise aber auf die ganze Metallschicht 18 aufgebracht. Sodann wird auf die Schicht aus Photoresistmaterial 20 ein Muster etwa entsprechend der aus Fig. 5 ersichtlichen Konfiguration aufgedruckt, das dann in der Schicht 20 entwickelt wird. Der so entwickelte Bereich wird anschließend in geeigneter, dem Fachmann geläufiger Weise entfernt·
Entsprechend dem vorgesehenen Muster in der Schicht 20 werden dann . in dar Metallschicht 18 ein Schlitz 22 mit einer T-förmig angren-
209845/0941
zenden Aussparung 27 sowie zwei Ausnehmungen 23 und 25 durch Atzen oder auf andere Weise ausgebildet, und durch Verwendung eines Lösungs- oder Ätzmittels wird ein Teil der Schicht 16 aus Distanzmaterial entfernt, so daß ein Bereich 24 der Schicht 12 aus elektrisch isolierendem Material freigelegt wird. Fig. 5 gibt eine perspektivische Ansicht des behandelten Körpers in diesem Zustand wieder.
Anschließend wird die Aussparung 27 durch eine mechanische Maske abgedeckt.
Darauf wird der Substrataufbau in eine Vakuumkammer gebracht, die auf einen Druck von weniger als lo"" Torr und vorzugsweise weniger
_7
als 10 Torr abgepumpt wird. Sodann wird der Substrataufbau in die richtige Lage gebracht, um die Source- und Drain-Elektroden aufdampfen zu können. Die Source- und Drain-Elektrode können aus Gold, Silber, Aluminium oder Nickel hergestellt sein.
Wie mit Fig. 6 gezeigt, wird von einer Quelle 30 das Metall für die Bildung von Teilen einer Source-Elektrode 32 und einer Drain-Elektrode 34 an das Substrat abgegeben, wobei die Quelle 30 mit der Vertikalen einen Winkel A einschließt. Der Metalldampf gelangt von der Quelle 30 durch den Schlitz 22 in der Metallschicht 18 und trifft auf einen Teil des freigelegten Bereiches 24 auf. Der tangens des Winkels A ist gleich dem Verhältnis von Abstand zwischen Source- und Drain-Elektroden zu Dicke der Schicht 16 aus Distanzmaterial,
209845/094 1
Nach diesem Materialauftrag wird die Bildung der Source-Elektrode 32 und der Drain-Elektrode 34 abgeschlossen, indem von einer mit der Vertikalen einen Winkel B einschließenden Quelle 36 aus weiteres Material abgegeben wird. Die Winkel A und B sind gleich und in der gleichen Weise zu bestimmen. Die Breite der parallelen Abschnitte der Source-Elektrode 32 und der Drain-Elektrode 34 hängt von der Größe des Schlitzes 22 ab. Zur Herstellung eines Dünnfilm-Feldeffekttransistors für den Einsatz auf dem Mikrowellengebiet ist es wünschenswert, daß der Abstand "L" zwischen der Source-Elektrode 32 und der Drain-Elektrode 34 etwa 1 Mikron beträgt. Mit Fig, 7 ist die relative Lage der Source-Elektrode 32 und der Drain-Elektrode 34 auf dem freigelegten Bereich 24 der Schicht 12 wiedergegeben.
Fig. 8 zeigt die relative Lage der Source-Elektrode 32 auf dem freigelegten Bereich 24 der Schicht 12 im Verhältnis zu der Drain-Elektrode 34 der Fig. 7.
In zufriedenstellender Weise arbeitende Schaltelemente haben eine
Source-Elektrode 32 und eine Drain-Elektrode 34 mit einer Dicke
ο ο zwischen etwa 100 A und 500 A, Das die Elektroden bildende Metall
ο ο ist dabei mit einer Geschwindigkeit von etwa 0,1 A bis 50 A und
ο ο
vorzugsweise 0,7 A bis β A pro Sekunde abgelagert worden. Sehr gute
Bauelemente ergaben sich bei Bildung der Source- und Drain-Elek-
o ο troden durch Ablagern von Gold in einer Stärke von 100 A bis 300 A
ο ο bei einer Ablagerungsgeschwindigkeit von 0,7 A bis 6 A pro Sekunde.
Nach der Bildung der Source- und Drain-Elektroden 32, 34 werden die
2 09845/0941
Ausnehmungen 23 und 25 mit Hilfe mechanischer Masken oder in anderer geeigneter Weise abgedeckt. Entsprechend Fig. 6 wird eine weitere Lage 40 aus Halbleitermaterial zwischen der Source-Elektrode 32 und der Drain-Elektrode 34 angeordnet, die aus Tellur, Cadmiumsulfid, Silicium, Cadmiumselenid, Indiumarsenid, Galliumarsenid, Zinnoxid oder Bleitellurid bestehen kann. Diese Lage 40 steht mit den Elektroden 32 und 34 in Kontakt und erstreckt sich zwischen diesen.
Die Ablagerung der Lage 40 kann von einer einzigen, längs eines Bogens verschwenkten Quelle 42 oder aber von mehreren Quellen 42 und 44 aus erfolgen. Die Quellen 42 und/oder .44 sowie gegebenenfalls weitere entsprechende Quellen sind unter einem Winkel C zur Vertikalen angeordnet, Für den Winkel C gilt: -1 1/2 Abstand zwischen Source- und Drain-Elektrode
0 < C < tan
Dicke der Schicht 16
Das Halbleitermaterial wird durch den Schlitz 22 zugeführt und auf bzw. zwischen den Source- und Drain-Elektroden 32, 34\ abgelagert.
Fig. 9 zeigt die Anordnung der Lage 4O aus Halbleitermaterial im Verhältnis zu den Source- und Drain-Elektroden 32, 34.
Die Dicke der Lage 40 aus Halbleitermaterial kann zwischen einer
durchschnittlichen Stärke von 40 A für Tellur und mehreren Tausend
Angström für Materialien mit breiterem Abstand wie Cadmiumsulfid und Cadmiumselenid betragen.
209845/0941
-1-f.- . 21105 A3
Wie wieder mit Fig. 6 gezeigt, wird als nächstes eine Isolierschicht 5O auf mindestens einen Teil der Lage 40 aus Halbleitermaterial aufgebracht. Das Material der Isolierschicht 50 kann ein anorganisches Isoliermaterial wie Siliciummonoxid, Siliciumdioxid, Aluminiumoxid, Calciumfluorid, Magnesiumfluorid oder ein polymerisierbares organisches Material wie Polymere des Hexachlorbutadiens, Diviny!benzol, Arylsulfon, fluorierte Alkenyle (beispielsweise Polytetrafluoräthylen) oder para-Xylol sein.
Die Isolierschicht 50 soll so dünn wie möglich sein, so daß eine Modulation des das Sauelement durchfließenden Stroms bei einer verhältnismäßig niedrigen Spannung erfolgen kann. Jedoch muß die Isolierschicht als ausreichender elektrischer Isolator dienen können.
ο
Eine Schichtstärke von 100 A zeigte gelegentlich Feinlunker, die
das elektrische Isolierverhalten der Schicht ungünstig beeinflus-
o
sen. Eine Stärke von etwa 300 A scheint das Minimum darzustellen, um das Auftreten von Feinlunkern auszuschließen, während eine Stärke von 1000 A offenbar den optimalen Kompromiß im Hinblick auf eine lunkerfreie Isolierlage einerseits und eine niedrige Modulationsspannung andererseits bildet. Bei Anstieg der Arbeitsspannung
ο auf 100 V ist eine Stärke von etwa 3000 A notwendig, während bei
ο einer Arbeitsspannung von 200 V eine Stärke von etwa 500 A bis
600 A benötigt wird.
Die Isolierschicht 50 kann von einer längs eines Bogens verschwenkten einzelnen Quelle 52 oder von einer Mehrzahl Quellen wie den Quellen 52 und 5<> der Fig. 6 aus aufgebracht werden. Die Quellen 52 und 5·" sowie gegebenenfalls weiter eingesetzte entsprechende
209845/0941
Quellen sind unter einem Winkel D gegenüber der Vertikalen angeordnet. Der Winkel D ist ebenso groß wie oder größer als der Winkel C, jedoch stets kleiner als der weiter oben für C definierte Maximalwert.
Das elektrische Isoliermaterial gelangt durch den Schlitz 22 und wird auf der Lage 40 aus Halbleitermaterial abgelagert. Mit Fig. 10 ist gezeigt, wie die Isolierschicht 50 im Verhältnis zu den zuvor w aufgebrachten Materialschichten angeordnet ist.
Es wird nun die mit Fig. 5 angedeutete, die Aussparung 27 überdeckende Maske entfernt und eine Gate-Elektrode 60 auf den bisher gebildeten Aufbau entsprechend Fig. 10 aufgebracht, wie das mit Fig. 11 veranschaulicht ist. Die Gate-Elektrode 60 liegt auf der Isolierschicht 50 und zwischen den Source- und Drain-Elektroden 32, 34. Als Material für die Gate-Elektrode 60 kommt ein elektrisch gut leitendes Metall wie Aluminium, Kupfer, Zinn, Silber, Gold oder Platin in Frage. Um eine ausreichende Leitfähigkeit der Gate-Elektrode 60 sicherzustellen, sollte die Sc
und vorzugsweise 500 - 1000 A betragen.
trode 60 sicherzustellen, sollte die Schichtstärke 300 - lOOO A
Die Ablagerung der Gate-Elektrode 60 erfolgt von einer weiteren Quelle 62 aus, deren Längsrichtung entsprechend Fig. 6 mit der Vertikalen zusammenfällt und das Material für die Bildung der Gate-Elektrode durch den Schlitz 22 und die Aussparung 27 zuführt.
Nach dem Aufbringen der Gate-Elektrode ist das Bauelement fertiggestellt, so daß der Substrataufbau aus der Vakuumkammer heraus:>e-
209845/0941
nommen werden kann.
Naturgemäß können mehrere Bauelemente auf demselben Substrat hergestellt werden, wobei das Substrat ähnlich wie eine Filmrolle von einer Spule abgezogen und durch die Vakuumkammer geführt werden kann.
Fig. 12 zeigt den Aufbau des nach dem erfindurigsgemäßen Verfahren hergestellten Feldeffekttransistors.
Das Verfahren, nach der Erfindung weist eine Vielzahl von Vorzügen auf. So kann einmal die Herstellung des Bauelementes ohne die Zuhilfenahme kostspieliger Metallmasken erfolgen. Ferner kann der Abstand zwischen Source- und Drain-Elektrode kleiner gewählt werden, als dies bei herkömmlichen Maskenanordnungen möglich ist.
Mit Fig. 13 ist für den dem Muster der Fig. 5 entsprechenden Aufbau der Abstand zwischen den Ausnehmungen 23 und 25 sowie dem Schlitz 22 gezeigt, der die Fertigung eines Schaltelementes ermög licht, bei dem in der oben erläuterten Weise der Abstand zwischen Source*- und Drain-Elektrode 1 Mikron beträgt.
Als Drittes lassen sich die Abstände mit extrem guter Genauigkeit einhalten. Wenn die Stärke der Schicht 16 aus Distanzmaterial IO Mikron und der vertikale Abstand zwischen der Metallschicht 18 zu der zugeordneten Materialquelle 10 cm beträgt, so wird der hori zontale Abstand D/d ** 10 cm/10ym = 10 . Diese Zusammenhänge sind mit Fig. 14 graphisch wiedergegeben. Daraus ist leicht ersichtlich,
209845/0941
daß die Abstände für die verschiedenen Schichten auf dem Substrat sich mit guter Genauigkeit einhalten lassen.
Entsprechend dem Verfahren nach .der Erfindung hergestellte Schaltelemente haben Frequenzbereiche bis oberhalb 4 CBIz mit einer Trä-
gerbeweglichkeit von nur 50 cm /V see. Bei einer Trägerbeweglich-
keit von 200 cm /V see. reicht der Frequenzbereich des Schaltelementes bis zu 16 GHz.
Patentansprüche \
209845/0941

Claims (3)

  1. Patentansprüche;
    ί 1. J Verfahren zur Herstellung eines Dünnfilmtr ausist ors, dadurch gekennzeichnet, daß (1) auf eine Hauptfläche (14) eines Substrats (10) eine Schicht (12) aus Distanzmaterial aufgebracht, (2) über der Schicht (16) aus Distanzmaterial eine Metallschicht (18) angeordnet, (3) mindestens ein Teil der Metallschicht (18) mit einer Schicht (20) aus Fotoresistmaterial versehen, (4) in der Schicht (20) aus Fotoresistmaterial ein bestimmtes Muster belichtet, (5) das Muster in der Schicht aus Fotoresistmaterial entwickelt, (6) das in der Schicht aus Fotoresistmaterial entwickelte Muster durch die Metallschicht in die Schicht aus Distanzmaterial auf die Hauptfläche (14) des Substrats geätzt, (7) das Substrat in eine Vakuumkammer gebracht und (8) der Reihe nach unter Bildung eines Dünnfilm-IIalbleiterschaltelementes auf der Hauptfläche im Vakuum eine Mehrzahl von Materialien durch das geätzte Muster auf die Hauptfläche des Substrats aufgebracht wird.
  2. 2. Verfahren nach Anspruch 1, das für das Substrat ein elektrisch leitendes Metall verwendet und auf die Hauptfläche des Substrats eine Schicht (12) aus elektrisch isolierendem Material aufgebracht wird.
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß mindestens ein Teil der auf das Substrat (10) aufgebrachten Materialien dem Substrat von einer Quelle aus zugeführt wird, die mit der Senkrechten zu der Hauptfläche einen Winkel einschließt.
    209845/0941
    4, Verfahren nach einem oder mehreren der Ansprüche 1 - 3, dadurch gekennzeichnet, daß die Materialien der Reihe nach von verschiedenen Quellen (30, 36, 42, 44, 52, 54, 62) aus aufgegeben werden , und daß die.se Quellen von der Substratfläche einen Abstand haben, der mindestens um eine Größenordnung größer als die Dicke der Schicht (16) aus Distanzmaterial ist,
    5, Verfahren nach einem oder mehreren der Ansprüche 1-4, dadurch P gekennzeichnet, daß ein Teil des eingeätzten Musters während eines Teils der Materialablagerung durch eine Maske abgedeckt wird.
    6, Verfahren nach einem oder mehreren der Ansprüche 1-5, dadurch gekennzeichnet, daß zunächst ein erstes Metall, sodann ein zweites Metall, hierauf ein Halbleitermaterial, ferner ein elektrisch isolierendes Material und schließlich ein drittes Metall als Lage aufgebracht wird.
    7, Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das erste und das zweite Metall von einer Quelle aus zugeführt werden, die mit der zur Hauptfläche (14) Senkrechten einen Winkel einschließt, dessen Tangens eine Funktion des gewünschten Abstandes zwischen den ersten beiden Metallablagerungen und der Dicke der auf das Substrat aufgebrachten Schicht aus Distanzmaterial ist.
    8, Verfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß das Halbleitermaterial von einer Quelle aus aufgebracht wird,
    209845/0941
    die mit der zur Hauptfläche (14) Senkrechten einen Winkel einschließt, dessen Tangens eine Funktion des Abstandes zwischen den beiden vorhergehenden Metallablagerungen und der Dicke der auf das Substrat aufgebrachten Schicht aus Distanzmaterial ist«
    KN/sg 3
    2Q9845/0941
    Λ* .
    Leerseite
DE19712110543 1970-03-06 1971-03-05 Verfahren zur Herstellung von Duennfilmtransistoren Pending DE2110543A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US1719770A 1970-03-06 1970-03-06

Publications (1)

Publication Number Publication Date
DE2110543A1 true DE2110543A1 (de) 1972-11-02

Family

ID=21781266

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712110543 Pending DE2110543A1 (de) 1970-03-06 1971-03-05 Verfahren zur Herstellung von Duennfilmtransistoren

Country Status (5)

Country Link
US (1) US3669661A (de)
CA (1) CA923636A (de)
DE (1) DE2110543A1 (de)
FR (1) FR2081751B1 (de)
GB (1) GB1350782A (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3775120A (en) * 1971-04-02 1973-11-27 Motorola Inc Vertical resistor
US4115120A (en) * 1977-09-29 1978-09-19 International Business Machines Corporation Method of forming thin film patterns by differential pre-baking of resist
US4204009A (en) * 1977-12-30 1980-05-20 International Business Machines Corporation Two layer resist system
US4180604A (en) * 1977-12-30 1979-12-25 International Business Machines Corporation Two layer resist system
US4238559A (en) * 1978-08-24 1980-12-09 International Business Machines Corporation Two layer resist system
US4371423A (en) * 1979-09-04 1983-02-01 Vlsi Technology Research Association Method of manufacturing semiconductor device utilizing a lift-off technique
US4389481A (en) * 1980-06-02 1983-06-21 Xerox Corporation Method of making planar thin film transistors, transistor arrays
US4335161A (en) * 1980-11-03 1982-06-15 Xerox Corporation Thin film transistors, thin film transistor arrays, and a process for preparing the same
US4331758A (en) * 1980-11-03 1982-05-25 Xerox Corporation Process for the preparation of large area TFT arrays
US4387145A (en) * 1981-09-28 1983-06-07 Fairchild Camera & Instrument Corp. Lift-off shadow mask
US4404731A (en) * 1981-10-01 1983-09-20 Xerox Corporation Method of forming a thin film transistor
US4620208A (en) * 1983-11-08 1986-10-28 Energy Conversion Devices, Inc. High performance, small area thin film transistor
US4633284A (en) * 1983-11-08 1986-12-30 Energy Conversion Devices, Inc. Thin film transistor having an annealed gate oxide and method of making same
US4543320A (en) * 1983-11-08 1985-09-24 Energy Conversion Devices, Inc. Method of making a high performance, small area thin film transistor
US4547789A (en) * 1983-11-08 1985-10-15 Energy Conversion Devices, Inc. High current thin film transistor
US4654295A (en) * 1983-12-05 1987-03-31 Energy Conversion Devices, Inc. Method of making short channel thin film field effect transistor
IT1190294B (it) * 1986-02-13 1988-02-16 Selenia Ind Elettroniche Una struttura di fotopolimero a multistrati (mlr) per la fabbricazione di dispositivi mesfet con gate submicrometrico e con canale incassato (recesse) di lunghezza variabile
US7867627B2 (en) * 2004-12-13 2011-01-11 Silcotek Corporation Process for the modification of substrate surfaces through the deposition of amorphous silicon layers followed by surface functionalization with organic molecules and functionalized structures

Also Published As

Publication number Publication date
US3669661A (en) 1972-06-13
FR2081751A1 (de) 1971-12-10
FR2081751B1 (de) 1976-06-11
GB1350782A (en) 1974-04-24
CA923636A (en) 1973-03-27

Similar Documents

Publication Publication Date Title
DE2110543A1 (de) Verfahren zur Herstellung von Duennfilmtransistoren
EP0002185B1 (de) Verfahren zum Herstellen einer Verbindung zwischen zwei sich kreuzenden, auf der Oberfläche eines Substrats verlaufenden Leiterzügen
DE3130122C2 (de)
DE2052424C3 (de) Verfahren zum Herstellen elektrischer Leitungsverbindungen
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2263149C3 (de) Isolierschicht-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE1903961B2 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE1817434C3 (de) Verfahren zur Herstellung einer elektrischen Leitungsanordnung
DE1614872A1 (de) Vielschichtiges Leitungssystem mit ohmischen Kontakten fuer integrierte Schaltkreise
DE2709986A1 (de) Verfahren zum herstellen von koplanaren schichten aus duennen filmen
DE4203114C2 (de) Verfahren zum Herstellen einer Bandträgervorrichtung für Halbleitereinrichtungen
WO2009021713A1 (de) Verfahren zur herstellung eines halbleiter-bauelements, halbleiter-bauelement sowie zwischenprodukt bei der herstellung desselben
DE2556038C2 (de) Verfahren zur Herstellung von Feldeffekttransistoren mit Schottky-Gate für sehr hohe Frequenzen
CH521080A (de) Mit mehreren sich überdeckenden, dünnen Schichten versehene Unterlage zur Herstellung einer Dünnschichtschaltung
DE2641232C2 (de) Schichtaufbau und Verfahren zu seiner Herstellung
DE2804602C2 (de) Verfahren zum Aufbringen einer elektrisch isolierenden Schicht auf ein Substrat für eine integrierte Schaltung
DE1957500C3 (de) Halbleiterbauelement mit Schottky-Sperrschicht
DE2359431A1 (de) Verfahren zur herstellung eines mit einem metallbelag versehenen isolierstoffbandes fuer elektrische kondensatoren
DE2818525A1 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung
DE733726C (de) Verfahren zur Herstellung von metallisierten Isolierstoffolien
DE102008016613B4 (de) Verfahren zur Herstellung eines elektrischen Bauelements mit mindestens einer dielektrischen Schicht und ein elektrisches Bauelement mit mindestens einer dielektrischen Schicht
DE2111089A1 (de) Verfahren zur Herstellung eines Halbleiterschaltelementes
DE1771344A1 (de) Verfahren zum Zertrennen eines Materialstueckes durch Tiefenaetzung
DE1931295A1 (de) Elektronische Duennfilm-Schaltelemente sowie Vorrichtung und Verfahren zur Herstellung solcher Schaltelemente
DE1764937C3 (de) Verfahren zur Herstellung von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung

Legal Events

Date Code Title Description
OD Request for examination
OHJ Non-payment of the annual fee