DE1957500C3 - Halbleiterbauelement mit Schottky-Sperrschicht - Google Patents

Halbleiterbauelement mit Schottky-Sperrschicht

Info

Publication number
DE1957500C3
DE1957500C3 DE1957500A DE1957500A DE1957500C3 DE 1957500 C3 DE1957500 C3 DE 1957500C3 DE 1957500 A DE1957500 A DE 1957500A DE 1957500 A DE1957500 A DE 1957500A DE 1957500 C3 DE1957500 C3 DE 1957500C3
Authority
DE
Germany
Prior art keywords
layer
semiconductor substrate
metal silicide
barrier layer
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1957500A
Other languages
English (en)
Other versions
DE1957500B2 (de
DE1957500A1 (de
Inventor
Martin Paul New Providence Lepselter
Alfred Urquhart Berkeley Heights Macrae
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE1957500A1 publication Critical patent/DE1957500A1/de
Publication of DE1957500B2 publication Critical patent/DE1957500B2/de
Application granted granted Critical
Publication of DE1957500C3 publication Critical patent/DE1957500C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)

Description

Die Erfindung betrifft ein Halbleiterbauelement mit Schottky-Sperrschicht der im Oberbegriff des Anspruchs 1 näher bezeichneten Art.
Ein Halbleiterbauelement der vorgenannten Art ist aus einer Veröffentlichung in »The Bell System Technical Journal«, Vol. 47, 1968, Nr. 2, S. 195 bis 208 bekannt. Hiernach ist auf einer planaren Oberfläche eines Halbleitersubstrats eine aus Siliciumdioxid bestehende Isolierschicht mit einer die Substratoberfiäche freigebenden Ausnehmung vorgesehen, in welch letzterer ein mit dem Halbleitersubstrat eine Sperrschicht bildender Metallkontakt eingebracht ist. Die Sperrschicht ist somit innerhalb der Oberflächeriebene des Halbleitersubstrats von der Isolierschicht umgeben, wodurch ein unerwünschter Austritt der Sperrschicht an den Seitenflächen des Halbleitersubstrats verhindert wird. Auch ergibt sich die vergleichsweise scharfkantige Begrenzung der Sperrschicht und durch die Schirmwirkung der Isolierschicht ein günstiger Kennlinienverlauf mit vergleichsweise scharfem Knick im Nullpunktsbereich. Andererseits erstreckt sich die Sperrschicht jedoch in einer gewissen, wenn auch geringen Tiefe s unterhalb der Substratoberfiäche, so daß an den Kanten der Sperrschicht, d.h. am Zusammenstoß mit der Ausnehmungskante der Isolierschicht, ein stark gekrümmtes, in das Halbleitersubstrat vorspringendes Querschnittsprofil der Sperrschicht bzw. der sie
to bildenden Obergangszone entsteht Hierdurch ergeben sich starke Feldkonzentrationen bei Beaufschlagung der Sperrschicht in Sperrichtung und eine entsprechende Verminderung der Spannungsfestigkeit der Sperrschicht Das gleiche gilt auch für Halbleiterbauelemente mit andersartigen Sperrschichten und ähnlichem Schichtaufbau, wie sie aus der GB-PS 9 72 512 bekannt sind.
Aufgabe der Erfindung ist in diesem Zusammenhang die Schaffung eines Halbleiterbauelementes, bei dem die Übergangszone der Schottky-Sperrschicht eine bis zu den Kanten ebene Form ohne das Halbleitersubstrat vorspringende Profilkanten und entsprechende Feldkonzentrationen mit ihren nachteiligen Auswirkungen aufweist
Die Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst
Die bei dem erfindungsgemäßen Halbleiterbauelement vorgesehene Isolierzone bildet einen die Sperrschicht umgebenden Schirmring, der sich im Gegensatz zu den bekannten Ausführungen über die gesamte Tiefe der Übergangszone, d.h. über die Seitenfläche dieser Zone hinweg, in das Halbleitersubstrat erstreckt und somit eine allgemein zylindrische Begrenzungsfläche für die Übergangszone bildet. Damit ist nicht nur eine bis zu den Kanten vollständig ebene Form der Sperrschicht sondern auch eine im wesentlichen über die gesamte Sperrschicht homogene Feldverteilung bei Beaufschlagung des Überganges in Sperrichtung nach Art eines idealen Plattenkondensators gewährleistet. Die Spannungsfestigkeit der Sperrschicht kann somit praktisch ohne Beeinträchtigung durch Kanteneffekte ausgenutzt werden.
Vorteilhafte Weiterbildungen der Erfindung sind in den Ansprüchen 2 und 3 gekennzeichnet.
Die Ausführungsform nach Anspruch 3 zeichnet sich nicht nur durch besondere Einfachheit, sondern auch durch die Möglichkeit aus, ein entsprechendes Bauelement als Diode od. dgl. herzustellen, die im Vergleich zu bekannten Dioden mit einem durch einen pn-übergang
so gebildeten isolierenden Schirmring einen geringeren Serienwiderstand im Halbleitersubstrat aufweist. Außerdem entfällt die unerwünschte Parallelkapazität solcher Sperrschicht-Schirmringe. Ein weiterer wesentlicher Vorteil der vorgenannten Ausführung besteht darin, daß der Metallkontakt als Maske für die Oxydation bei der Bildung der Schirmring-Isolierzone verwendet werden und somit eine besondere Maske ersetzen kann. Hierdurch ergibt sich in der Planartechnologie ein wesentlicher Herstellungsvorteil.
Die Erfindung wird weiter an Hand zweier Ausführungsbeispiele von erfindungsgemäßen Halbleiterbauelementen erläutert, die in Fig. 1 und 2 jeweils im Querschnitt in stark vergrößerter Darstellung wiedergegeben sind.
Beider Ausführung nach Fig. 1 ist ein aus η+-Silicium bestehendes Substrat 10 mit einer η-leitenden Schicht 11 auf seiner Oberfläche vorgesehen. Hierüber ist nach einem üblichen Verfahren, z. B. durch Dampf- oder
Plasma-Oxydation oder durch pyrolytische Abscheidung, eine aus S1O2 bestehende Isolierschicht 12 aufgebracht Für diese Schicht kommt z. B. eine Dicke in den Grenzen zwischen ί 000 und 10 000 A in Betracht Die Isolierschicht wird sodann zur Bildung einer Ausnehmung mit einem durchschnittlichen Durchmesser a in der Größenordnung von z. B. 25 Mikron geätzt In der Ausnehmung wird ein silicidbildendes Metall abgeschieden. Für die Abscheidung kommen verschiedene übliche Verfahren in Betracht, z. B. Aufdampfen oder Kathodenzerstäubung. Das Metall kann hierdurch über die gesamte Oberfläche aufgebracht und das gesamte Bauelement sodann auf eine Temperatur von mehr als 400° C, üblicherweise auf eine Temperatur in der Größenordnung von 7000C, erhitzt werden, um die Silicidbildung in der Ausnehmung zu beschleunigen. Das auf dem Siliciumoxid verbleibende Metall kann sodann durch Ätzen oder entgegengesetzte gerichtete Kathodenzerstäubung entfernt werden. Die Dicke des abgeschiedenen Films ist zweckmäßig 1000 A, kann jedoch auch ohne Nachteil auch in einem Bereich von 400 bis 2000 A liegen. Nach der Silicidbildung wird auf die Oberfläche des Bauelements eine aus Titan bestehende Schicht 14 und eine aus Platin bestehende Schicht 15 zur Bildung eines Teiles eines üblichen Anschlußkontaktes aufgebracht. Für diese Schichten kommen Dicken von 1000 bzw. 3000 A in Betracht. Es sollte ausreichend Titan verwendet werden, um eine gute Haftung des Anschlußkontaktes an dem Silicid zu erreichen. Außerdem wirkt das Titan als Getter. Für diese Zwecke ist eine Schichtdicke von 500 bis 2000 A ausreichend. Die Platinschicht dient lediglich zur Trennung der Titanschicht von einer später aufgebrachten Goldauflage und sollte etwas stärker als die Titanschicht sein, d. h. also die Dicke zwischen 1000 und 5000 A aufweisen. Sodann wird eine Goldschicht 16 auf einem Abschnitt der Titan-Platinschichten abgeschieden, wobei eine Ringzone zwischen dieser Auflage und dem die Ausnehmung umgebenden Siliciumoxid der Schicht 12 verbleibt Die Goldschicht hat eine Dicke von z. B. 1 bis 20 Mikron und sollte wenigstens das Doppelte der Titan-Platin-Schichtdicke aufweisen, um den anschließenden Rückzerstäubungsschritt zu ermöglichen. Im übrigen ist diese Schichtdicke vergleichsweise unkritisch. Die Goldschicht kann in einem üblichen Verfahren elektrolytisch aufgebracht werden. Die Schichten 14, 15 und 16 bilden zusammen den Anschlußkontakt. Form und Größe des Anschlußkontaktes sind unwichtig, sofern eine Ringzone zwischen Kontakt und Isolierschicht 12 erhalten bleibt. Das frei liegende Platin wird durch Rückzerstäubung entfernt. Während dieses Schrittes wirkt die Goldschicht als Maske und bestimmt die verbleibende Platinzone. Infolge der vergleichsweise großen Dicke der Goldschicht ist die Rückzerstäubung für die letztere vernachlässigbar. Eine für die vorliegenden Zwecke anwendbare Rückzerstäubungstechnik ergibt sich aus der US-PS 32 71 286. Das durch den letzten Arbeitsschritt freigesetzte Titan wird ebenfalls durch Rückzerstäubung entfernt. Wenn z. B. das Silicid vor der Bildung der Oxidschicht 12 über die gesamte Substratoberfläche abgeschieden wird, so entfällt die Entfernung des silicidbildenden Metalls von der Oxidoberfläche. In diesem Verfahrensstadium kommt es wesentlich darauf an, eine Ringzone zwischen dem Metallkontakt und der Oxidschicht zu erhalten.
Das Bauelement wird sodann einer Oxydation für das Einwachsen einer Isolierzonc 17 in die innerhalb der Ringzone frei liegende Oberfläche des Silicids, z. B. also des Zirconium-Silicids, unterworfen. Hierfür kommt z.B. ein Verfahren nach der US-PS 33 37 438 in Betracht Das unterhalb des Anschlußkontaktes (Schichten 14 bis 16) verbleibende Silicid bildet dann einen Metallkontakt 13 und dieser wiederum eine Schottky-Sperrschicht mit der Substratschicht 11. Die Abscheidung eines Oxidfilmes in der Ringzone ist nicht ausreichend, da sich die als Schirmring wirkende I-jolierzone bis unter die Oberfläche und unter die Metallsilicid-Siliciumgrenzfläche erstrecken soll, und zwar auf eine Tiefe, welche die Stärke der Raumladungsschicht übertrifft Im allgemeinen wird eine Erstreckung der Isolierzone um wenigstens lOOOÄ unter die Metallsilicid-Siliciumgrenzfläche ausreichend sein. Es ergibt sich so ein Halbleiterbauelement mit einer infolge der Schirmring-Isolierzone 17 auf ihrer gesamten Flächenerstreckung planaren Sperrschicht zwischen dem Metallkontakt 13 und der n-leitenden Schicht 11. Infolge der Verwendung des Anschlußkontakts als Maske während des Einwachsens der Isolierzone ergibt sich automatisch eine hochgenaue Ausrichtung mit dem Metallkontakt 13.
Eine andere, hinsichtlich der einfachen Ausführungsweise zu bevorzugende Technik zur Herstellung einer Oxid-Schirmringsiruktur wird nun an Hand von Fig. 2 erläutert Hiernach wird ein Silicium-Substrat 20 mit eintr n-leitcnden Schicht 21 zur Bildung einer Silicidschicht 22 auf der gesamten Halbleiteroberfläche mit einem silicidbildenden Metall beaufschlagt. Durch Aufdampfen oder lokalisiertes Ätzen entsprechend üblicher Dünnfilmtechnik wird sodann ein Anschlußkontakt 23 auf der Silicidoberfläche angebracht Der Anschlußkontakt kann aus einem geeigneien metallischen Leiter wie Gold oder Titan oder aus einem filmbildenden Metall wie Aluminium, Tantal, Niob, Wolfram, Zirconium oder Hafnium bestehen. Die Vorrichtung wird sodann oxydiert, z. B. mit Hilfe der in bezug auf F i g. 1 erwähnten Plasmatechnik. Die Oxidschicht wächst in die Silicidschicht ein und begrenzt so den sperrschichtbildenden Metallkontakt, der aus dem verbleibenden Silicid besteht. Die umgewandelte Isolierzone 24 ist in F i g. 2 durch eine strichlierte Linie veranschaulicht, welche die Eindringtiefe des Sauerstoffs andeutet. Der Silicidmetallkontakt unter dem Anschlußkontakt bleibt ungestört, sofern der Anschlußkontakt stark genug ist, um ein Durchdringen von Sauerstoff zu verhindern. Die Silicidzone ist nun von einem isolierenden Oxid-Schirmring umgeben. Der Oxidationsschritt hat hierbei eine doppelte Funktion, nämlich einmal die Bildung eines Schirmringes und zum anderen die Isolierung der gesamten Oberfläche des Bauelementes.
Im einzelnen werden zur Erläuterung der Erfindung noch die folgenden Ausführungsbeispiele angegeben.
Beispiel I
Hierbei handelt es sich um die Herstellung eines Bauelementes mit einem Aufbau gemäß Fig. 1. Ein Siliciumsubstrat 10 mit einer Epitaxialschicht 11 von etwa 1 Ohm ■ cm spezifischem Widerstand und π-Leitfähigkeit wird mit einer 5 Mikron starken Isolierschicht 12 aus S1O2 versehen, und zwar durch Pyrolyse von Tetraäthoxysilan in Wasserstoff bei 9000C. Es krtimt auch eine Mischung von SiCU, CO2 und H2 mit einer Zersetzungstemperatur von 1000 C in Betracht. Das Oxid wird unter Anwendung eines üblichen fotolithographischen Verfahrens zur Bildung einer
Ausnehmung mit dem Durchmesser a von etwa 25 Mikron gemäß Fig. 1 geätzt. Sodann wird ein Zirconiumfilm von 0,1 Micron Dicke durch Zerstäubung aufgebracht. Film und Substrat werden dann auf eine Temperatur von 7000C erhitzt, wobei sich in der Ausnehmung der Oxidschicht Zirconiumsilicid bildet. Der Zirconiuinüberzug der Oxidschicht kann gegebenenfalls mit verdünnter Fluorwasserstoffsäure entfernt werden, die Zirconium auflöst, Zirconiumsilicid jedoch nicht merklich angreift. Die Silicidschicht kann auch vor der Bildung der Isolierschicht 12 auf die gesamte Substratoberfläche aufgebracht werden, wobei der Verfahrensschritt zur Entfernung des Zirconiums von der Oberfläche der Oxidschicht entfällt. Zur Bildung des Anschlußkontaktes wird eine Auflage von 0,1 Mikron Titan und sodann 0,35 Mikron Platin aufgesprüht. Hier empfiehlt sich die Verwendung eines Zweikathodensy stems, wie es in »Review of Scientic Instruments«, 32, Seiten 642 bis 645 (1961) beschrieben ist. Über den Platin-Titan-Kontakt wird eine Auflage von 12 Mikron Gold elektrolytisch aufgebracht, z. B. durch Elektroplattierung gemäß US-PS 29 05 601.
Es ergibt sich so eine ringförmige Abstandzone zwischen dem balkenförmigen Anschlußkontakt aus den Schichten 14, 15, 16 in Fig. 1 und dem Rand der Ausnehmung in der Isolierschicht 12. Durch Rückzerstäubung wird das Platin und das Titanium innerhalb der ringförmigen Abstandszone entfernt. Eine entsprechende Schichtdicke von Gold geht bei diesem Schritt verloren, jedoch ist dieser Anteil gering im Vergleich zu der gesamten Dicke der Goldauflage. Die Schirmring-Isolierzone 24 wird sodann durch Einwachsen einer Oxidschicht in das frei liegende Zirconium-Silicid unter Verwendung des Anschlußkontaktes als Maske gebildet. Die Oxydation wird durch Beaufschlagen der Silicidschicht mit hochenergetischem Sauerstoffplasma ausgeführt. Das Plasma wird in einer Mikrowellenquelle erzeugt, die mit einer Leistung von 300 bis 1000 Watt bei einer Frequenz von z. B. 2450MHz mit Sauerstoff bei einem Druck von einem Torr und mit einer Gleichspannung von 70 Volt zwischen den Elektroden arbeitet. Weitere Einzelheiten dieses Verfahrens ergeben sich aus der US-PS 33 37 438. Die Oxidschicht wird bis zu einer Tiefe von etwa 2000 A gebildet, wozu eine Beaufschlagungsdauer mit dem Sauerstoffplasma von etwa 20 Minuten erforderlich ist.
Es ergibt sich ein Halbleiterbauelement mit einer verdeckten und durch einen isolierenden Schirmring eingeschlossenen, planaren Sperrschicht.
Beispiel II
Hierbei handelt es sich um die Herstellung einer Halbleiter-Vorrichtung mit Schirmring-Isolierzone gemaß F i g. 2. Ein niederohmiges, η-leitendes Siliciumsubstrat 20 mit einer höherohmigen (etwa 1 Ohm · cm) Epitaxialschicht 21 wird wie bei der Ausführung nach Beispiel I als Ausgangselement verwendet. In entsprechender Verfahrensweise wird nun eine Silicidschicht 22 gebildet. Ein Anschlußkontakt 23 wird auf die Silicidschicht durch Aufdampfen von 10 Mikron Aluminium unter Verwendung eines schweren Wolfram-Glühdrahtes bei einer Temperatur von 12000C erzeugt. (Aluminium-Dampfdruck 10~2 Torr). Die Formgebung des Anschlußkontaktes erfolgt nach der Maskenbildung durch übliche Fotolithographie und Ätzen mit verdünnter Natronlauge. Das erhaltene Bauelement wird wie im Beispiel I zur Bildung der Schirmring-Isolierzone oxidiert. Bei der Oxydation ist ferner auf dem Aluminiumanschlußkontakt eine Isolierschicht erzeugt. In der vorliegenden Beispielsführung erfüllt der Oxydationsschritt gleichzeitig zwei wesentliche Funktionen, nämlich einerseits die Bildung des isolierenden Schirmringes und andererseits die Isolierung der Oberfläche des Bauelementes einschließlich des Anschlußkontaktes. Letzterer kann vor dem Oxydationsschritt in üblicher Weise hergestellt werden, z. B. in Drahtform, als baikenförmiger Traganschluß oder als gedruckter Leiter.
In dieser Technik hergestellte Sperrschichtdioden zeigten gute Sperr-Durchbrucheigenschaften. Es ergab sich ein scharfer Durchbrach bei etwa 40 Volt, was dem theoretischen Idealwert nahekommt
Die Bezeichnung »Ring« umfaßt in vorstehendem Zusammenhang sinngemäß die verschiedensten Ausführungen von umgreifenden Strukturen, wobei gegebenenfalls auch sternartige oder vieleckige Formen in Betracht kommen.
Hierzu 1 Blatt Zeichnungen

Claims (3)

Patentansprüche:
1. Halbleiterbauelement mit Schottky-Sperrschicht, welches
a) ein planares Halbleitersubstrat,
b) eine an der Oberfläche des Halbleitersubstrates ausgebildete Metallsilicidschicht zur Bildung der Schottky-Sperrschicht an der Berührungsfläche zwischen der Metallsilicidschicht und dem Halbleitersubstrat,
c) einen auf einem Oberflächenabschnitt der Metallsilicidschicht ausgebildeten, metallischen Anschlußkontakt und
d) eine den metallischen Anschlußkontakt umgebende und auf der Oberfläche des Halbleitersubstrats angeordnete Isolierschicht
aufweist, dadurch gekennzeichnet, daß eine an die Schottky-Sperrschicht angrenzende und sich in den nicht von dem metallischen Anschlußkontakt bedeckten Teil der Metallsilicidschicht sowie in das Halbleitersubstrat (10, 11; 20, 21) hinein erstreckende Isolierzone (17; 24) aus Isoliermaterial vorgesehen ist und daß die Isolierzone durch Oxydation dieses Teils der Metallsilicidschicht und des darunterliegenden Halbleitersubstrats gebildet ist
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß als Substrathalbleiter Silicium vorgesehen ist.
3. Halbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet, daß auf der planaren Oberfläche des mit einer Oberflächenschicht (12) versehenen Halbleitersubstrats (10) eine isolierschicht (12) mit einer Ausnehmung (a) vorgesehen ist, daß die Ausnehmung (a)die Metallsilicidschicht (13) umgibt, daß innerhalb der Ausnehmung (a) unter Einhaltung eines Abstandes von den Ausnehmungskanten sowie unter Bildung eines frei liegenden, ringartigen Abschnitts der Metallsilicidschicht der metallische Anschlußkontakt (14,15,16) angeordnet ist und daß sich die Isolierzone (17) durch den frei liegenden Abschnitt der Metallsilicidschicht hindurch bis in die Oberflächenschicht (U) des Halbleitersubstrats (10) erstreckt (F ig. 1).
DE1957500A 1968-11-22 1969-11-15 Halbleiterbauelement mit Schottky-Sperrschicht Expired DE1957500C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US77808768A 1968-11-22 1968-11-22

Publications (3)

Publication Number Publication Date
DE1957500A1 DE1957500A1 (de) 1970-07-02
DE1957500B2 DE1957500B2 (de) 1972-03-23
DE1957500C3 true DE1957500C3 (de) 1979-05-31

Family

ID=25112264

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1957500A Expired DE1957500C3 (de) 1968-11-22 1969-11-15 Halbleiterbauelement mit Schottky-Sperrschicht

Country Status (8)

Country Link
US (1) US3599054A (de)
BE (1) BE742020A (de)
CH (1) CH508985A (de)
DE (1) DE1957500C3 (de)
ES (1) ES374056A1 (de)
FR (1) FR2024110B1 (de)
GB (1) GB1291449A (de)
NL (1) NL148188B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4009481A (en) * 1969-12-15 1977-02-22 Siemens Aktiengesellschaft Metal semiconductor diode
JPS5745061B2 (de) * 1972-05-02 1982-09-25
US5027166A (en) * 1987-12-04 1991-06-25 Sanken Electric Co., Ltd. High voltage, high speed Schottky semiconductor device and method of fabrication
JPH0618276B2 (ja) * 1988-11-11 1994-03-09 サンケン電気株式会社 半導体装置
US5859465A (en) * 1996-10-15 1999-01-12 International Rectifier Corporation High voltage power schottky with aluminum barrier metal spaced from first diffused ring
US20060109121A1 (en) * 2004-11-19 2006-05-25 Dishongh Terry J RFID embedded in device
US8217473B2 (en) * 2005-07-29 2012-07-10 Hewlett-Packard Development Company, L.P. Micro electro-mechanical system packaging and interconnect

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3241010A (en) * 1962-03-23 1966-03-15 Texas Instruments Inc Semiconductor junction passivation
US3290127A (en) * 1964-03-30 1966-12-06 Bell Telephone Labor Inc Barrier diode with metal contact and method of making
US3351825A (en) * 1964-12-21 1967-11-07 Solitron Devices Semiconductor device having an anodized protective film thereon and method of manufacturing same
US3442701A (en) * 1965-05-19 1969-05-06 Bell Telephone Labor Inc Method of fabricating semiconductor contacts
US3442011A (en) * 1965-06-30 1969-05-06 Texas Instruments Inc Method for isolating individual devices in an integrated circuit monolithic bar
US3492174A (en) * 1966-03-19 1970-01-27 Sony Corp Method of making a semiconductor device

Also Published As

Publication number Publication date
NL148188B (nl) 1975-12-15
DE1957500B2 (de) 1972-03-23
DE1957500A1 (de) 1970-07-02
ES374056A1 (es) 1971-12-01
FR2024110A1 (de) 1970-08-28
NL6917487A (de) 1970-05-26
GB1291449A (en) 1972-10-04
BE742020A (de) 1970-05-04
FR2024110B1 (de) 1973-10-19
CH508985A (de) 1971-06-15
US3599054A (en) 1971-08-10

Similar Documents

Publication Publication Date Title
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
EP0000743B1 (de) Verfahren zum Herstellen von Tantal-Kontakten auf einem aus N-leitendem Silicium bestehenden Halbleitersubstrat
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2720893C3 (de) Verfahren zur Herstellung einer Schottky-Sperrschicht oder eines ohmschen Kontakts
DE2142146A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer derartigen Anordnung
DE2436449C3 (de) Schottky-Diode sowie Verfahren zu ihrer Herstellung
DE3340563A1 (de) Zusammengefasste passive elektrische schaltungsbauteile und verfahren zu ihrer herstellung
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
EP0012220A1 (de) Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone
DE2033532B2 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE3240162C2 (de) Verfahren zum Herstellen eines doppelt-diffundierten Leistungs-MOSFET mit Source-Basis-Kurzschluß
DE2110543A1 (de) Verfahren zur Herstellung von Duennfilmtransistoren
DE19645033C2 (de) Verfahren zur Bildung eines Metalldrahtes
DE1957500C3 (de) Halbleiterbauelement mit Schottky-Sperrschicht
DE2422120A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2230171A1 (de) Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile
DE69209205T2 (de) Verfahren zum Herstellung Nano-Dimenzion dünner Drähte und diese dünner Drähten enthaltenden Vorrichtungen
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE2649738C2 (de) Halbleiterbauelement
DE1949646C3 (de) Verfahren zum Herstellen eines Halbleiterbauelements, mit einer Schottky-Sperrschicht
DE68911778T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung, bei dem auf einer Oberfläche eines Halbleiterkörpers isolierte Leiterbahnen angebracht werden.
DE1765003A1 (de) Verfahren zum Herabsetzen des Rauschens und des Kontaktwiderstands in integrierten Duennfilmschaltungen
EP2471089B1 (de) Verfahren zur bestimmung der struktur eines transistors
DE69215956T2 (de) Verfahren zum Herstellen eines Kontakts auf einem Halbleiterbauelement
DE2540301C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Leitermuster

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee