DE2034371A1 - Verfahren zur Herstellung von Halb leitervornchtungen - Google Patents

Verfahren zur Herstellung von Halb leitervornchtungen

Info

Publication number
DE2034371A1
DE2034371A1 DE19702034371 DE2034371A DE2034371A1 DE 2034371 A1 DE2034371 A1 DE 2034371A1 DE 19702034371 DE19702034371 DE 19702034371 DE 2034371 A DE2034371 A DE 2034371A DE 2034371 A1 DE2034371 A1 DE 2034371A1
Authority
DE
Germany
Prior art keywords
opening
insulating film
impurities
substrate
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19702034371
Other languages
German (de)
English (en)
Inventor
Atsushi Houston Tex Ohwada (V St A ), Abe, Toshio, Yokohama (Japan)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE2034371A1 publication Critical patent/DE2034371A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
    • H10W74/43—Encapsulations, e.g. protective coatings characterised by their materials comprising oxides, nitrides or carbides, e.g. ceramics or glasses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass

Landscapes

  • Bipolar Transistors (AREA)
DE19702034371 1969-07-12 1970-07-10 Verfahren zur Herstellung von Halb leitervornchtungen Pending DE2034371A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5482269 1969-07-12

Publications (1)

Publication Number Publication Date
DE2034371A1 true DE2034371A1 (de) 1971-01-28

Family

ID=12981364

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702034371 Pending DE2034371A1 (de) 1969-07-12 1970-07-10 Verfahren zur Herstellung von Halb leitervornchtungen

Country Status (3)

Country Link
DE (1) DE2034371A1 (enExample)
FR (1) FR2051714A1 (enExample)
NL (1) NL7010211A (enExample)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4058419A (en) * 1974-12-27 1977-11-15 Tokyo Shibaura Electric, Co., Ltd. Method of manufacturing integrated injection logic semiconductor devices utilizing self-aligned double-diffusion techniques

Also Published As

Publication number Publication date
NL7010211A (enExample) 1971-01-14
FR2051714A1 (en) 1971-04-09

Similar Documents

Publication Publication Date Title
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE2745857C2 (enExample)
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2004576A1 (de) Feldeffekt-Transistor mit isolierter Steuerelektrode und Verfahren zu dessen Herstellung
DE2734694A1 (de) Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung
DE2423670A1 (de) Verfahren zur herstellung eines feldeffekttransistors
DE2553838A1 (de) Verfahren zur herstellung von anreicherungs-feldeffekttransistoren
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE3228588A1 (de) Verfahren zur herstellung eines misfet und danach hergestellter misfet
DE3588129T2 (de) Verbesserungen von Verfahren zum Herstellen von Chips mit einer integrierten Schaltung und auf diese Art hergestellte Chips
DE3788470T2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isoliertem Gate.
DE2922016A1 (de) Vlsi-schaltungen
DE1959895A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2926334C2 (enExample)
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3015782C2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Steuerelektrode
DE2615438A1 (de) Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat
DE2353348A1 (de) Feldeffekttransistor und verfahren zu dessen herstellung
DE2447354A1 (de) Verfahren zur herstellung eines feldeffekttransistors
EP0000545A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Selbstjustierung
DE3018594A1 (de) Verfahren zur herstellung eines fet
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE1901186A1 (de) Integrierte Schaltung und Verfahren zu deren Herstellung
DE2752335A1 (de) Verfahren zur herstellung eines sperrschicht-feldeffekttransistors