DE2034371A1 - Process for the production of semiconductor devices - Google Patents
Process for the production of semiconductor devicesInfo
- Publication number
- DE2034371A1 DE2034371A1 DE19702034371 DE2034371A DE2034371A1 DE 2034371 A1 DE2034371 A1 DE 2034371A1 DE 19702034371 DE19702034371 DE 19702034371 DE 2034371 A DE2034371 A DE 2034371A DE 2034371 A1 DE2034371 A1 DE 2034371A1
- Authority
- DE
- Germany
- Prior art keywords
- opening
- insulating film
- impurities
- substrate
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 46
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 239000000758 substrate Substances 0.000 claims description 20
- 239000012535 impurity Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 13
- 238000009792 diffusion process Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- QAOWNCQODCNURD-UHFFFAOYSA-L Sulfate Chemical compound [O-]S([O-])(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-L 0.000 claims 1
- 239000004927 clay Substances 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 229910021653 sulphate ion Inorganic materials 0.000 claims 1
- 238000007740 vapor deposition Methods 0.000 claims 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 20
- 229910052796 boron Inorganic materials 0.000 description 20
- 229910052732 germanium Inorganic materials 0.000 description 12
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 12
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- BHMLFPOTZYRDKA-IRXDYDNUSA-N (2s)-2-[(s)-(2-iodophenoxy)-phenylmethyl]morpholine Chemical compound IC1=CC=CC=C1O[C@@H](C=1C=CC=CC=1)[C@H]1OCCNC1 BHMLFPOTZYRDKA-IRXDYDNUSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 241001122767 Theaceae Species 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000003292 diminished effect Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
Dr. F. Zumsteln sen. - Dr. E. Assmann 2034371Dr. F. Zumsteln sen. - Dr. E. Assmann 2034371
Dr. R. Koenlgsberger - Dlpl.-Phys. R. Holzbauer - Dr. F. Zumsteln jun.Dr. R. Koenlgsberger - Dlpl.-Phys. R. Holzbauer - Dr. F. Zumsteln jun.
PATENTANWÄLTEPATENT LAWYERS
TELEX S29979TELEX S29979
BANKKONTO! BANKHAUS H. AUFHAUSERBANK ACCOUNT! BANK H. AUFHAUSER
θ MDNOHEN S,θ MDNOHEN S,
2/Iii 44605-52 / iii 44605-5
TOKYO SHIBAUM ELECTRIC CO. ,Ltd., Kawasaki-shi/JapanTOKYO SHIBAUM ELECTRIC CO. , Ltd., Kawasaki-shi / Japan
Verfahren zur Herstellung von HalbleitervorrichtungenMethod of manufacturing semiconductor devices
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleitervorrichtung, insbesondere einer sehr kleinen Vorrichtung dieser Art, z.B. für das Ultrahochfrequenzgebiet.The invention relates to a method of manufacture a semiconductor device, particularly a very small device of this type, for example for the ultra-high frequency field.
Die Herstellung solcher Ultrahochfrequenz-Halbleitervorriohtungen verlangt, daß die einzelnen Komponenten eines Halbleiterelement β so klein als irgendmöglioh gemacht werden, und der gegenseitige Abstand zwischen den einzelnen Elementen bis auf einen eben noch zulässigen Wert vermindert wird. Pur UltrahoohfrequeQztransistoren beispielsweise wird verlangt, daßThe manufacture of such ultra-high frequency semiconductor devices requires that the individual components of a semiconductor element β be made as small as possible, and the mutual spacing between the individual elements is reduced to a just permissible value. Pur ultra high-frequency transistors, for example, require that
(a) die Breite oder Weite der Basis auf extrem kleine Werte vermindert wird,(a) the width or breadth of the base to extremely small values is diminished,
(b) die Größe des Emitters stark verkleinert und (o) der Baiiswidtrstand ebenfalls verkleinert wird.(b) the size of the emitter is greatly reduced and (o) the base resistance is also reduced.
009995/1B77009995 / 1B77
'zug auf einen npn-Planar-Sransistor erläutert. Der Basiswiderstand läßt sich unterteilen in einen inneren Basiswiderstand, der den Bereich unmittelbar unter dem Emitter bestimmt,und den äußeren Basiswiderstand, der sich von der Basiselektrode.bis zum Rand des Emitters erstreckt. Um den äußeren Basiswiderstand und die Übergangskapazität des Emitters zu verkleinern, wurde der weiter unten erläuterte Aufbau vorgeschlagen. Bei dem (Deilbereich des erwähnten Sransistorss bei dem die Basiselektrode nach außen geführt ist, ist ©ine p*—diffundierte Schicht vorgesehen, um den spezifischen Schichtwiderstand soweit als möglich zu erniedrigen, und weiterhin ist zwischen der p^-Schicht und der Emitter-Schicht eineBor-diffundierte Schicht vorgesehen, so daß ein Kontakt zwischen dem ή -Emitter und der p+~diffundierten Schicht verhindert ist. In diesem Fall sollt© die Borsehicht so dünn als irgendmöglich sein. Ein solcher Transistor wurde bisher in der folgenden Weise hergestellts'with reference to an npn planar transistor. The base resistance can be divided into an internal base resistance, which determines the area immediately below the emitter, and the external base resistance, which extends from the base electrode to the edge of the emitter. In order to reduce the external base resistance and the junction capacitance of the emitter, the structure explained below was proposed. In the (Deilbereich of the above-mentioned transistor s in which the base electrode is led to the outside), © ine p * -diffused layer is provided in order to lower the specific sheet resistance as much as possible, and furthermore, between the p ^ -layer and the emitter- Layer a boron-diffused layer is provided so that a contact between the ή -emitter and the p + - diffused layer is prevented. In this case, the boron layer should be as thin as possible. Such a transistor has been manufactured in the following manner
Zunächst wird auf der oberen Fläch® eines Silioiumpl-ättchens ein SiOp-FiIm aufgebracht, der zur Ausbildung einzelner Fenster oder öffnungen photogeätzt wird. Jene 3?@ile d©s Plättchens, die unmittelbar unter diesen Öffnungen liegen, werden zu-einer p+- diffundierten Schicht durch Eindiffundieren von Verunreinigungen des p-Leitungstyps verwandelt,über die-die Basiselektrode nach außen, geführt ist, 'Der SiOg-FiIm wird mit Öffnungen versahenv ;" durch die ein© Basischicht θ Ind'if fundiert wird«, Auf der -oberen--Oberfläch® des Siliciumplättchens wird dann ©in zweiter SiÖvp-Film aufgebracht, der Bor enthält, dag zur Ausbildung der Basfasohicht durch Diffusion.bestimmt -ist· Dieser JBor-dotterte* SiO2*- FiIm wird zur Ausbildung τοπ Feaetsra ofisr Öffnungen teilweise abgeätzt, durch die eine Emitt@rsobi@fet eiadiffunöi@rt wird, '-' was nach der ersterwähnten Biffuai©«, @rf©Xgto S-oUleßlich wird!; der Bor-dotierte SiO0-FiIm aas1- Eiataiägra« τοπ öffnimgta 'photot· geätzt, durch die die Baeie^loktreas muh aufien geführt wird.JFirst, a SiOp film is applied to the upper surface of a silicon wafer, which is photo-etched to form individual windows or openings. Those 3? @Ile of the platelets which lie directly under these openings are transformed into a p + diffused layer by diffusion of impurities of the p conductivity type, via which the base electrode is led to the outside, the SiOg -FiIm is provided with openings ; "through which a © base layer θ Ind'if is founded", on the -upper - surface® of the silicon wafer, © is then applied in a second SiÖvp film, which contains boron, which is intended for the formation of the basfaso layer by diffusion. This boron-yolked * SiO 2 * film is partially etched away to form τοπ Feaetsra ofisr openings, through which an emitt @ rsobi @ fet eiadiffunöi @ rt, '-' which after the first mentioned Biffuai © «, @ rf © Xgt o S - The boron-doped SiO 0 -FiIm aas 1 - Eiataiägra « τοπ öffnimgta 'photot · is etched, through which the Baeie ^ loktreas muh is led up.J
Wie frwÄhat, erfolgt® die HtoatöUung @l»®r aiffmmtt«1!®^- Sohioht. Im Substrat eines Trm^iötore blsh@v As frwÄhat, the htoatöUung @l »®r aiffmmtt« 1 ! ® ^ - Sohioht. In the substrate of a Trm ^ iötore blsh @ v
SiOg-Films, um so Öffnungen einzubringen, durch die eine erste * Schicht auf dem Substrat niedergeschlagen oder ausgebildet wird, und dann werden Öffnungen für die übrigen Schichten in ähnlicher Weise hergestellt. Die begrenzte Genauigkeit bei der Ausrichtung der dafür notwendigen Masken behaftet dieses Verfahren mit Schwierigkeiten insofern, als dadurch der Abstand zwischen der p+-diffundierten Schicht und der Emitterschicht beispielsweise bei Borbereichen vermindert wird, wodurch die Betriebsfrequenz bis zu einem Wert begrenzt wird,~_ der auch mit herkömmlichen Halbleitervorrichtungen erreichbar war. |SiOg film so as to make openings through which a first * layer is deposited or formed on the substrate, and then openings for the remaining layers are made in a similar manner. The limited accuracy in the alignment of the masks required for this afflicts this method with difficulties insofar as it reduces the distance between the p + -diffused layer and the emitter layer, for example in boron areas, whereby the operating frequency is limited up to a value ~ _ der was also achievable with conventional semiconductor devices. |
Aufgabe der Erfindung ist es, die Nachteile bekannter Herstellungsverfahren von Halbleitervorrichtungen für das Ultrahochfrequenzgebiet zu überwinden. Es sollen insbesondere Halbleitervorrichtungen für das Ultrahochfrequenzgebiet mit hoher Präzision herstellbar sein, wobei der Verfahrensschritt der selektiven Ausbildung eines Films oder mehrerer Filme, die eine bestimmte leitfähigkeit bestimmende Verunreinigungen enthalten, auf die obere Oberfläche eines Plättchens aufgebracht werden, um darin diffundierte Bereich auszubilden.The object of the invention is to overcome the disadvantages of known manufacturing processes of semiconductor devices for the ultra-high frequency field. In particular, semiconductor devices for the ultra-high frequency field are intended to be used with high precision be producible, wherein the step of the selective formation of a film or a plurality of films, the one contain certain impurities that determine conductivity, are applied to the upper surface of a platelet, to form diffused areas therein.
Das erfindungsgemäße Verfahren zur Herstellung von Halbleitervorrichtungen umfaßt folgende Verfahrensschritte: Es wird ein f Halbleiterplättchen bereitgestellt, das mit einem ersten isolierenden Film versehen ist. Der isolierende Film wird zur gleichzeitigen Ausbildung wenigstens einer ersten und einer zweiten Öffnung durchlöchert; wenigstens eine dieser Öffnungen wird mit einem zweiten isolierenden Film überdeckt, der für höhere Ätzgeschwindigkeiten geeignet ist als der erste isolierende Film; mindestens ein Bereich wird in solchen Teilen des Substrate ausgebildet, die unmittelbar unter diesen Öffnungen liegen, und es wird der zweite isolierende Film unter Verwendung eines Ätzmittels abgeätzt, um wiederum diesen Teilbereich des Substrate freizulegen, der unmittelbar unter dieser verschlossenen öffnung liegt. The method of the invention for manufacturing semiconductor devices comprises the following process steps: A semiconductor wafer is provided which is provided with a first insulating film. The insulating film becomes simultaneous training of at least one first and one second opening perforated; at least one of these openings is covered with a second insulating film, which for higher etching speeds than the first insulating one is suitable Movie; at least one area is formed in those parts of the substrate which are immediately below these openings lie, and the second insulating film is etched away using an etchant to turn this portion of the To expose substrates, which is immediately below this closed opening.
009885/1577009885/1577
- 4 - ■ ■ ■ ■-■"■"- 4 - ■ ■ ■ ■ - ■ "■"
Die Einbringung wenigstens zweier löcher in den ersten isolie- · renden Film sollte unter Verwendung der gleichen Maske durohgeführt werden* Der Grund dafür besteht darin, daß die Verwendung verschiedener Masken zur Perforierung des Films leicht zu Fehlern hinsichtlich des genau vorgeschriebenen Abstandes zwischen den Löchern bei der Ausrichtung der Maske führen kann.JeJL Ver-, Wendung der gleichen Maske jedoch kann die Notwendigkeit,die Löcher gleichzeitig einzubringen,auch umgangen werden,vielmehr kann jedes lochvgewisser zeitlicher Verschiebung hergestellt werden, obgleioh selbstverständlich die gleichzeitige Perforierung den Vorteil der Verkürzung des Herstellungsverfahrens mit sich bringt.The introduction of at least two holes in the first insulation Ending film should be made using the same mask * The reason for this is that the use different masks for perforating the film easily lead to errors in the precise prescribed distance between the holes when aligning the mask. By turning the same mask, however, the need to make the holes at the same time can also be avoided, rather can every hole-certain time shift can be established, Obgleioh of course the simultaneous perforation Brings advantage of shortening the manufacturing process.
Die Erfindung wird nachfolgend unter Bezug auf die Zeichnungen in Einzelheiten von beispielsweisen Ausführungsformen erläutert. In den Figuren sind entsprechende Teile mit denselben Bezugszeichen versehen. Es zeigen:The invention is explained below with reference to the drawings explained in details of exemplary embodiments. Corresponding parts are provided with the same reference symbols in the figures. Show it:
Fig. 1A bis 1H Schnittansichten einer erfindungsgemäßen Ausführungsform der Erfindung in verschiedenen aufeinanderfolgenden Herstellungsstufen; 1A to 1H are sectional views of an embodiment of the invention according to the invention in various successive manufacturing stages;
Fig. 2 zeigt die Draufsicht auf eine Halbleitervorrichtung während eines bestimmten Herstellungeschritte, bei dem das erfindungsgemäße Verfahren angewendet wird; 2 shows the plan view of a semiconductor device during a certain manufacturing step in which the method according to the invention is applied;
Fig. 3A und 3B veranschaulichen Sohnittansichten einiger bestimmter Stufen im Herstellungsverfahren der Halbleitervorrichtung, wie sie bei der vorerwähnten Ausführungsform Anwendung finden können und die darin geändert sind, daß der mit Bor und Germanium gemäß Fig. 1C dotierte SiO2-FiIm duroh einen SiO2-FiIm ersetzt ist, der nur Germanium enthält; 3A and 3B illustrate similar views of some specific stages in the manufacturing process of the semiconductor device, as they can be used in the aforementioned embodiment and which are modified in that the SiO 2 -Fil doped with boron and germanium according to FIG. 1C by a SiO 2 - FiIm, which contains only germanium;
Flg. 4 zeigt im Schnitt die Anwendung eines anderen Verfahrenssohritts bei der Herstellung , bei dem der Film gemäß Fig. ID, der dae Baslsftnster überdeokt, und der, der das Emitterfenettr ttberdeekt, in umgekehrter Zeitfolge ausgebildet werden; Flg. Fig. 4 shows in section the use of another process step in the production, in which the film according to FIG. 1D, which covers the basin window, and that which covers the emitter window, are formed in reverse time sequence;
Flg« 5 seigt Im Schnitt Abwandlungen in anderen Verfahrenestufen, wobei der Film gemäß Flg. IF, der die Baeisfeneter Über- Flg «5 shows in the section modifications in other process stages, whereby the film according to Flg. IF, the Baeisfeneter over-
009S85/1577009S85 / 1577
deckt, und der, der das Emitterfenster überdeckt, in umgekehrter Zeitfolge ausgebildet werden;covers, and the one that covers the emitter window in reverse Time sequence to be trained;
Pig. 6A und 6B zeigen Draufsichten bei Abwandlungen der p+- diffundierten Schicht, wobei ein Teilbereich des Herstellungsprozesses erläutert wird; Pig. 6A and 6B show plan views of modifications of the p + diffused layer, wherein a portion of the manufacturing process is explained;
Pig, 7A bis 7G- zeigen in Aufeinanderfolge eine andere Aus-, führungsform des erfindungsgemäßen Verfahrens in Anwendung auf die Herstellung eines Peldeffekts-Transistors,wobei der Werdegang des Transistors im Schnitt in den aufeinanderfolgenden Herstellungsstufen gezeigt ist; Pig, 7A to 7G show in succession another embodiment of the method according to the invention applied to the production of a pelde effect transistor, the development of the transistor being shown in section in the successive production stages;
Pig. 8 zeigt im Schnitt einen Schottky-Peldeffekt-Transistor, bei dein die Erfindung in einem bestimmten Abschnitt des Herstellungsverfahrens Anwendung findet; und Pig. Figure 8 shows, in section, a Schottky Pelde effect transistor to which the invention is applied in a particular portion of the manufacturing process; and
Pig. 9A und 9B zeigen Schnitte durch eine Halbleitervorrichtung, bei denen eine Elektrodenöffnung gemäß einer anderen Durchführungsform der Erfindung ausgebildet wird. Pig. 9A and 9B show sections through a semiconductor device in which an electrode opening is formed according to another embodiment of the invention.
Ein wie dargestellt aufgebautes n-oder ntsi-Epitaxialplättchen mit einem spezifischen Widerstand der Epitaxialsohicht. von 1iZcm und einer Dicke der Epitaxialschicht von 4μ wird auf 450*0 in einem SiH, +O2 + ST2 - Strom erwärmt, um ein epitaxiales Wachstum eines SiO0-PiImS 11 auf der Oberfläche des Plättchens bis zu einer Dicke von 1000 A zu erreichen. Der SiO2-PiIm 11 wird zur i Ausbildung einer bzw. mehrerer Öffnungen 12 abgeätzt und durch die Öffnungen) wird ein rechteckiger Basisbereioh von 56 μαι . χ 30 um-Kantenlänge eindiffundiert. Das dabei erhaltene Plättchen wird wiederum in einem SiH. + B0H/- + O0 + NO-Strom aufAn n- or ntsi-epitaxial plate constructed as shown with a specific resistance of the epitaxial layer. of 1iZcm and a thickness of the epitaxial layer of 4μ is heated to 450 * 0 in a SiH, + O 2 + ST 2 - current in order to an epitaxial growth of a SiO 0 -PiImS 11 on the surface of the plate up to a thickness of 1000 Å to reach. The SiO 2 -PiIm 11 is etched to form an i or a plurality of openings 12 and through the openings), a rectangular Basisbereioh 56 is μαι. χ 30 µm edge length diffused. The plate obtained in this way is in turn in a SiH. + B 0 H / - + O 0 + NO current on
4 c. ό i Z4 c. ό i Z
450°ö erhitzt, um auf der Oberfläche einen Bor enthaltenden, Isolierenden PiIm bzw. einen Bor-dotierten Oxydfilm 13 mit einer Dloke von etwa 2000 1 zu erzeugen (Pig. 1A). Als Ergebnis wird eine duroh Diffusion von Bor In das Plättchen gebildete Schicht mit einer öberfläohenkonzentration yon etwa 1 χ 10 vom* erhalten. Dies ββ; Plättchen wird für etwa 30 Minuten auf 900*0 er- wärmt, um die Filme 11 und 13 zu sintern. In den lor-dotierten Oxydfilm 13 werden gleichzeitig duroh Photoätzung zur Ausbildung de· Emitterbereiohfl und Heraueftthrung der Emitterelektrode eine 450 ° ö heated in order to produce a boron-containing, insulating PiIm or a boron-doped oxide film 13 with a Dloke of about 2000 1 (Pig. 1A). As a result, a layer formed by diffusion of boron into the platelet with a surface concentration of about 1 × 10% is obtained. This ββ; Platelets becomes hot for about 30 minutes at 900 * 0 to sinter the films 11 and 13. FIG. At the same time, photo-etching to form the emitter area and to lead out the emitter electrode is made in the lor-doped oxide film 13
Öffnung 14 und Öffnungen 15 zur Herausführung einer Basiselektrode ausgebildet. Durch die Öffnungen 15 werden p-diffundierte Bereiche eingebracht (Fig. 1B). Bei dieser Ausführungsform sind vier Öffnungen 14 zur Herausführung der Emitter-Elektrode und fünf Öffnungen 15 zur Herausführung der Basis-Elektrode, wie in Pig. 2 gezeigt, vorgesehen. Zur Vereinfachung des Hersteilungsprozesses weisen diese Öffnungen eine Größe von 1,5 x 50 μΐη "bei einem Abstand von 1,5 pm auf. Pig. 1 zeigt eine Emitter-Elektrodenöffnung 14 und zwei Basis-Elektrodenöffnungen 15. Auf derOpening 14 and openings 15 for leading out a base electrode educated. Through the openings 15 are p-diffused Areas introduced (Fig. 1B). In this embodiment are four openings 14 for leading out the emitter electrode and five openings 15 for leading out the base electrode, as in Pig. 2 is provided. To simplify the manufacturing process these openings have a size of 1.5 x 50 μΐη " a distance of 1.5 pm. Pig. 1 shows an emitter electrode opening 14 and two base electrode openings 15. On the
™ Oberfläche des erwähnten Plättchens wird durch Hochfrequenzzerstäubung ein mit Bor und Germanium dotierter isolierender PiIm bis zu einer Dicke von 2000 Ä niedergeschlagen. Dieser B-·+ Gedotierte Oxydfilm wird außer in den den Basis-Elektrodenöffnungen 15 entsprechenden Bereichen photogeätzt (Pig. /IC). Dieser Photoätzvorgang braucht nicht mit sehr hoher Präzision durchgeführt zu werden, vielmehr muß lediglioh soviel Genauigkeit aufgewandt werden, daß die Emitter-Elektrodenöffixung 14 beim Photoätzen freigelegt, die Basiselektrodenöffnungen 15 jedoch noch bedeckt bleiben. Vom übrigbleibenden Abschnitt 16 des B + Ge-dotierten Oxydfilms wird Bor in das Si-Plättehen eindiffundiertν wobei die sich ergebende Diffusianssohieht eine Borflächenkonzentration™ The surface of the above-mentioned platelet is transformed into an insulating PiIm doped with boron and germanium by high-frequency sputtering deposited to a thickness of 2000 Å. This B- · + endowed person Oxide film is created except in the base electrode openings 15 corresponding areas photo-etched (Pig. / IC). This photo-etching process does not need to be carried out with very high precision, on the contrary, only so much precision must be used that the emitter electrode opening 14 during photoetching exposed, but the base electrode openings 15 still remain covered. From the remaining section 16 of the B + Ge-doped Oxide film, boron is diffused into the Si platelets resulting diffusion shows an areal boron concentration
) von etwa 3 x 1020/cm^ erhält. Dann wird wiederum auf * die Plättchenoberfläche
durch Hochfrequenz-Zerstäubung ein Oxydfilm 17 niedergeschlagen, der mit Bor und Germanium dotiert ist und bis
zu einer Dicke von etwa 3000 1 aufgebracht wird, um Bor von dem
PiIm in das Si-Plättchen einzudiffundieren. Die sich ergebende
diffundierte Schicht weist eine Pläehenkonzentration von Bor von
etwa 1 χ 1019/om' auf. Das dabei erhaltene Plättchen wird für
etwa 36 std. bei 900°0 in einer Ig-ltmosphär© gehalten. Demgemäß
werden unter den erwähnten IiXa©a 13 und 17 Basiesohiohten: 18:\-
- und 20 jeweils in ©teer SoB,a©atratioa ion etwa 1 χ 1.0-?/«m--uiii
einer Diffuslonstiefe von O9;
unter dem VlIm 16- aiai
ohenkonaentuation you
von 1,4 Ρ ) of about 3 x 10 20 / cm ^. Then an oxide film 17, which is doped with boron and germanium and is applied to a thickness of about 3000 1 in order to diffuse boron from the PiIm into the Si wafer, is again deposited on the wafer surface by high-frequency sputtering. The resulting diffused layer has a platelet concentration of boron of about 1 10 19 / om '. The resulting plate is for about 36 hours. kept at 900 ° 0 in an Ig-ltmosphär ©. Accordingly, under the mentioned IiXa © a 13 and 17 base lines: 18: \ - - and 20 each in © tar SoB, a © atratioa ion about 1 χ 1.0 -? / «M - uiii a diffusion depth of O 9 ;
under the VlIm 16- aiai
ohenkonaentuation you
from 1.4 Ρ
natürlich seitlich aus und trägt dadurch dazu hei, daß der äußere" Basiswiderstand des äußeren BasisbereiohB vermindert wird. Bas soweit vorbereitete Plättchen wird während 100 Sekunden in eine Ätzlösung (HP ί HNOj : H2O= 15 : 10 t 300 in om3} eingetaucht, um die selektive Entfernung des Films 16 und 17 zu vervollständigen, wodurch wiederum die Öffnungen 14 und 15 freigelegt werden (Fig. 1E). Die Geschwindigkeit von 50 Jt/sek., mit der die Filme 16 und 17 durch das Ätzmittel abgetragen werden, ist dabei erheblich größer als die Geschwindigkeit von 3 Jl/öeU«",mit "der die Filme 11:und 13 abgeätzt werden, so daß sich das erwähnte selektive , Xtzen sehr leicht durchführen läßt.of course to the side and thereby means that the outer "base resistance of the outer base area is reduced. The prepared plate is immersed for 100 seconds in an etching solution (HP ί HNOj: H 2 O = 15: 10 t 300 in om 3 } to complete the selective removal of films 16 and 17, which in turn exposes openings 14 and 15 (Fig. 1E). The rate of 50 Jt / sec at which films 16 and 17 are removed by the etchant, is considerably greater than the speed of 3 Jl / öeU "" at which the films 11: and 13 are etched away, so that the aforementioned selective etching can be carried out very easily.
Auf der Oberfläche des in den vorerwähnten Stufen erhaltenen Plättchens wird durch Hochfrequenz-Zerstäubung ein Germaniumüuvierter Oxydfilm bis zu einer Dicke von etwa 3000 JE niedergeschlagen. Später wird dieser Film außer in den den öffnungen 15 entsprechenden Abschnitten photogeätzt, wobei der Bereich 21 des*Films unberührt oder unbeschädigt bleibt. Auf der Oberfläche des soweit vorbereiteten Plättchens wird dann wiederum durch Hochfrequenz-Zerstäubung ein mit Arsen und Germanium dotierter Oxydfilm 22 bis zu einer Dicke von etwa 3000 Ä niedergeschlagen. Das erhaltene Plättchen wird während 9 Minuten auf 10000C in einer Hg-Atmosphäre erhitzt, wodurch eine As-diffundierte Schicht { 23 erhalten wird, in der das Arsen eine Flächenkonzentration von etwa 1,5 x 10 /cm , der Emitter eine Tiefe von 1000 1 und die Basis eine Breite bzw. Weite von etwa 1000 & erhalten (Fig. IF). Dieses Plättchen wird wiederum für 100 Sekunden in das erwähnte Ätmittel eingetaucht, um den erwähnten Ge-dotierten Oxydfilm und den As + Ge-dotierten Film 22 selektiv, aber vollständig zu entfernen* Durch diesen Verfahrenesohritt werden wiederum die Öffnungen 14 und 15 im wesentlichen in ihrer ursprünglichen Form freigelegt (Fig. 1G). Auf die Oberfläche des erhaltenen Plättchens wird ein Pt-PiIm bis zu einer Dicke von 300 it aufgedampft. Das Plättchen wird dann während 30 Hinuten auf 650*0 in einer Vaeeerstoffatmosphäre gehalten und anschließend etwa 30 MinutenA germanium-coated oxide film to a thickness of about 3000 JE is deposited on the surface of the chip obtained in the aforementioned steps by high-frequency sputtering. Later this film is photo-etched except in the sections corresponding to the openings 15, the area 21 of the film remaining untouched or undamaged. An oxide film 22 doped with arsenic and germanium is then deposited up to a thickness of about 3000 Å on the surface of the plate that has been prepared so far. The plate obtained is heated to 1000 ° C. for 9 minutes in an Hg atmosphere, whereby an As-diffused layer { 23 is obtained in which the arsenic has a surface concentration of about 1.5 × 10 / cm, the emitter a depth of 1000 1 and the base obtained a width or width of about 1000 & (Fig. IF). This plate is again immersed for 100 seconds in the abovementioned etchant in order to selectively but completely remove the abovementioned Ge-doped oxide film and the As + Ge-doped film 22 original shape exposed (Fig. 1G). A Pt-PiIm up to a thickness of 300 μm is vapor-deposited onto the surface of the platelet obtained. The wafer is then held in a vacuum atmosphere for 30 minutes at 650 * 0 and then for about 30 minutes
00Si8S/157700Si8S / 1577
in Scheidewasser gekocht. Dann wird ein Ti-PiIm bis zu einer Dicke von 300 1 aufgedampft, und weiter wird auf diesen Titan- * ' film ein Aluminiumfilm "bis au einerDieke von 5000 & in ähnlicher Weise aufgedampft. Das Plättchen wird dann zur. Entfernung dieser Schichten außer im Bereich der Elektrodenabschnitte 24 pho,togeätzt. Schließlich wird das Plättchen schachbrettartig geritzt bzw.zerschnitten, gehaltert, gebondet und eingekapselt, um den Herstellungsprozeß eines npn-Si-Planar-Transistors für das Mikrowellengebiet abzuschließen.boiled in septic water. Then, a Ti Piim is vapor-deposited to a thickness of 300 1, and is further on these titanium * 'film, an aluminum film "vapor-deposited in a similar manner to au a Dieke of 5000. The wafer is then used. Removal of these layers except in the Area of the electrode sections 24 pho, to-etched. Finally, the platelet is scratched or cut up, held, bonded and encapsulated in order to complete the manufacturing process of an npn-Si planar transistor for the microwave region.
Die Pig. 3A und JB verdeutlichen aufeinanderfolgend eine Abwandlung des erfindungsgemäßen Verfahrens* Gemäß dieser Abwandlung wird der B + Ge- dotierte Oxydfilm 17 durch einen SiO2-PiIm- ersetzt, der lediglich Germanium.enthält. Wird beim Herstellungsverfahren der der Fig. 1G entsprechende Verfahrensschritt erreicht, ergibt sich dabei das in Pig. 3A dargestellte Plättchen.In dieses Plättchen wird Bor bei einer Spannung von 30 kV implantiert, um eine Bor^enthaltende Schicht mit einer Borkonzentration von 2 χ 10 "Vom auszubilden. Das so vorbereitete Plättchen wird während 10 Minuten bei 9000G angelassen, und es wird ein npn-Si-Transistor mit einer Borionen-implantierten Basis 25 von 1000 Ji Dicke erhalten. Die Herausführung der Elektrode wird in gleicher Weise durchgeführt wie bei der vorbeschriebenen Ausführungsform der Erfindung.The Pig. 3A and JB successively illustrate a modification of the method according to the invention. According to this modification, the B + Ge-doped oxide film 17 is replaced by an SiO 2 -PiIm- which only contains germanium. If the process step corresponding to FIG. 1G is reached in the production process, the result in Pig. 3A. In this plate, boron is implanted at a voltage of 30 kV in order to form a layer containing boron with a boron concentration of 2 10 "vom. The thus prepared plate is tempered for 10 minutes at 900 0 G, and it an npn-Si transistor is obtained with a boron ion-implanted base 25 having a thickness of 1000. The lead-out of the electrode is carried out in the same manner as in the above-described embodiment of the invention.
Ein nach dem erfindungsg©mäieii$ β©weit beschriebenen Verfahren
hergestellter Transistor weiet eine extrem oohmale Basisbreite
(1000 Ä), auffallend niedrigen Widerstand unä ©in© sehr geringe
Emitter-Übergangskapasität auf, so iaß sieh ©in© "beträchtlich©
leistungsverstärkung und gates Hausofaverhalten ira Mikrowellen»
bereich erzielen lassen* Eiae nach ier voffT}©soto£@"b©ii9n Attsführungeform
der Erfindung hergestellter Srsasist©!1 -wiüt ©inen - .
Baaiswideretend vöb, 10 Ar» &ηΐ and exmtyglieht
▼eretärkiang bis ssu 8 iB "b@l
Kolleifctoretroa von 4
diesem Kollektoraiteoe v©a 4An article prepared according to the erfindungsg © mäieii $ β © far described methods transistor weiet an extremely oohmale base width (1000 Å), strikingly low resistance UNAE © in © very small emitter Übergangskapasität, so IASS check © in © "considerably © power amplification and gates Let house sofa behavior in the microwave range be achieved 1 -wiüt © inen -. Baaiswideretend vöb, 10 Ar »& ηΐ and exmtyglicht ▼ eretärkiang to ssu 8 iB" b @ l
Kolleifctoretroa from 4
this Kollektoraiteoe v © a 4
Daten ließen sich bisher mit bekannten Vorrichtungen dieser Art niemals erreichen.Previously, data could be collected using known devices of this type never reach.
Bei der vorbeschriebenen Ausftihrungsform der Erfindung kann der restliche PiIm 21 aus einem mit Bor und Germanium dotierten Oxyd hergestellt sein. Weiterhin können die Filme 16 und 17 in umgekehrter Zeitfolge hergestellt werden. Wie in Fig. 4 gezeigt, kann zunächst der Film 17 aufgedampft werden, der später unter Stehenlassen des der Öffnung 14 entsprechenden Abschnitts abgeätzt wird, worauf anschließend der Film 16 auf diesem Abschnitt * aufgedampft wird. Es ist auch möglich, den übrigen Film 21 und den Film 22, die bei der vorhergehenden Ausführungsform aufgebracht werden, in umgekehrter Reihenfolge aufzubringen, wie Fig. 5 zeigt. Weist die Bor-dif fundierte Schicht]^ ine beträchtlich niederigere Flächenkonzentration auf, als die p+-diffun~ dierte Schicht, so kann der übrige Film 21 auch weggelassen werden.In the above-described embodiment of the invention, the remaining PiIm 21 can be made of an oxide doped with boron and germanium. Furthermore, the films 16 and 17 can be produced in the reverse order of time. As shown in FIG. 4, the film 17 can first of all be vapor-deposited, which is later etched away while the section corresponding to the opening 14 is left standing, whereupon the film 16 is subsequently vapor-deposited on this section *. It is also possible to apply the remaining film 21 and the film 22 applied in the previous embodiment in the reverse order as shown in FIG. If the boron-diffused layer has a considerably lower surface concentration than the p + -diffused layer, the remaining film 21 can also be omitted.
Bei der vorbeschriebenen Ausführungsform lag die p+-diffundierte Sohicht lediglich parallel zur n+-diffundierten Schicht des Emitters. Ist die p+-diffundierte Sohicht jedoch, wie in Fig.6A gezeigt, ausgebildet, so können die folgenden Verfahreneschritte angewandt werden. Erreicht der Herstellungsprozeß die Stufe * der Fig. 1D , so wird ein Oxydfilm auf die Plättohenoberflache bei niedriger Temperatur aufgebracht. Dieser Oxydfilm wird photogeätzt, außer in dem Bereich, in dem die Emitter-Elektrode die p+-difftradierte Schicht durohsohneidet, beispielsweise im duroa gestrichelte Linien in Fig. 6B angedeuteten Bereich, worauf ein Elektrodemraetall aus d@r Dampfphase .niedergeschlagen wird.In the embodiment described above, the p + -diffused layer was only parallel to the n + -diffused layer of the emitter. However, if the p + -diffused layer is formed as shown in FIG. 6A, the following method steps can be used. When the manufacturing process reaches stage * of FIG. 1D, an oxide film is applied to the plate surface at a low temperature. This oxide film is photo-etched, except in the area in which the emitter electrode encases the p + diffused layer durohs, for example in the area indicated by the broken lines in Fig. 6B, whereupon an electrode metal is deposited from the vapor phase.
b*u aufweist, ttesitst. einen; otavk abgerundetenb * u has, ttesitst. a; otavk rounded .was eine niedrige ItorGtiteiioliafpaBniiiig zur Folg« tet$.which leads to a low interest rate •er Sransistor nioht tür höh® Leistvmg gt§£gn«t let« Ua elntn• he Sransistor nioht door höh® Leistvmg gt§ £ gn 't let "Ua elntn
INSPECTEDINSPECTED
203A371203A371
- ίο -- ίο -
für hohe Leistung verwendbaren Transistor zu erhalten, ist es lediglich erforderlich zu erreichen, daß der äußere Randbereich der p-diffundiertem Schicht voll mit der ^«diffundierten Schicht in Kontakt kommt, so daß dieee damit geschlossen wird. Diese umgebende ρ °°ä if fundierte Schicht kann gleich zu Anfang eindiffundiert werden oder kann innerhalb eines .gewissen Krümmungsgrades durch den für die erste Ausftthxmigeforra. beschriebenen Verfahrensa"blau£ hergestellt werden.Getting transistor usable for high performance is it only necessary to achieve that the outer edge area of the p-diffused layer fully diffused with the ^ « Layer comes into contact, so that theee is closed with it. This surrounding ρ °° ä if well-founded layer can be equal to Can be diffused at the beginning or within a .conscious Degree of curvature due to that for the first detail. described process a "blue £.
Bei dieser Ausfübrungsform wird' zur Ausbildung ..des .mit Germanium oder Germanium und Bor diffundierten Oxydfilms Hochfrequenz-Zerstäubung angewendet« Biea® Herstellung kann, jedoch auch beispielsweise dadurch erreicht werden,, daß in einem bei niedriger Temperatur durchgeführten chemischen Dampfniederschlags-Verfahren ein Misöhgas, wie etwa SiH., GeIL und BgHg, verwendet wird.In this embodiment, 'for training ..des .with germanium or germanium and boron diffused oxide film high frequency sputtering applied «Biea® production can, however can also be achieved, for example, that in one at chemical vapor deposition process carried out at low temperatures a Misöhgas, such as SiH., GeIL and BgHg, is used.
_ Die Fig. 7A "bis YG- verdeutlichen ©in© ander© Aus führung s-~ form der Erfindung in Anwendung auf die Herstellung, eines Feldeffekt-Transistors (ΐΈ2?)β Wie -dargestellt 9 wird ein© Schicht 27 durch epitaxialee Waehatum erzeugt, di© Antimon in einer Konzentration von 4 s 10 ^/owr ©nthält und bis zu, ©iner Dicke von 2 Mikron auf ein Si-Blättehen 26.aufg©tea©ht wird,, das Bor in einer Konzentration Toa 10 ®/®w enthälto' Das erhaltene Plätteten tjirä te ©ia@® SiH, ψΟ,ι I««=Str©m auf7A "to YG- illustrate another © embodiment of the invention applied to the production of a field effect transistor (ΐΈ2?) Β As shown 9 , a layer 27 is made by epitaxial waehatum generates, di © antimony s nthält in a concentration of 10 ^ 4 / owr © and up to, © iner thickness of 2 microns on a Si Blättehen 26.aufg tea © © ht is ,, the boron in a concentration Toa 10 ® / ®w contains o 'The plate obtained tjirä te © ia @ ® SiH, ψΟ, ι I «« = Str © m on
4 2 24 2 2
45O0O ©rwärmtg am eines SiO^FiIm 28 -mit ©in©3e Biofoa won 3000 1 äaramf aiigsalbili©ao Des SiÖg-IIX® 28 ^ird-.sur 45O 0 O © rwärmtg am einer SiO ^ FiIm 28 -mit © in © 3e Biofoa won 3000 1 äaramf aiigsalbili © a o Des SiÖg-IIX® 28 ^ ird-.sur
diethe
30
im 2 30th
in the 2nd
QiaoQiao
BAD ORlQWAtBAD ORlQWAt
Gate-Öffnung 32 hat eine Breite von 1,0 Mikron. Der Zwischen- * raum 36 zwischen der Gate-Öffnung 32 und der Drain-Öffnung 33 "beträgt 2,0 Mikron, und das Gate weist eine länge von 250 Mikron auf (Pig. 7B).Gate opening 32 is 1.0 microns wide. The intermediate * space 36 between the gate opening 32 and the drain opening 33 "is 2.0 microns and the gate is 250 in length Microns up (Pig. 7B).
Auf der Oberfläche des den SiOg-PiIm 28 aufweisenden Plättchens wird durch Hochfrequenz-Zerstäubung ein Germanium- dotierter SiO2-PiIm bis zu einer Dicke von etwa 3000 Ä niedergeschlagen. Dieser Germanium-dotierte Film wird photogeätzt, außer in den Bereichen, die unmittelbar über der p+-diffundierten Schicht 30 und der Gate-Öffnung 32 liegen, so daß I einige Abschnitte 37 des Films unberührt bleiben. Die Oberfläche des Plättchens mit dem erwähnten SiO2-FiIm 28 und dem Restfilm 37 wird mit einem Phosphor-dotierten Oxydfilm 38 bis zu einer Dicke von etwa 3000 Ä durch ein chemisches Dampfniederschlagsverfahren überzogen, das darin besteht, daß das erwähnte Plättchen in einem Strom aus einer Mischung von SiBL + PH, + O2 + N2 gehalten wird. Das so überzogene Plättchen wird während 100 Minuten auf 9000G in einer K2-AtmoSphäre erhitzt, ran ^-diffundierte Schichten 39 und 40 zur Herausführung der Source- und Drain-Elektroden _ auszubilden (Fig. 70). Das Plättchen wird dann für etwa 150 Sekunden in eine Ätzmittellösung (HF i HNO3 : H2O = 15 : 10 ! 300 in cm5) getaucht, um die j Filme 37 und 38 zu entfernen (Fig. 7D). Der Film 37 wird dann mit einer Geschwindigkeit von etwa 40 1/sek. und der Film 38 mit einer Geschwindigkeit von etwa 200 J?/sek. abgeätzt. Diese Abätzgeschwindigkeiten sind beträchtlich rascher als der Wert von etwa 3 Ä/sek.» mit der der Film 28 abgetragen wird, so daß das erwünschte selektive Ätzen leicht durchführbar ist. A germanium-doped SiO 2 -PiIm up to a thickness of about 3000 Å is deposited on the surface of the platelet having the SiOg-PiIm 28 by high-frequency sputtering. This germanium-doped film is photo-etched, except in the areas immediately above the p + -diffused layer 30 and the gate opening 32, so that some portions 37 of the film remain untouched. The surface of the plate with the mentioned SiO 2 film 28 and the residual film 37 is coated with a phosphorus-doped oxide film 38 to a thickness of about 3000 Å by a chemical vapor deposition process, which consists in removing the mentioned plate in a stream a mixture of SiBL + PH, + O 2 + N 2 . The thus coated plate is heated 2 atmosphere for 100 minutes to 900 0 G in a K ^ ran diffused layers form 39 and 40 to the lead-out of the source and drain electrodes _ (Fig. 70). The wafer is then immersed in an etchant solution (HF i HNO 3 : H 2 O = 15: 10! 300 in cm 5 ) for about 150 seconds in order to remove the films 37 and 38 (FIG. 7D). The film 37 is then moved at a speed of about 40 1 / sec. and the film 38 at a speed of about 200 J? / sec. etched off. These etching speeds are considerably faster than the value of about 3 Ä / sec. " with which the film 28 is removed so that the desired selective etching can easily be carried out.
Die obere Oberfläche des Plättchens, die den wieder freigelegten Film 28 aufweist, wird durch Hochfrequenz-Zerstäubung mit . einem Germanium- und Bor-dotierten Oacydflim bis zu einer Dicke von 3000 A überzogen. Dieser Film wird paotogeätst, außer in dem Bereich 41 «-der unmittelbar über der Gate-Öffnung 32The top surface of the wafer, which has the re-exposed film 28, is exposed by high frequency sputtering. a germanium and boron-doped Oacydflim to a thickness of 3000 A coated. This film is paotogeätst except in the area 41 ″ - the one immediately above the gate opening 32
' ' ; 008885/1577''; 008885/1577
203 A 371203 A 371
liegt. Dann wird der Germanium-dotierte SiOg-Pilm 42 auf dem Plättchen aufgebracht. Das erhaltene Plättchen wird während 40 Minuten auf 9OO°O in einer ITg-AtmoSphäre erhitzt, um eine Bor-diffundierte Schicht 43 für das Gate auszubilden (Pig. 7E). Diese Schicht 43 weist eine Oberflächen-Borkonzentration von 2 χ 1020/cm^ und eine Übergangstiefe von etwa 0,1 Mikron auf. Damit ist der gesamte Diffusionsprozeß abgeschlossen. An diesem Punkt weisen die Phosphor-diffundierten Schichten 39 und 40 eine Oberflächen-Phosphorkonzentration von 2 χ 10 /cur und eine Diffusionstiefe von 1,2 Mikron auf.lies. The germanium-doped SiOg pilm 42 is then applied to the plate. The chip obtained is heated to 900 ° C. for 40 minutes in an ITg atmosphere in order to form a boron-diffused layer 43 for the gate (Pig. 7E). This layer 43 has a surface boron concentration of 2 × 10 20 / cm ^ and a transition depth of about 0.1 microns. This completes the entire diffusion process. At this point, the phosphorus-diffused layers 39 and 40 have a surface phosphorus concentration of 2 × 10 / cur and a diffusion depth of 1.2 microns.
Das erhaltene Plättchen wird für 300 Sekunden in eine Ätzmittellösung getaucht, um den restlichen Film 41 und PiIm 42 zu entfernen (Pig. 7G)* Diese Pilme 41 und 42 werden mit gleicher Geschwindigkeit von 40 1/sek. abgetragen, so daß sich dieser Ätzvorgang leicht durchführen läßt.The resulting platelet is immersed in an etchant solution for 300 seconds dipped to the remaining film 41 and PiIm 42 to remove (Pig. 7G) * These pilms 41 and 42 are at the same speed of 40 1 / sec. worn away so that this etching process can be carried out easily.
Im folgenden wird beschrieben, wie die Elektroden herausgeführt werden. Besteht das Elektrodenmaterial aus Aluminium im & Gate-Übergangsbereich von sehr geringer Tiefe, wie etwa bei der Ausführungsform nach Pig. 7, so kann es leicht geschehen, daß ein Kurzschluß über das Gate und den Kanal auftritt. Bei £ dieser Ausführungsform wird daher auf das Plättchen ein Platinfilm von einer Dicke von etwa 500 R aufgedampft«, Das erhaltene Plättchen wird 30 Minuten lang in einer Np-Atmosphäre auf 65O°C erwärmt und dann 10 Minuten lang in Soheidewasser gekocht, worauf ein Wasch- und Trockenvorgang folgt. Auf der Oberfläche des so vorbereiteten Plättchens wird dann ein Titanfilm in einer Dicke von 300 & und darüber ein Aluminiumfilm in einer Dicke von 5000 A aufgedampft. Diese Pilme werden photogeätzt, außer in den Bereichen, die für die Elektroden 44,45 und 46 verwendet werden (Pig. 7G). Zum Schluß wird das Plättchen schachbrettartig geritzt bzw. zerschnitten, gehaltert, gebondet und eingekapselt, um den Hoohfrequenz-PET vom Junction-Typ fertig zu stellen«The following describes how the electrodes are brought out. If the electrode material consists of aluminum in the & gate transition area of very shallow depth, such as in the embodiment according to Pig. 7, it is easy for a short to occur across the gate and channel. In this embodiment, a platinum film with a thickness of about 500 R is vapor deposited on the plate - and the drying process follows. On the surface of the thus prepared plate is then a titanium film with a thickness of 300 and above, a vapor-deposited aluminum film in a thickness of 5000 A. These pilms are photo-etched except in the areas used for electrodes 44, 45 and 46 (Pig. 7G). Finally, the plate is scored or cut in a checkerboard fashion, held, bonded and encapsulated in order to complete the high-frequency PET of the junction type «
009885/1677009885/1677
Wie erwähnt, ermöglicht die Erfindung bei FET-Transistoren in einfacher Weise eine Reduzierung des spezifischen Widerstands des Source-Bereichs und damit eine Verbesserung der Eigenschaften des jeweiligen Elements. Bei bekannten Verfahren jedoch treten leicht Fehler bei der Maskenausrichtung auf, so daß der Zwischenraum zwischen Source und Gate vermindert ist,und damit leicht ein unerwünschter Kontakt zwischen den beiden entsteht, was zu einer geringen Burchbruchsspannung des Gates in Umkehrrichtung führt. Dazu im Gegensatz ist bei einem nach dem erfindungsgemäßen Verfahren hergestellten Halbleiterelement der spezifische λ Widerstand des Source-Bereichs auf ein Drittel bis ein Viertel des bisher möglichen Wertes, d.h. von einem früheren Wert von 60X2. auf 15 bis 20X1 reduziert, ohne daß die erwähnten, dem bekannten Verfahren anhaftenden Biachteile mit in Kauf genommen werden müssen. Auch die Steilheit gm wurde auf Werte von 0,5 bis 1 mS verbessertj ' und die Rauschsignalkomponente wurde um etwa 0,5 dB geringer als bei Transistoren nach dem Stand der Technik, und ähnlich konnte auch der Verstärkungsgrad um . etwa 0,5 bis etwa 0,8 dB erhöht werden.As mentioned, in the case of FET transistors, the invention makes it possible in a simple manner to reduce the specific resistance of the source region and thus to improve the properties of the respective element. In known methods, however, errors in the mask alignment easily occur, so that the gap between the source and gate is reduced, and thus an undesirable contact between the two easily occurs, which leads to a low breakdown voltage of the gate in the reverse direction. In contrast to this, in the case of a semiconductor element manufactured according to the method according to the invention, the specific λ resistance of the source region is between a third and a quarter of the previously possible value, ie of an earlier value of 60 × 2. reduced to 15 to 20X1 without the mentioned disadvantageous parts of the known process having to be taken into account. The slope gm was also improved to values of 0.5 to 1 mS , and the noise signal component became lower by about 0.5 dB than in the case of transistors according to the prior art, and the gain um was also able to be similar. about 0.5 to about 0.8 dB can be increased.
Bei der vorerwähnten Ausführungsform gemäß Fig. 7 können die Filme 37 und 38 in umgekehrter Reihenfolge ausgebildet werden, d.h. es ist möglich, zunächst den Film 38 auf dem Plättchen auf- ' zubringen, worauf ein Photoätzen erfolgt, außer as den Bereichen, die am Grund der Öffnungen 31 und 33 liegen, und dann wird der Film 37 aufgebracht. In diesem Fall ist der Film 38 nicht immer erforderlich. Weiterhin kann der bei der oben erwähnten Ausführungsform gemäß Fig. TE vorgesehene Film 42 eingespart werden, und die Filme 41 und 42 können ebenfalls in umgekehrter Reihenfolge .aufgebracht werden. Bei dieser Ausftthrungsf-oroi der Erfindung werden demgemäß auob, die öffnungen für Source, .tote und Drain gleichseitig-ausgebildet» Jedoo'o 'ist es muglioh, die öffnungen für Source'und Gate gleichseitig und die für «lea Sraln-Beveioh Tor .oder- ma©h diesem Vorgang ei;isttbri*igesa lies© ?or£ate ©infolge ■ wird dlMhalb' gegröenenfftllo gewfthli·,» fia Sas gröl!«® l^elbleii la 'In the aforementioned embodiment according to FIG. 7, the films 37 and 38 can be formed in the reverse order, ie it is possible to first apply the film 38 to the plate, which is then photoetched, except for the areas on the base of the openings 31 and 33, and then the film 37 is applied. In this case, the film 38 is not always required. Furthermore, the film 42 provided in the above-mentioned embodiment as shown in FIG. TE can be saved, and the films 41 and 42 can also be applied in the reverse order. In this Ausftthrungsf-Oroi the invention are Auob accordingly, the openings for the source, drain .tote and -ausgebildet equilateral "Jedoo'o 'it is muglioh, the openings for Source'und gate equilateral and for" lea Sraln-Beveioh target. or- ma © h this process is necessary a lies ©? or £ ate © as a result of ■ is dlMhalb 'groenfftllo gewfthli ·, " fia Sas gröl!" ® l ^ elbleii la'
r? / '? c »ι φ . ■ ■ ' ■ . ■ ■r? / '? c »ι φ. ■ ■ '■. ■ ■
i %i%
der Verschlechterung des Abstandes zwischen Source und Gate beruht. the deterioration in the distance between the source and gate.
Das erfindungsgemäße Herstellungsverfahren wurde nur für eine Halbleitervorrichtung mit einem einzigen Gate beschrieben. Die Erfindung läßt sich jedoeh in gleicher Weise für eine Doppel-Gate-Vorrichtung anwenden., In diesem Pail ist ee lediglich erforderlich, di© ersten öffnungen für einen Source·?, zwei Gate- und einen Drainbereieh ¥orsuB®hen9 wobei di©- Source- und Drain-Bereiche gleichzeitig duroh Diffusion.and dann in ähnlicher. Weise die "beiden Gate-Bereieh© gleieaieitig ausgebildet werden.The manufacturing method according to the invention has only been described for a semiconductor device with a single gate. However, the invention can be used in the same way for a double-gate device. In this package, all that is required is the first openings for a source, two gate and drain regions 9, with di © - Source and drain areas at the same time duroh Diffusion.and then in a similar way. Way, the "two gate regions © are designed in the same way.
Das Verfahren gemäß der Erfindung, das - wie "beechrieben - zur Herstellung eines EEI vom Junetion-iEyp angewendet wurde, ist in gleicher Weise zur Herstellung eines Seaottky-IPET geeignet (Pig« 8). Das Verfahren ssur Herstellung eines Sekottky-PES läuft wie folgt abi lach Beendigung des Yerfatoensschrittg gemäß Pig«, JD wird am Grund äer Souree-Öffniiiig 31 @ia© MetalIsohieht 47 zur Ausbildung des Sofoottky-Übergangs ni©d©rg©eehlag®as worauf ©iae Elektrode herauageffitat wird. Diesee Herau^iteaE der Elektrode kann so erfolgen® daß zunächst Palladium aafgöiampt wird,und anschliessend die V@rfateen§eeteitt@ "b©i äer gw©r "ö@B©hri@i3®nen Aus-füh— rungsfona angewendet werden«,The method according to the invention, which - as described above - was used to produce an EEI of the Junetion type, is equally suitable for producing a Seaottky IPET (Pig «8). The method for producing a Sekottky PES is as follows follows from the end of the yerfatoens stepg according to Pig ", JD is at the bottom of the source opening 31 @ ia © MetalIsoheme 47 for the formation of the Sofoottky transition ni © d © rg © eehlag®a s whereupon © iae electrode is raised IteaE of the electrode can be done in such a way that first palladium is aafgöiampt, and then the V @ rfateen§eeteitt @ "b © i äer gw © r" ö @ B © hri @ i3®nen execution fona be applied «,
Die Pig. 91 und 933 g©lg©& ia lEftiaaa.ias'f ©lg© @ia© Atejandlung der AusfübruEgsfonaen aaeli Ilga 71 Mm^JQ ä©s Erfindungo ßamä® dieser Ausfiitetiiigsfoi® tmieä®n gl©i@b,i©itigViilb^r di© gesamt® Br@it© von Source, Sat® wäi B^aia ®ugg®l?ili@tö Di©g iüt j©d@©h nieht immer e»&ig0 BQiiip£@l©w©l@© k§aa©a9 ui© is ligo 9AThe Pig. 91 and 933 g © lg © & ia lEftiaaa.ias'f © lg © @ ia © Atejaltung der AusfübruEgsfonaen aaeli Ilg a 71 Mm ^ JQ ä © s Invention o ßamä® of this Ausfiitetiiigsfoi® tmieä®n gl © i @ b, i © itigViilb ^ r di © overall® Br @ it © by Source, Sat® wäi B ^ aia ®ugg®l? Ili @ t ö Di © g iüt j © d @ © h nieht always e »& ig 0 BQiiip £ @ l © w © l @ © k§aa © a 9 ui © is lig o 9A
MBgeii 4@ ni 49
?. Bs?(sin sesMBgeii 4 @ ni 49
?. Bs? (Sin ses
um ifeüisio 3iQyQ« ^3£mm§<m uqMq® Lgpö^QS1 sss· wum ifeüisio 3iQyQ « ^ 3 £ mm§ <m uqMq® Lgpö ^ QS 1 sss · w
S1S1
äa S1Ig0 Sl gQiSQäa S 1 Ig 0 Sl gQiSQ
gemeinsam üter die ganze Breite von Source, Brain "bzw. Gate er- ^ streckt werfen.Dieses Verfahren entspricht im wesentlichen der gleichzeitigen Einbringung der Öffnung entsprechend der Pig. 7B zur Eindiffundierung von Souroe, Drain und Gate. Die darauf folgenden Verfahrensschritte entsprechen genau denen der Pig. 7.together across the entire breadth of source, brain or gate Throwing straight out. This procedure is essentially the same as simultaneous introduction of the opening corresponding to the pig. 7B for the diffusion of the souroe, drain and gate. The one on it The following process steps correspond exactly to those of the Pig. 7th
Gemäß der Ausführungsform nach den Fig. 9A und 9B wird eine n-Schicht zur Ausbildung des η-Kanals auf eine p-Schicht aufgebracht. Diese n-Sehicht jedoch kann auf eine teilisolierende oder semi-isolierende Schicht oder ein Isolierungssubstrat aufgebracht werden, das beispielsweise aus Saphir besteht und in einem späte- | ren Verfahrensabschnitt mit einem η-leitenden Halbleitereinkristallfilm bedeckt wird. -According to the embodiment of FIGS. 9A and 9B, an n-layer is used applied to a p-layer to form the η-channel. This n-layer, however, can be applied to a partially insulating or semi-insulating layer or an insulating substrate made of sapphire, for example, and in a late- | ren process section with an η-type semiconductor single crystal film is covered. -
Bei allen beschriebenen Ausführungsformen wird Photoätzung angewandt. Die Photoätzung jedoch kann auch durch ein anderes genaues Verfahren ersetzt sein, bei dem beispielsweise zur Preilegung entsprechenderBereicheElektronenstrahlen auftreffen gelassen werden. "Photoetching is used in all of the described embodiments. The photo-etching, however, can also be replaced by another precise method, in which, for example, for pricing corresponding areas are allowed to impinge electron beams will. "
Obgleich sich die Beschreibung hinsichtlich des Halbleitermaterials auf Silicium beschränkte, kann das erfindungsgemäße Verfahren auch dort angewendet werden, wo andere Halbleitermaterialien, wie beispielsweise Germanium oder Galliumarsenid, verwendet werden, '" und es kann auch bei der Herstellung anderer Arten von Halbleitervorrichtungen eingesetzt werden. Weiterhin kann der isolierende SiOg-PiIm auch durch andere Materialien, beispielsweise Siliciumnitrid oder Aluminiumoxyd, gebildet werden.Although the description is in terms of the semiconductor material limited to silicon, the inventive method can also be used where other semiconductor materials, such as germanium or gallium arsenide, '" and it can also be used in the manufacture of other types of semiconductor devices. Furthermore, the insulating SiOg-PiIm also through other materials, for example silicon nitride or aluminum oxide.
009885/1577009885/1577
Claims (12)
ton in dem Substrat steife s@lakti^® Biffiasl@E zweiten is öl lei"©iii9B, lila ©attelt©m©a fe 3? Tti'aEi'dlBigiaagg'aa ii© lais@lier®aöoa fils® ©attelt©® ©tefi isSubstrate with a first insulating S 1 IIm 8 In & ®m a first opening is formed 9 the filling of this first opening with the material of a second insulating film containing impurities, the perforation of this second insulating pilms to form at least one second and a third opening to expose the substrate surface, the filling of this second " and third" opening) with a material © Ines third "or® fourth insulating pilms, whereby a few of one outer pilms contains impurities that gloiekgaitig © AusibiXclraig at least two diffused B © r @ i © h © with
clay in the substrate stiff s @ lakti ^ ® Biffiasl @ E second is oil lei "© iii9B, purple © attelt © m © a fe 3? Tti'aEi'dlBigiaagg'aa ii © lais @ lier®aöoa fils® © attelt © ® © tefi is
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5482269 | 1969-07-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2034371A1 true DE2034371A1 (en) | 1971-01-28 |
Family
ID=12981364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19702034371 Pending DE2034371A1 (en) | 1969-07-12 | 1970-07-10 | Process for the production of semiconductor devices |
Country Status (3)
| Country | Link |
|---|---|
| DE (1) | DE2034371A1 (en) |
| FR (1) | FR2051714A1 (en) |
| NL (1) | NL7010211A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4058419A (en) * | 1974-12-27 | 1977-11-15 | Tokyo Shibaura Electric, Co., Ltd. | Method of manufacturing integrated injection logic semiconductor devices utilizing self-aligned double-diffusion techniques |
-
1970
- 1970-07-10 DE DE19702034371 patent/DE2034371A1/en active Pending
- 1970-07-10 NL NL7010211A patent/NL7010211A/xx unknown
- 1970-07-10 FR FR7026320A patent/FR2051714A1/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| FR2051714A1 (en) | 1971-04-09 |
| NL7010211A (en) | 1971-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2212049C2 (en) | Method for manufacturing a semiconductor device and method for manufacturing a transistor | |
| DE2745857C2 (en) | ||
| DE2646308C3 (en) | Process for producing electrically conductive layers lying close together | |
| DE2004576A1 (en) | Field effect transistor with isolated control electrode and process for its production | |
| DE2734694A1 (en) | INSULATING FIELD EFFECT TRANSISTOR WITH SMALL CHANNEL LENGTH AND METHOD FOR ITS PRODUCTION | |
| DE3043913A1 (en) | SEMICONDUCTOR ARRANGEMENT AND METHOD FOR THEIR PRODUCTION | |
| DE2423670A1 (en) | METHOD OF MANUFACTURING A FIELD EFFECT TRANSISTOR | |
| EP0005185B1 (en) | Method for simultaneously forming schottky-barrier diodes and ohmic contacts on doped semiconductor regions | |
| DE2553838A1 (en) | METHOD OF MANUFACTURING ENHANCEMENT FIELD EFFECT TRANSISTORS | |
| DE2749607C3 (en) | Semiconductor device and method for the production thereof | |
| DE3228588A1 (en) | METHOD FOR PRODUCING A MISFET AND MISFET PRODUCED THEREOF | |
| DE2922016A1 (en) | VLSI CIRCUITS | |
| DE1959895A1 (en) | Method for manufacturing a semiconductor device | |
| DE2926334C2 (en) | ||
| DE1764847B2 (en) | Method for manufacturing a semiconductor device | |
| DE3015782C2 (en) | Process for the production of a field effect transistor with an insulated control electrode | |
| DE2615438A1 (en) | METHOD FOR MANUFACTURING CIRCUIT COMPONENTS OF INTEGRATED CIRCUITS IN A SILICON SUBSTRATE | |
| DE2353348A1 (en) | FIELD EFFECT TRANSISTOR AND METHOD OF MANUFACTURING IT | |
| DE2447354A1 (en) | METHOD OF MANUFACTURING A FIELD EFFECT TRANSISTOR | |
| EP0000545A1 (en) | Method for forming a semiconducter device with self-alignment | |
| DE3018594A1 (en) | METHOD FOR PRODUCING A FET | |
| DE1901186A1 (en) | Integrated circuit and method of making it | |
| DE2111633A1 (en) | Process for the production of a surface field effect transistor | |
| DE2752335A1 (en) | METHOD OF MANUFACTURING A BARRIER FIELD EFFECT TRANSISTOR | |
| DE2060348C3 (en) | Method for manufacturing a semiconductor device |