DE2022551A1 - Verfahren zur Herstellung eines pn-UEbergangs in Planartechnologie - Google Patents

Verfahren zur Herstellung eines pn-UEbergangs in Planartechnologie

Info

Publication number
DE2022551A1
DE2022551A1 DE19702022551 DE2022551A DE2022551A1 DE 2022551 A1 DE2022551 A1 DE 2022551A1 DE 19702022551 DE19702022551 DE 19702022551 DE 2022551 A DE2022551 A DE 2022551A DE 2022551 A1 DE2022551 A1 DE 2022551A1
Authority
DE
Germany
Prior art keywords
trenches
semiconductor layer
conductivity type
layer
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19702022551
Other languages
German (de)
English (en)
Inventor
Joachim Dipl-Phys Dathe
Leo Dipl-Phys Grasser
Wolfgang Dipl-Phys Dr Mueller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Priority to DE19702022551 priority Critical patent/DE2022551A1/de
Priority to CH510471A priority patent/CH521668A/de
Priority to AT348471A priority patent/AT334978B/de
Priority to NL7106312A priority patent/NL7106312A/xx
Priority to FR7116553A priority patent/FR2088436B1/fr
Priority to GB1366571*[A priority patent/GB1309228A/en
Priority to SE06055/71A priority patent/SE360217B/xx
Publication of DE2022551A1 publication Critical patent/DE2022551A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials

Landscapes

  • Bipolar Transistors (AREA)
DE19702022551 1970-05-08 1970-05-08 Verfahren zur Herstellung eines pn-UEbergangs in Planartechnologie Pending DE2022551A1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE19702022551 DE2022551A1 (de) 1970-05-08 1970-05-08 Verfahren zur Herstellung eines pn-UEbergangs in Planartechnologie
CH510471A CH521668A (de) 1970-05-08 1971-04-07 Verfahren zur Herstellung eines Halbleiterbauelements
AT348471A AT334978B (de) 1970-05-08 1971-04-22 Verfahren zur herstellung mehrerer halbleiterbauelemente
NL7106312A NL7106312A (https=) 1970-05-08 1971-05-07
FR7116553A FR2088436B1 (https=) 1970-05-08 1971-05-07
GB1366571*[A GB1309228A (en) 1970-05-08 1971-05-07 Production of semiconductor components
SE06055/71A SE360217B (https=) 1970-05-08 1971-05-10

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19702022551 DE2022551A1 (de) 1970-05-08 1970-05-08 Verfahren zur Herstellung eines pn-UEbergangs in Planartechnologie

Publications (1)

Publication Number Publication Date
DE2022551A1 true DE2022551A1 (de) 1971-11-25

Family

ID=5770606

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702022551 Pending DE2022551A1 (de) 1970-05-08 1970-05-08 Verfahren zur Herstellung eines pn-UEbergangs in Planartechnologie

Country Status (7)

Country Link
AT (1) AT334978B (https=)
CH (1) CH521668A (https=)
DE (1) DE2022551A1 (https=)
FR (1) FR2088436B1 (https=)
GB (1) GB1309228A (https=)
NL (1) NL7106312A (https=)
SE (1) SE360217B (https=)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116487413B (zh) * 2023-04-13 2024-04-12 锦州辽晶电子科技股份有限公司 一种低放大倍数变化率的功率晶体管及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3328651A (en) * 1963-10-29 1967-06-27 Sylvania Electric Prod Semiconductor switching device and method of manufacture
US3491434A (en) * 1965-01-28 1970-01-27 Texas Instruments Inc Junction isolation diffusion

Also Published As

Publication number Publication date
CH521668A (de) 1972-04-15
FR2088436A1 (https=) 1972-01-07
ATA348471A (de) 1976-06-15
NL7106312A (https=) 1971-11-10
GB1309228A (en) 1973-03-07
SE360217B (https=) 1973-09-17
AT334978B (de) 1977-02-10
FR2088436B1 (https=) 1976-05-28

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1764464C3 (de) Verfahren zur Herstellung eines lateralen Transistors
EP0071665B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE1295093B (de) Halbleiterbauelement mit mindestens zwei Zonen entgegengesetzten Leitungstyps
DE2655400A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE1764155C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper
DE2441432B2 (de) Verfahren zur Herstellung eines VMOS-Transistors
DE2032201A1 (de) Integnerbare Planarstruktur eines Transistors, insbesondere fur integrier te Schaltungen verwendbarer Schottky Sperr schicht Transistor
DE3034894C2 (https=)
DE1959895A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2133979C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2109352C2 (de) Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements
DE1964979B2 (de) Halbleiterbauelement mit wenigstens einem lateralen transistor und verfahren zu seiner herstellung
DE1764570B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE1297762B (de) Sperrschicht-Feldeffekttransistor
DE1964837B2 (de) Verfahren zur Herstellung einer lichtemittierenden Halbleiterdiode
DE1644028A1 (de) Verfahren zum Eindiffundieren von Stoerstellen in einen begrenzten Bereich eines Halbleiterkoerpers
DE2364753A1 (de) Halbleitervorrichtung
DE1439758A1 (de) Verfahren zur Herstellung passivierter Transistoren mit nichtdiffundierter Basiszone in einem Halbleiterkoerper
DE2039091A1 (de) Transistor mit minimaler Seiteninjektion in einem monolithischen Halbleiterkoerper und Verfahren zur Herstellung dieses Transistors
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung
DE1803026C3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2022551A1 (de) Verfahren zur Herstellung eines pn-UEbergangs in Planartechnologie
DE2403816A1 (de) Halbleiteranordnung und verfahren zur herstellung einer derartigen anordnung

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee