DE202023103729U1

DE202023103729U1 - LED-Anordnungsstrukturen

Info

Publication number: DE202023103729U1
Application number: DE202023103729.1U
Authority: DE
Original assignee: Jiangxi Mtc Visual Display Co Ltd
Current assignee: Jiangxi Mtc Visual Display Co Ltd
Priority date: 2022-07-05
Filing date: 2023-07-05
Publication date: 2023-08-07
Anticipated expiration: 2033-07-06
Also published as: WO2024007401A1; CN221200681U; CN116597752A; CN221200683U; WO2024008108A1; CN115100971A; CN116665554A; CN220189176U; CN220020538U; CN220856005U; CN116597751A; FR3137789A3; CN116597753A; CN116665552A

Abstract

Leuchtdioden(LED)-Anordnungsstruktur, die Folgendes umfasst:
eine PCB-Platine, wobei sich mehrere Datenleitungen in einer ersten Richtung erstrecken, sich mehrere Scanleitungen in einer zweiten Richtung erstrecken und mehrere Via-Löcher in einem Anzeigegebiet der PCB-Platine angeordnet sind; sich die mehreren Datenleitungen und die mehreren Scanleitungen auf unterschiedlichen Schichten der PCB-Platine befinden und die zweite Richtung die erste Richtung kreuzt; und die mehreren Via-Löcher mehrere erste Via-Löcher und mehrere zweite Via-Löcher beinhalten; und
mehrere LEDs, die auf der PCB-Platine angeordnet sind, wobei die mehreren LEDs in einem Array in der ersten Richtung und der zweiten Richtung angeordnet sind, um mehrere LED-Zeilen und mehrere LED-Spalten zu bilden, sich die LED-Zeilen in der ersten Richtung erstrecken und sich die LED-Spalten in der zweiten Richtung erstrecken; jede der LED-Zeilen mehrere LED-Gruppen beinhaltet und jede der LED-Gruppen zwei angrenzende LEDs beinhaltet; mehrere angrenzende LEDs sequentiell in der zweiten Richtung angeordnet sind, um mehrere Lichtemissionspixel zu bilden; und jede der LEDs einen Gemeinsame-Elektrode-Anschluss und einen Nichtgemeinsame-Elektrode-Anschluss beinhaltet,
wobei Gemeinsame-Elektrode-Anschlüsse aller LEDs in jeder der LED-Spalten durch ein oder mehrere erste Via-Löcher der ersten Via-Löcher mit einer der Scanleitungen verbunden sind;
Nichtgemeinsame-Elektrode-Anschlüsse aller LEDs in jeder der LED-Zeilen mit einer der Datenleitungen verbunden sind; und
Nichtgemeinsame-Elektrode-Anschlüsse von zwei LEDs in jeder von LED-Gruppen in wenigstens einer der LED-Zeilen auf einer Oberflächenschicht der PCB-Platine miteinander verbunden sind.

Description

TECHNISCHES GEBIET
Die vorliegende Offenbarung betrifft ein Gebiet der LED(Light-Emitting Diode - Leuchtdiode)-Anzeigetechnologie und insbesondere LED-Anordnungsstrukturen.
HINTERGRUND
Ein LED-Anzeigebildschirm ist ein planares Multimedianzeigeendgerät, das aus einem Leuchtdiodenpunktmatrixmodul oder einer Pixeleinheit besteht, das/die Charakteristiken einer hohen Helligkeit, eines weiten visuellen Umfangs, einer langen Lebensdauer, geringer Kosten und dergleichen aufweist.
Derzeit ist es in dem Gestaltungs- und Produktionsprozess eines LED-Anzeigebildschirms allgemein erforderlich, eine PCB-Platine zu perforieren oder die Breite der PCB-Platine zu erhöhen oder die Anzahl an Schichten der PCB-Platine zu erhöhen. Jedoch können zu viele Löcher in der PCB-Platine leicht die Defektrate der PCB erhöhen und das Erhöhen der Breite oder der Anzahl an Schichten der PCB-Platine kann die Materialkosten stark erhöhen, wodurch die Produktionskosten des LED-Anzeigebildschirms stark erhöht werden. Wie die Ausbeute von PCB-Platinen zu verbessern ist, um die Produktionskosten der PCB-Platine zu reduzieren, wurde daher zu einem derzeit dringend zu lösendem technischen Problem.
KURZDARSTELLUNG
In Anbetracht der Defizite des Stands der Technik stellt die vorliegende Offenbarung eine LED-Anordnungsstruktur bereit, die das technische Problem einer geringeren Ausbeute von PCB-Platinen im Stand der Technik lösen soll.
Lösung des technischen Problems
Um die obigen Probleme zu lösen, stellt eine Ausführungsform der vorliegenden Offenbarung eine LED-Anordnungsstruktur bereit, die Folgendes beinhaltet:
eine PCB-Platine, wobei sich mehrere Datenleitungen in einer ersten Richtung erstrecken, sich mehrere Scanleitungen in einer zweiten Richtung erstrecken und mehrere Via-Löcher in einem Anzeigegebiet der PCB-Platine angeordnet sind; sich die mehreren Datenleitungen und die mehreren Scanleitungen auf unterschiedlichen Schichten der PCB-Platine befinden und die zweite Richtung die erste Richtung kreuzt; und die mehreren Via-Löcher mehrere erste Via-Löcher und mehrere zweite Via-Löcher beinhalten;
mehrere LEDs, die auf der PCB-Platine angeordnet sind, wobei die mehreren LEDs in einem Array in der ersten Richtung und der zweiten Richtung angeordnet sind, um mehrere LED-Zeilen und mehrere LED-Spalten zu bilden, sich die LED-Zeilen in der ersten Richtung erstrecken und sich die LED-Spalten in der zweiten Richtung erstrecken; jede der LED-Zeilen mehrere LED-Gruppen beinhaltet und jede der LED-Gruppen zwei angrenzende LEDs beinhaltet; mehrere angrenzende LEDs sequentiell in der zweiten Richtung angeordnet sind, um mehrere Lichtemissionspixel zu bilden; und jede der LEDs einen Gemeinsame-Elektrode-Anschluss und einen Nichtgemeinsame-Elektrode-Anschluss beinhaltet;
wobei Gemeinsame-Elektrode-Anschlüsse aller LEDs in jeder der LED-Spalten durch ein oder mehrere erste Via-Löcher der ersten Via-Löcher mit einer entsprechenden der Scanleitungen verbunden sind;
Nichtgemeinsame-Elektrode-Anschlüsse aller LEDs in jeder der LED-Zeilen mit einer entsprechenden der Datenleitungen verbunden sind; und
Nichtgemeinsame-Elektrode-Anschlüsse von zwei LEDs in jeder von LED-Gruppen in wenigstens einer der LED-Zeilen auf einer Oberflächenschicht der PCB-Platine miteinander verbunden sind.
Bevorzugt sind in der LED-Anordnungsstruktur mehrere Nichtgemeinsame-Elektrode-Verbindungsleitungen, die sich in der ersten Richtung erstrecken, ferner in dem Anzeigebereich der PCB-Platine bereitgestellt, befinden sich die Nichtgemeinsame-Elektrode-Verbindungsleitungen und die Datenleitungen in unterschiedlichen Schichten der PCB-Platine und befinden sich die Nichtgemeinsame-Elektrode-Verbindungsleitungen und die Scanleitungen in unterschiedlichen Schichten der PCB-Platine; und in jeder der LED-Gruppen sind Nichtgemeinsame-Elektrode-Anschlüsse von zwei LEDs mit einer entsprechenden der Nichtgemeinsame-Elektrode-Verbindungsleitungen verbunden.
Bevorzugt ist in der LED-Anordnungsstruktur jede der Nichtgemeinsame-Elektrode-Verbindungsleitungen durch ein entsprechendes zweites Via-Loch der zweiten Via-Löcher mit einer entsprechenden der Datenleitungen verbunden.
Bevorzugt ist in der LED-Anordnungsstruktur in jeder der LED-Gruppen die entsprechende der Nichtgemeinsame-Elektrode-Verbindungsleitungen durch wenigstens ein zweites Via-Loch mit einer entsprechenden der Datenleitungen verbunden.
Besonders bevorzugt sind in der LED-Anordnungsstruktur Gemeinsame-Elektrode-Anschlüsse aller LEDs in jedem der Lichtemissionspixel durch ein entsprechendes der ersten Via-Löcher mit einer entsprechenden der Scanleitungen verbunden.
Bevorzugt sind in der LED-Anordnungsstruktur in jeder der LED-Spalten Gemeinsame-Elektrode-Anschlüsse aller LEDs von wenigstens zwei angrenzenden Lichtemissionspixeln durch ein entsprechendes der ersten Via-Löcher mit einer entsprechenden der Scanleitungen verbunden.
Indessen stellt eine Ausführungsform der vorliegenden Offenbarung eine LED-Anordnungsstruktur bereit, die eine PCB-Platine zum Montieren mehrerer LEDs beinhaltet, und die PCB-Platine beinhaltet Folgendes:
M Datenleitungen, die sich in einer ersten Richtung erstrecken, wobei M>3 gilt und M eine ganze Zahl ist;
N Scanleitungen, die sich in einer zweiten Richtung erstrecken, wobei N>2 gilt und N eine ganze Zahl ist; und wobei die zweite Richtung die erste Richtung kreuzt; und
mehrere Anschlusspaare, wobei jedes der Anschlusspaare einen ersten Anschluss und einen zweiten Anschluss beinhaltet, die mehreren Anschlusspaare M Zeilen von Anschlusspaaren und N Spalten von Anschlusspaaren bilden, erste Anschlüsse aller Anschlusspaare in einer i-ten Zeile von Anschlusspaaren mit einer i-ten Datenleitung verbunden sind und zweite Anschlüsse aller Anschlusspaare in einer j-ten Spalte von Anschlusspaaren mit einer j-ten Scanleitung verbunden sind;
wobei in der i-ten Zeile von Anschlusspaaren ein erster Anschluss eines o-ten Anschlusspaars mit einem ersten Anschluss eines (o+1)-ten Anschlusspaars auf einer Oberflächenschicht der PCB-Platine verbunden ist und o eine ungerade Zahl oder eine gerade Zahl ist.
Besonders bevorzugt beinhaltet in der LED-Anordnungsstruktur die PCB-Platine ferner M*N/2 Nichtgemeinsame-Elektrode-Verbindungsleitungen, die in einem Array angeordnet sind, und ist M*N/2 eine ganze Zahl; erstrecken sich die Nichtgemeinsame-Elektrode-Verbindungsleitungen in der ersten Richtung, befinden sich die Nichtgemeinsame-Elektrode-Verbindungsleitungen auf der Oberflächenschicht der PCB-Platine, befinden sich die Scanleitungen auf einer inneren Schicht oder einer unteren Schicht der PCB-Platine und befinden sich die Datenleitungen auf einer Filmschicht zwischen den Nichtgemeinsame-Elektrode-Verbindungsleitungen und den Scanleitungen; ist in der i-ten Zeile von Anschlusspaaren der erste Anschluss des o-ten Anschlusspaars durch eine p-te Nichtgemeinsame-Elektrode-Verbindungsleitung in der i-ten Zeile mit dem ersten Anschluss des (o+1)-ten Anschlusspaars verbunden; und ist in einem Fall, in dem o die gerade Zahl ist, p gleich o/2 und ist in einem Fall, in dem o die ungerade Zahl ist, p gleich (o+1)/2.
Besonders bevorzugt ist in der LED-Anordnungsstruktur die p-te Nichtgemeinsame-Elektrode-Verbindungsleitung in der i-ten Zeile durch wenigstens ein Via-Loch mit der i-ten Datenleitung verbunden.
Besonders bevorzugt beinhaltet in der LED-Anordnungsstruktur die PCB-Platine ferner M*N/3 Gemeinsame-Elektrode-Verbindungsleitungen, die in einem Array angeordnet sind, und ist M*N/3 eine ganze Zahl; befinden sich die Gemeinsame-Elektrode-Verbindungsleitungen auf der Oberflächenschicht der PCB-Platine; die j-te Spalte von Anschlusspaaren mehrere Wiederholungseinheiten beinhaltet und zweite Anschlüsse aller Anschlusspaare in einer gleichen Wiederholungseinheit durch eine entsprechende der Gemeinsame-Elektrode-Verbindungsleitungen miteinander verbunden sind und ist die entsprechende der Gemeinsame-Elektrode-Verbindungsleitungen durch ein Via-Loch mit der j-ten Scanleitung verbunden.
Im Vergleich zu dem Stand der Technik stellen Ausführungsformen der vorliegenden Offenbarung eine LED-Anordnungsstruktur bereit, in der die mehreren LEDs in einem Array in der ersten Richtung und der zweiten Richtung angeordnet sind, um mehrere LED-Zeilen und mehrere LED-Spalten zu bilden, wobei jede der LED-Zeilen mehrere LED-Gruppen beinhaltet und jede der LED-Gruppen zwei angrenzende LEDs beinhaltet. Zwei Nichtgemeinsame-Elektrode-Anschlüsse in jeder LED-Gruppe in wenigstens einer der LED-Zeilen sind auf einer Oberflächenschicht der PCB-Platine miteinander verbunden, so dass, wenn die LEDs mit der PCB-Platine verbunden sind, die zwei LEDs, von denen zwei Nichtgemeinsame-Elektrode-Anschlüsse miteinander verbunden sind, durch ein Via-Loch mit der PCB-Platine verbunden werden können, wodurch die Anzahl an Via-Löchern in der PCB-Platine reduziert wird, die Ausbeute der PCB-Platine verbessert wird und die Produktionskosten der PCB-Platine reduziert werden.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Um die technischen Lösungen in den Ausführungsformen der vorliegenden Offenbarung klarer zu erklären, wird das Nachfolgende die Zeichnungen kurz einführen, die in der Beschreibung der Ausführungsformen erforderlich sind. Natürlich sind die Zeichnungen in der folgenden Beschreibung lediglich einige Ausführungsformen der vorliegenden Offenbarung. Für einen Fachmann können andere Zeichnungen basierend auf diesen Zeichnungen erhalten werden, ohne dafür kreative Arbeit zu leisten.

1 ist ein schematisches Diagramm einer LED-Anordnungsstruktur im Stand der Technik;
2 ist ein anderes schematisches Diagramm einer LED-Anordnungsstruktur im Stand der Technik;
3 ist ein schematisches Diagramm einer LED-Anordnungsstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung;
4 ist ein schematisches Diagramm einer LED-Anordnungsstruktur gemäß einer anderen Ausführungsform der vorliegenden Offenbarung;
5 ist ein schematisches Diagramm einer LED-Anordnungsstruktur gemäß einer anderen Ausführungsform der vorliegenden Offenbarung;
6 ist ein schematisches Diagramm einer LED-Anordnungsstruktur gemäß einer anderen Ausführungsform der vorliegenden Offenbarung;
7 ist ein schematisches Diagramm einer LED-Anordnungsstruktur gemäß einer anderen Ausführungsform der vorliegenden Offenbarung;
8 ist ein schematisches Diagramm einer LED-Anordnungsstruktur gemäß einer anderen Ausführungsform der vorliegenden Offenbarung; und
9 ist eine explodierte Ansicht verschiedener Filmschichten der LED-Anordnungsstruktur aus 8.

AUSFÜHRLICHE BESCHREIBUNG
Technische Lösungen in Ausführungsformen der vorliegenden Offenbarung werden nachfolgend in Verbindung mit Zeichnungen in den Ausführungsformen der vorliegenden Offenbarung klar und vollständig beschrieben. Natürlich sind die beschriebenen Ausführungsformen nur ein Teil von Ausführungsformen der vorliegenden Offenbarung, anstelle sämtlicher Ausführungsformen. Basierend auf den Ausführungsformen in der vorliegenden Offenbarung fallen alle anderen Ausführungsformen, die durch einen Fachmann erhalten werden, ohne kreative Arbeit zu leisten, in den Schutzumfang der vorliegenden Offenbarung.
In der Beschreibung der vorliegenden Offenbarung versteht es sich, dass Orientierungen oder Positionsbeziehungen, die durch die Ausdrücke „Zentrum“, „lateral“, „oberer“, „unterer“, „links“, „rechts“, „vertikal“, „horizontal“, „oben“, „unten“, innen", „außen“, „Spalte, „Zeile“ und dergleichen angegeben werden, auf Orientierungen oder Positionsbeziehungen basieren, die in den Zeichnungen veranschaulicht sind. Die Ausdrücke werden zum Ermöglichen und Vereinfachen der Beschreibung der vorliegenden Offenbarung verwendet, anstatt anzugeben oder zu implizieren, dass die Vorrichtungen oder Elemente, auf die hier verwiesen wird, spezielle Orientierungen haben müssen oder in den speziellen Orientierungen konstruiert sein müssen oder arbeiten müssen. Entsprechend sollten die Ausdrücke nicht als die vorliegende Offenbarung beschränkend ausgelegt werden.
In der vorliegenden Offenbarung wird der Ausdruck „manche Ausführungsformen“ mit der Bedeutung „als ein Beispiel, eine Veranschaulichung oder eine Erklärung dienend“ verwendet. Eine beliebige Ausführungsform, die in der vorliegenden Offenbarung als beispielhaft beschrieben ist, ist nicht zwingend als bevorzugter oder vorteilhafter als andere Ausführungsformen auszulegen. Um einem beliebigen Fachmann das Implementieren und Verwenden der vorliegenden Offenbarung zu ermöglichen, ist die folgende Beschreibung gegeben. In der folgenden Beschreibung sind die Einzelheiten zu Erklärungszwecken aufgelistet. Es versteht sich, dass ein Durchschnittsfachmann erkennen kann, dass die vorliegende Offenbarung auch ohne Verwenden dieser speziellen Details implementiert werden kann. In anderen Fällen werden wohlbekannte Strukturen und Prozesse nicht genauer dargelegt, um überflüssige Details zu vermeiden, die die Beschreibung der vorliegenden Offenbarung verunklaren. Daher soll die vorliegende Offenbarung nicht auf die veranschaulichten Ausführungsformen beschränkt sein, sondern steht im Einklang mit dem weitesten Schutzumfang, der den in der vorliegenden Offenbarung offenbarten Prinzipien entspricht.
Es ist anzumerken, dass eine erste Richtung und eine zweite Richtung, die bei den Ausführungsformen der vorliegenden Offenbarung genannt sind, senkrecht zueinander sind und die erste Richtung eine Spaltenrichtung oder eine Zeilenrichtung sein kann. Gleichermaßen entspricht die zweite Richtung der Zeilenrichtung oder der Spaltenrichtung und die erste Richtung und die zweite Richtung können in einer tatsächlichen Anwendung vertauscht sein. Wenn die erste Richtung eine in 1 bis 7 angegebene x-Richtung ist, die zweite Richtung eine in 1 bis 7 angegebene y-Richtung ist, die LED-Zeile eine in den Zeichnungen gezeigte Zeile ist, die LED-Spalte eine in den Zeichnungen gezeigte Spalte ist, ist die x-Richtung in 1 bis 7 eine Zeilenrichtung und ist die y-Richtung eine Spaltenrichtung.
Unter Bezugnahme auf 1 ist ein schematisches Diagramm einer LED-Anordnungsstruktur im Stand der Technik gezeigt. Wie in 1 gezeigt, sind mehrere Lichtemissionspixel 20 mit der gleichen Struktur auf einer PCB-Platine 10 auf eine Arrayweise angeordnet und jedes der Lichtemissionspixel 20 beinhaltet drei LEDs unterschiedlicher Lichtemissionsfarben, wie etwa eine rote LED, eine blaue LED und eine grüne LED, so dass sowohl die LEDs als auch die Lichtemissionspixel 20 auf der PCB-Platine 10 auf eine Arrayweise angeordnet sind. Gemeinsame-Elektrode-Anschlüsse sämtlicher LEDs in jeder Zeile der Lichtemissionspixel 20 sind auf der Oberflächenschicht der PCB-Platine 10 elektrisch verbunden, um eine Zeilenscanleitung zu bilden und Nichtgemeinsame-Elektrode-Anschlüsse der LEDs der gleichen Lichtemissionsfarbe in jeder Spalte der Lichtemissionspixel 20 sind auf der inneren oder unteren Schicht der PCB-Platine 10 durch Via-Löcher 101 in der PCB-Platine 10 elektrisch verbunden, um eine Spaltendatenleitung zu bilden. Hier führt der Abtastchip progressives Scannen der Pixel auf der PCB-Platine 10 durch Scanleitungen 30 durch und der Ansteuerungschip legt unterschiedliche Ströme durch Datenleitungen 40 an, um unterschiedliche Farben in verschiedenen Lichtemissionspixeln 20 zu erhalten, wodurch ein vollständiges Bild auf der PCB-Platine 10 erhalten wird.
Wie aus 1 zu sehen ist, wird die Anzahl an Via-Löchern 101 in der PCB-Platine 10 durch die Anzahl an LEDs bestimmt und es sind drei Via-Löcher 101 für jedes Lichtemissionspixel 20 erforderlich, um zu ermöglichen, dass die Datenleitungen 40 zu der inneren oder unteren Schicht der PCB-Platine 10 geführt werden.
Unter Bezugnahme auf 2 ist 2 ein schematisches Diagramm einer anderen LED-Anordnungsstruktur im Stand der Technik. Wie in 2 gezeigt, sind mehrere Lichtemissionspixel 20 mit der gleichen Struktur auf einer PCB-Platine 10 auf eine Arrayweise angeordnet und jedes der Lichtemissionspixel 20 beinhaltet drei LEDs unterschiedlicher Lichtemissionsfarben, wie etwa eine rote LED, eine blaue LED und eine grüne LED, so dass sowohl die LEDs als auch die Lichtemissionspixel 20 auf der PCB-Platine 10 auf eine Arrayweise angeordnet sind. Gemeinsame-Elektrode-Anschlüsse sämtlicher LEDs in jeder Zeile von Lichtemissionspixeln 20 sind auf der inneren oder unteren Schicht der PCB-Platine 10 durch Via-Löcher 101 in der PCB-Platine 10 elektrisch verbunden, um eine Zeilenscanleitung zu bilden und Nichtgemeinsame-Elektrode-Anschlüsse der LEDs der gleichen Lichtemissionsfarbe in jeder Spalte von Lichtemissionspixeln 20 sind auf einer Oberflächenschicht der PCB-Platine 10 elektrisch verbunden, um eine Spaltendatenleitung 40 zu bilden.
Wie aus 2 zu sehen ist, müssen, um das Problem des Kreuzens von Verdrahtungen auf der PCB-Platine zu vermeiden, in jeder Spalte von Lichtemissionspixeln 20 zwei Datenleitungen 40 zwischen den positiven und negativen Elektroden einer oder mehrerer LEDs hindurchgehen. Obwohl nur ein Via-Loch 101 für jedes Lichtemissionspixel 20 in 2 erforderlich ist, werden aufgrund der Einschränkungen der Verdrahtungsregeln der PCB-Platine 10 die Datenleitungen 40, die zwischen den positiven und negativen Elektroden der LEDs hindurchgehen, zwangsläufig bewirken, dass die Größe der LEDs erhöht wird, wodurch ein steiler Anstieg der Kosten bewirkt wird. Als ein Beispiel für den herkömmlichen COB-Chip 0408 (4 mil×8 mil) beträgt die Entfernung zwischen der positiven und negativen Elektrode des COB-Chips nur 75 µm und allgemein sollte die Padbeabstandung auf der PCB-Platine 10 so gestaltet sein, dass sie kleiner als die Padbeabstandung auf dem COB-Chip ist, um das Auftreten einer Fehlausrichtung zu verhindern, so dass der Wert der Padbeabstandung auf der PCB-Platine 10 allgemein 70 µm beträgt. Gemäß dem Prozessniveau der PCB-Platine 10 sind die Leitungsbreite und die Leitungsbeabstandung der allgemeinen Verdrahtungen beide 100 µm. Falls zwei Datenleitungen 40 beide zwischen der positiven und negativen Elektrode des COB-Chips hindurchgehen, beträgt die Entfernung zwischen der positiven und negativen Elektrode des COB-Chips wenigstens 500 µm. In diesem Fall muss der COB-Chip viel größer als die Gestaltungsgröße der ursprünglichen 75 µm der Diode sein, was die Diode sehr groß machen wird und einen starken Anstieg der Herstellungskosten verursachen wird.
Unter Bezugnahme auf 3 ist ein schematisches Diagramm einer LED-Anordnungsstruktur gemäß einer Ausführungsform der vorliegenden Offenbarung gezeigt. Wie in 3 gezeigt, beinhaltet eine LED-Anordnungsstruktur Folgendes:
eine PCB-Platine 10;
mehrere erste LEDs 201 und mehrere zweite LEDs 202, die auf der PCB-Platine 10 angeordnet sind; wobei die ersten LEDs 201 und die zweiten LEDs 202 in einer ersten Richtung und einer zweiten Richtung auf eine Arrayweise angeordnet sind;
die mehreren LEDs 201 bilden mehrere erste LED-Zeilen 210 entlang der zweiten Richtung, die mehreren zweiten LEDs 202 bilden mehrere zweite mehrere LED-Zeilen 220 entlang der zweiten Richtung und manche der mehreren ersten LEDs 201 und manche der mehreren zweiten LEDs 202 mehrere bilden dritte LED-Zeilen 230 in der ersten Richtung;
Gemeinsame-Elektrode-Anschlüsse jeweiliger erster LEDs 201 sind in jeder der ersten LED-Zeilen 210 elektrisch verbunden, um eine Scanleitung 30 zu bilden; Gemeinsame-Elektrode-Anschlüsse jeweiliger zweiter LEDs 202 sind in jeder der zweiten LED-Zeilen 220 elektrisch verbunden, um eine Scanleitung 30 zu bilden; Nichtgemeinsame-Elektrode-Anschlüsse jeder der ersten LEDs 201 und jeder der zweiten LEDs 202 sind in jeder der dritten LED-Zeilen 230 elektrisch verbunden, um eine Datenleitung 40 zu bilden;
Gemeinsame-Elektrode- oder Nichtgemeinsame-Elektrode-Anschlüsse der ersten LED 201 und der zweiten LED 202, die aneinander angrenzen, in jeder der dritten LED-Zeile 230 grenzen aneinander an; die Scanleitungen 30 und die Datenleitungen 40 befinden sich in unterschiedlichen Schichten in der PCB-Platine 10.
Gemäß der LED-Anordnungsstruktur, die in der Ausführungsform der vorliegenden Offenbarung bereitgestellt wird, sind die mehreren ersten LEDs 201 und die mehreren zweiten LEDs 202 auf der PCB-Platine 10 angeordnet, sind die ersten LEDs 201 und die zweiten LEDs 202 in einer ersten Richtung und einer zweiten Richtung auf die Arrayweise angeordnet, bilden die mehreren ersten LEDs 201 die mehreren ersten LED-Zeilen 210 in der zweiten Richtung, bilden die mehreren zweiten LEDs 202 die mehreren zweiten LED-Zeilen 220 in der zweiten Richtung und bilden die mehreren ersten LEDs 201 und die mehreren zweiten LEDs 202 die mehreren dritten LED-Zeilen 230 in der ersten Richtung. Zur gleichen Zeit sind die Gemeinsame-Elektrode-Anschlüsse der ersten LEDs 201 in jeder der ersten LED-Zeilen 210 elektrisch verbunden, um eine Scanleitung 30 in der zweiten Richtung zu bilden, sind die Gemeinsame-Elektrode-Anschlüsse der zweiten LEDs 202 in jeder der zweiten LED-Zeilen 220 elektrisch verbunden, um eine Scanleitung 30 in der zweiten Richtung zu bilden, und sind die Nichtgemeinsame-Elektrode-Anschlüsse der zweiten LEDs 202 und der ersten LEDs 201 in jeder der dritten LED-Zeilen 230 elektrisch verbunden, um eine Datenleitung 40 in der ersten Richtung zu bilden. Die Gemeinsame-Elektrode-Anschlüsse oder Nichtgemeinsame-Elektrode-Anschlüsse der ersten LED 201 und der zweiten LED 202, die aneinander angrenzen, in jeder der dritten LED-Zeilen 230 grenzen aneinander an und die Scanleitung 30 und die Datenleitung 40 befinden sich in unterschiedlichen Schichten in der PCB-Platine 10, was möglicherweise nicht nur die die Anzahl an Via-Löchern 101 in der PCB-Platine 10 reduziert, sondern auch weder die Breite noch die Anzahl an Schichten der PCB-Platine 10 zusätzlich erhöhen muss, und die Produktionskosten des LED-Anzeigebildschirms reduziert, während die Ausbeute der PCB-Platine 10 erhöht wird.
Insbesondere können bei der in 3 gezeigten Ausführungsform drei angrenzende erste LEDs 201 in der ersten LED-Zeile 210 ein Lichtemissionspixel 20 bilden und können drei angrenzende zweite LEDs 202 in der zweiten LED-Zeile 220 ein Lichtemissionspixel 20 bilden. Die ersten LEDs 201 in dem Lichtemissionspixel 20 sind vertikal angeordnet und die zweiten LEDs 202 in dem Lichtemissionspixel 20 sind gleichermaßen vertikal angeordnet. Die Scanleitung 30, die durch elektrisches Verbinden der Gemeinsame-Elektrode-Anschlüsse der ersten LEDs 201 in jeder der ersten LED-Zeilen 210 gebildet ist, ist eine Spaltenscanleitung, die Scanleitung 30, die durch elektrisches Verbinden der Gemeinsame-Elektrode-Anschlüsse der zweiten LEDs 202 in jeder der zweiten LED-Zeilen 220 gebildet ist, ist ebenfalls eine Spaltenscanleitung und die Datenleitung 40, die durch elektrisches Verbinden der Nichtgemeinsame-Elektrode-Anschlüsse der ersten LEDs 201 und der zweiten LEDs 202 in jeder der dritten LED-Zeilen 230 gebildet ist, ist eine Zeilendatenleitung. Da die Gemeinsame-Elektrode-Anschlüsse oder die Nichtgemeinsame-Elektrode-Anschlüsse der ersten LED 201 und der zweiten LED 202, die aneinander angrenzen, in jeder der dritten LED-Zeilen 230 aneinander angrenzen, werden die LEDs in wenigstens den ersten LED-Zeilen 210 oder den zweiten LED-Zeilen 220 möglicherweise nicht mit den Via-Löchern 101 in der PCB-Platine 10 versehen und es muss nicht jede der LEDs mit einem Via-Loch 101 in der PCB-Platine 10 versehen sein. Daher wird die Anzahl der Via-Löcher 101 in der PCB-Platine 10 reduziert, ohne die Größe der LED und die Breite oder Dicke der PCB-Platine 10 zu erhöhen, wodurch die Produktionskosten des LED-Anzeigebildschirms reduziert werden, während die Ausbeute der PCB-Platine 10 verbessert wird.
Bei manchen Ausführungsformen ist jede der Scanleitungen 30 auf der Oberflächenschicht der PCB-Platine 10 angeordnet und ist jede der Datenleitungen 40 auf der unteren oder inneren Schicht der PCB-Platine 10 angeordnet. Insbesondere ist die Scanleitung 30, die durch elektrisches Verbinden der Gemeinsame-Elektrode-Anschlüsse der ersten LEDs 201 in jeder der ersten LED-Zeilen 210 gebildet ist, auf der Oberflächenschicht der PCB-Platine 10 angeordnet, ist die Scanleitung 30, die durch elektrisches Verbinden der Gemeinsame-Elektrode-Anschlüsse der zweiten LEDs 202 in jeder der zweiten LED-Zeilen 220 gebildet ist, auch auf der Oberflächenschicht der PCB-Platine 10 angeordnet und ist die Datenleitung 40, die durch elektrisches Verbinden der Nichtgemeinsame-Elektrode-Anschlüsse der ersten LEDs 201 und der zweiten LEDs 202 in jeder der dritten LED-Zeilen 230 gebildet ist, auf der unteren Schicht oder der inneren Schicht der PCB-Platine 10 angeordnet.
Bei manchen Ausführungsformen stellen einige angrenzende erste LEDs 201 in jeder der ersten LED-Zeilen 210 ein Lichtemissionspixel 20 dar und stellen einige angrenzende zweite LEDs 202 in jeder der zweiten LED-Zeilen 220 ein Lichtemissionspixel 20 dar. Insbesondere kann ein Lichtemissionspixel 20 durch mehrere LEDs gebildet werden, können eine oder mehrere LEDs mit der gleichen oder unterschiedlichen Lichtemissionsfarben in dem einen Lichtemissionspixel 20 vorhanden sein, können die zwei Lichtemissionspixel 20 vollständig gleich hinsichtlich der Größe, Anzahl und Farbe der LEDs sein oder nicht und kann eine spezielle Anordnung davon gemäß einer tatsächlichen Anwendung konfiguriert werden.
Bei manchen Ausführungsformen sind die ersten LEDs 201 und die zweiten LEDs 202 in jeder der dritten LED-Zeilen 230 LEDs der gleichen Lichtemissionsfarbe; sind die erste LED 201 und die zweite LED 202 LEDs mit der gleichen Größe; sind die erste LED 201 und die zweite LED 202 rote LEDs, blaue LEDs oder grüne LEDs. Jedoch sind die Ausführungsformen der vorliegenden Offenbarung nicht darauf beschränkt und die ersten LEDs 201 und die zweiten LEDs 202 können LEDs mit unterschiedlichen Größen sein.
Insbesondere sind bei der vorliegenden Ausführungsform alle Lichtemissionspixel 20 jeweils identisch und jedes der Lichtemissionspixel 20 besteht aus einer roten LED, einer blauen LED und einer grünen LED. Die rote LED, die blaue LED und die grüne LED sind der Reihe nach vertikal von oben nach unten in der zweiten Richtung angeordnet, so dass der linke und rechte Betrachtungswinkel der LED-Anzeigebildschirme symmetrisch sind und der linke und rechte Betrachtungswinkel der LED-Anzeigebildschirme, die in einem fertigen Produkt gebildet werden, maximiert werden.
Insbesondere kann jedes der Lichtemissionspixel 20 aus der roten LED, der blauen LED und der grünen LED bestehen. Gleichermaßen sind die Lichtemissionspixel 20, die auf der PCB-Platine 10 durch die ersten LEDs 201 und die zweiten LEDs 202 gebildet sind, auf der PCB-Platine 10 auf die Arrayweise angeordnet. Die rote LED, die blaue LED und die grüne LED in jedem der Lichtemissionspixel 20 können der Reihe nach vertikal von oben nach unten angeordnet sein.
Es versteht sich, dass die ersten LEDs 201 und die zweiten LEDs 202 in jeder der dritten LED-Zeile 230 LEDs der gleichen Größe sein können oder LEDs unterschiedlicher Größen sein können, so lange die linke und rechte Position der Gemeinsame-Elektrode- und Nichtgemeinsame-Elektrode-Anschlüsse der zweiten LED 202 in der ersten LED-Zeile 210 und der zweiten LED-Zeile 220, die aneinander angrenzen, umgekehrt sind, wie in 3 gezeigt, so dass die Via-Löcher 101 in wenigstens einer Spalte auf der PCB-Platine 10 weggelassen werden können.
Bei manchen Ausführungsformen sind die Nichtgemeinsame-Elektrode-Anschlüsse der ersten LED 201 und der zweiten LED 202, die aneinander angrenzen, in jeder der dritten LED-Zeilen 230 auf der Oberflächenschicht der PCB-Platine 10 elektrisch verbunden. Insbesondere kann, wenn die Gemeinsame-Elektrode-Anschlüsse der ersten LED 201 und zweiten LED 202, die aneinander angrenzen, in jeder der dritten LED-Zeilen 230 aneinander angrenzen, die erste LED-Zeile 210, falls es nur eine entsprechende erste LED-Zeile 210 auf der PCB-Platine 10 gibt, nicht an dem äußersten Rand des Arrays platziert werden und muss in der Mitte des Arrays angeordnet werden; falls es nur eine entsprechende zweite LED-Zeile 220 auf der PCB-Platine 10 gibt, kann die zweite LED-Zeile 220 nicht an dem äußersten Rand des Arrays platziert werden und muss in der Mitte des Arrays angeordnet werden. In diesem Fall kann die elektrische Verbindung zwischen den Nichtgemeinsame-Elektrode-Anschlüssen der ersten LED 201 und der zweiten LED 202, die aneinander angrenzen, in der dritten LED-Zeile 230 auf der Oberflächenschicht der PCB-Platine 10 realisiert werden, wodurch die Anzahl an Via-Löchern 101 auf der PCB-Platine 10 reduziert wird. Wenn die Nichtgemeinsame-Elektrode-Anschlüsse der ersten LED 201 und zweiten LED 202, die aneinander angrenzen, in jeder der dritten LED-Zeilen 230 aneinander angrenzen, kann die elektrische Verbindung zwischen den Nichtgemeinsame-Elektrode-Anschlüssen der ersten LED 201 und zweiten LED 202, die aneinander angrenzen, in der dritten Zeile 230 direkt auf der Oberflächenschicht der PCB-Platine 10 realisiert werden, wodurch die Anzahl an Via-Löchern 101 in der PCB-Platine 10 reduziert wird.
Bei manchen Ausführungsformen, wie in 3 bis 5 gezeigt, können die Anzahl der ersten LED-Zeilen 210 und die Anzahl der zweiten LED-Zeilen 220 auf der PCB-Platine 10 gleich sein oder können nicht gleich sein, können die ersten LED-Zeilen 210 und die zweiten LED-Zeilen 220 abwechselnd auf der PCB-Platine 10 angeordnet sein oder nicht und ist die Anzahl an Via-Löchern 101 in der PCB-Platine 10 möglicherweise nur reduziert, falls die Gemeinsame-Elektrode- oder Nichtgemeinsame-Elektrode-Anschlüsse der ersten LED 201 und zweiten LED 202, die aneinander angrenzen, in jeder der dritten LED-Zeilen 230 aneinander angrenzen. In 3 ist die Anzahl der ersten LED-Zeilen 210 gleich der Anzahl der zweiten LED-Zeilen 220 und sind die ersten LED-Zeilen 210 und die zweiten LED-Zeilen 220 abwechselnd auf der PCB-Platine 10 angeordnet, so dass die Hälfte der Via-Löcher 101 in der PCB-Platine 10 mit Bezug auf 1 weggelassen werden kann. Die Anzahl der ersten LED-Zeilen 210 in 4 ist geringer als die Anzahl der zweiten LED-Zeilen 220. Falls die Anzahl der ersten LED-Zeilen 210 a ist und die Anzahl der zweiten LED-Zeilen 220 b ist, können die Via-Löcher 101 der a Zeilen von der PCB-Platine 10 in 1 weggelassen werden. In 5 ist die Anzahl der ersten LED-Zeilen 210 größer als die Anzahl der zweiten LED-Zeilen 220. Falls die Anzahl der ersten LED-Zeilen 210 a ist und die Anzahl der zweiten LED-Zeilen 220 b ist, können die Via-Löcher 101 der b Zeilen von der PCB-Platine 10 in 1 weggelassen werden.
Bei manchen Ausführungsformen sind die Nichtgemeinsame-Elektrode-Anschlüsse sämtlicher erster LEDs 201 in jeder der dritten LED-Zeilen 230 durch Via-Löcher 101 in der PCB-Platine 10 elektrisch miteinander verbunden. Insbesondere ist es, wie in 3 gezeigt, wenn die Nichtgemeinsame-Elektrode-Anschlüsse sämtlicher erster LEDs 201 in der dritten LED-Zeile 230 durch die Via-Löcher 101 in der PCB-Platine 10 elektrisch miteinander verbunden sind, nur erforderlich, den Nichtgemeinsame-Elektrode-Anschluss der zweiten LED 202, die an die erste LED 201 angrenzt, elektrisch mit dem Nichtgemeinsame-Elektrode-Anschluss der ersten LED 201 auf der Oberflächenschicht der PCB-Platine 10 zu verbinden, so dass die Anzahl der Via-Löcher 101 in der PCB-Platine 10 reduziert wird.
Bei manchen Ausführungsformen sind die Nichtgemeinsame-Elektrode-Anschlüsse sämtlicher zweiter LEDs 202 in jeder der dritten LED-Zeilen 230 durch Via-Löcher 101 in der PCB-Platine 10 elektrisch miteinander verbunden. Insbesondere ist es, wie in 6 gezeigt, wenn Nichtgemeinsame-Elektrode-Anschlüsse aller zweiten LEDs 202 in einer dritten LED-Zeile 230 durch die Via-Löcher 101 in der PCB-Platine 10 elektrisch miteinander verbunden sind, nur erforderlich, einen Nichtgemeinsame-Elektrode-Anschluss einer ersten LED 201, die an eine zweite LED 202 angrenzt, elektrisch mit einem Nichtgemeinsame-Elektrode-Anschluss der zweiten LED 202 auf der Oberflächenschicht der PCB-Platine 10 zu verbinden, so dass die Anzahl der Via-Löcher 101 in der PCB-Platine 10 reduziert wird.
Bei manchen Ausführungsformen sind die Nichtgemeinsame-Elektrode-Anschlüsse der ersten LED 201 und der zweiten LED 202 in jeder der dritten LED-Zeilen 230 durch das Via-Loch 101 in der PCB-Platine 10 elektrisch miteinander verbunden. Insbesondere ist, wie in 7 gezeigt, wenn die Nichtgemeinsame-Elektrode-Anschlüsse einer ersten LED 201 und einer zweiten LED 202 in einer dritten LED-Zeile 230 durch ein Via-Loch 101 in der PCB-Platine 10 elektrisch miteinander verbunden sind, ein Nichtgemeinsame-Elektrode-Anschluss einer zweiten LED 202, die an die erste LED 201 angrenzt, elektrisch mit dem Nichtgemeinsame-Elektrode-Anschluss der ersten LED 201 auf der Oberflächenschicht der PCB-Platine 10 verbunden und ist ein Nichtgemeinsame-Elektrode-Anschluss einer ersten LED 201, die an die zweite LED 202 angrenzt, elektrisch mit dem Nichtgemeinsame-Elektrode-Anschluss der zweiten LED 202 auf der Oberflächenschicht der PCB-Platine 10 verbunden, wodurch die Anzahl der Via-Löchern 101 in der PCB-Platine 10 reduziert wird.
Es versteht sich, dass eine erste LED 201 in der dritten LED-Zeile 230 einer einzigen ersten LED-Zeile 210 entspricht und eine zweite LED 202 einer einzigen zweiten LED-Zeile 220 entspricht. Die ersten LED-Zeilen 210 und die zweiten LED-Zeilen 220 sind in der ersten Richtung angeordnet und die dritten LED-Zeilen 230 sind in der zweiten Richtung angeordnet.
Es versteht sich auch, dass die Anordnung der LEDs in 3 bis 7 in praktischen Anwendungen um 90 Grad gedreht werden kann, d. h., dass die in 3 bis 7 gebildeten Spaltenscanleitungen zu Zeilenscanleitungen werden, die Zeilendatenleitungen zu Spaltendatenleitungen werden und die LEDs in jedem der Lichtemissionspixel 20 horizontal angeordnet sind.
Es versteht sich auch, dass die LEDs 201 in der LED-Lampenpanelstruktur, die bei den Ausführungsformen der vorliegenden Offenbarung bereitgestellt wird, auf der PCB-Platine 10 auf eine COB-Weise gekapselt werden können oder auf der PCB-Platine 10 auf eine SMD-Weise gekapselt werden können, was gemäß der speziellen Situation in der tatsächlichen Anwendung ausgewählt werden kann und in der vorliegenden Offenbarung nicht speziell beschränkt ist.
Basierend auf der obigen Beschreibung versteht es sich, dass die Scanleitung 30 zwingend einen Teil auf der PCB-Platine 10 und einen Teil auf der LED beinhaltet. Die Datenleitung 40 beinhaltet zwingend einen Teil auf der PCB-Platine 10. Das Via-Loch 101 wird zum Verbinden jeweiliger Teile unterschiedlicher Filmschichten verwendet. In Verbindung mit der obigen Beschreibung kann die Struktur der PCB-Platine 10 bestimmt werden und 8 und 9 sind bereitgestellt, um die Struktur der PCB-Platine 10 zu veranschaulichen. Die LED-Anordnungsstruktur, die in den Ausführungsformen der vorliegenden Offenbarung bereitgestellt ist, wird weiter in Verbindung mit der Struktur der PCB-Platine 10 beschrieben.
Figur (a) aus 9 ist eine explodierte Ansicht der Filmschicht, in der sich die Scanleitungen in der LED-Anordnungsstruktur in 8 befinden. (B). Figur (b) aus 9 ist eine explodierte Ansicht der Filmschicht, in der sich die Datenleitungen in der LED-Anordnungsstruktur in 8 befinden. Figur (c) in 9 ist eine explodierte Ansicht der Filmschicht, in der sich die Nichtgemeinsame-Elektrode-Verbindungsdrähte in der LED-Anordnungsstruktur in 8 befinden.
Es ist anzumerken, dass sich in 8 und 9 die Nichtgemeinsame-Elektrode-Verbindungsleitung 511 und die Gemeinsame-Elektrode-Verbindungsleitung 512 in derselben Filmschicht befinden und sich die Scanleitung 30, die Datenleitung 40 und die Nichtgemeinsame-Elektrode-Verbindungsleitung 511 in unterschiedlichen Filmschichten befinden. Jedoch ist die Ausführungsform der vorliegenden Offenbarung nicht darauf beschränkt, zum Beispiel befinden sich die Nichtgemeinsame-Elektrode-Verbindungsleitung und die Gemeinsame-Elektrode-Verbindungsleitung in unterschiedlichen Filmschichten.
Wie in 3 bis 9 gezeigt, stellt eine Ausführungsform der vorliegenden Offenbarung eine LED-Anordnungsstruktur bereit, die eine PCB-Platine 10 und mehrere LEDs beinhaltet, die auf der PCB-Platine 10 angeordnet sind.
Die PCB-Platine 10 ist mit mehreren Datenleitungen 40, die sich in einer ersten Richtung erstrecken, mehreren Scanleitungen 30, die sich in einer zweiten Richtung erstrecken, und mehreren Via-Löchern 101 in einem Anzeigebereich der PCB-Platine 10 versehen. Die Datenleitungen 40 und die Scanleitungen 30 befinden sich auf unterschiedlichen Schichten der PCB-Platine 10 und die zweite Richtung kreuzt die erste Richtung. Die mehreren Via-Löcher 101 beinhalten mehrere erste Via-Löcher 101a und mehrere zweite Via-Löcher 101b.
Die mehreren LEDs (z. B. erste LEDs 201) sind auf der PCB-Platine angeordnet, die mehreren LEDs sind in einem Array in der ersten Richtung und der zweiten Richtung angeordnet, so dass mehrere Zeilen von LEDs (z. B. eine dritte LED-Zeile 230) und mehrere Spalten von LEDs (z. B. eine erste LED-Zeile 210) gebildet werden. Die Zeilen von LEDs erstrecken sich in der ersten Richtung und die Spalten von LEDs erstrecken sich in der zweiten Richtung. Jede der LED-Zeilen beinhaltet mehrere LED-Gruppen (z. B. bilden, wie in 3 gezeigt, die erste LED 201 und die zweite LED 202 eine LED-Gruppe) und jede der LED-Gruppen beinhaltet zwei angrenzende LEDs. Mehrere angrenzende LEDs sind sequentiell in der zweiten Richtung angeordnet, um mehrere Lichtemissionspixel zu bilden. Die LED beinhaltet einen Gemeinsame-Elektrode-Anschluss und einen Nichtgemeinsame-Elektrode-Anschluss.
In jeder der LED-Spalten sind Gemeinsame-Elektrode-Anschlüsse sämtlicher LEDs durch erste Via-Löcher 101a mit einer der Scanleitungen 30 verbunden.
In jeder der LED-Zeilen sind Nichtgemeinsame-Elektrode-Anschlüsse sämtlicher LEDs mit einer der Datenleitungen 40 verbunden.
In wenigstens einer der LED-Zeilen sind die Nichtgemeinsame-Elektrode-Anschlüsse der zwei LEDs in jeder der LED-Gruppen auf der Oberflächenschicht der PCB-Platine 10 miteinander verbunden.
Gemäß der Ausführungsform der vorliegenden Offenbarung sind zwei Nichtgemeinsame-Elektrode-Anschlüsse in jeder der LED-Gruppen auf der Oberflächenschicht der PCB-Platine in wenigstens einer LED-Zeile miteinander verbunden, so dass, wenn die LEDs mit der PCB-Platine verbunden sind, die zwei LEDs, deren Nichtgemeinsame-Elektrode-Anschlüsse miteinander verbunden sind, durch ein Via-Loch mit der PCB-Platine verbunden werden können, wodurch die Anzahl an Via-Löchern in der PCB-Platine reduziert wird, die Ausbeute der PCB-Platine verbessert wird und die Produktionskosten der PCB-Platine reduziert werden.
Insbesondere sind im Vergleich zu einem Fall, in dem jeder der Nichtgemeinsame-Elektrode-Anschlüsse der LED-Lampenzuleitungen im Stand der Technik durch das Via-Loch mit der PCB-Platine verbunden ist, bei den Ausführungsformen der vorliegenden Offenbarung die Nichtgemeinsame-Elektrode-Anschlüsse der zwei LEDs in jeder LED-Gruppe auf der Oberflächenschicht der PCB-Platine miteinander verbunden, so dass, wenn die Via-Löcher bereitgestellt werden, die Anzahl an Via-Löchern reduziert werden kann und die Verbindungspositionen zwischen den Nichtgemeinsame-Elektrode-Anschlüssen und den Datenleitungen reduziert werden können, wodurch das Risiko eines Verbindungsfehlers reduziert wird, die Ausbeute der PCB-Platine verbessert wird und die Produktionskosten der PCB-Platine reduziert werden.
Bei manchen Ausführungsformen sind, wie in 8 und 9 gezeigt, mehrere Nichtgemeinsame-Elektrode-Verbindungsleitungen 511, die sich in der ersten Richtung erstrecken, ferner in dem Anzeigebereich der PCB-Platine 10 bereitgestellt, befinden sich die Nichtgemeinsame-Elektrode-Verbindungsleitungen 511 und die Datenleitungen 40 in unterschiedlichen Schichten der PCB-Platine 10 und befinden sich die Nichtgemeinsame-Elektrode-Verbindungsleitungen 511 und die Scanleitungen 30 in unterschiedlichen Schichten der PCB-Platine 10. In jeder der LED-Gruppen sind Nichtgemeinsame-Elektrode-Anschlüsse von zwei LEDs mit einer der Nichtgemeinsame-Elektrode-Verbindungsleitungen 511 verbunden. Durch das Anordnen der Nichtgemeinsame-Elektrode-Verbindungsleitungen derart, dass sich die Nichtgemeinsame-Elektrode-Verbindungsleitungen in unterschiedlichen Schichten von den Datenleitungen und den Scanleitungen befinden, kann die Größe einer einzigen Leitung reduziert werden, wodurch die Größe des Pixels reduziert wird. Entsprechend kann die Auflösung der LED-Anordnungsstruktur verbessert werden. Durch das Verbinden der Nichtgemeinsame-Elektrode-Anschlüsse der zwei LEDs mit einer Nichtgemeinsame-Elektrode-Verbindungsleitung kann die Anzahl an Via-Löchern in der PCB-Platine reduziert werden und kann die Anzahl an Via-Löchern in der LED-Anordnungsstruktur reduziert werden, wodurch die Ausbeute der LED-Anordnungsstruktur verbessert wird.
Insbesondere kann, wie in 3 und 8 gezeigt, gesehen werden, dass in einer der LED-Gruppen die Nichtgemeinsame-Elektrode-Anschlüsse von zwei LEDs (zum Beispiel der ersten LED 201 und der zweiten LED 202 in 3) miteinander verbunden sind, so dass die Nichtgemeinsame-Elektrode-Anschlüsse der zwei LEDs mit einer Nichtgemeinsame-Elektrode-Verbindungsleitung 511 verbunden werden können, wodurch die Anzahl an Via-Löchern reduziert wird und die Ausbeute der LED-Anordnungsstruktur erhöht wird.
Bei manchen Ausführungsformen ist, wie in 8 und 9 gezeigt, die Nichtgemeinsame-Elektrode-Verbindungsleitung 511 durch das zweite Via-Loch 101b mit der Datenleitung 40 verbunden. Durch das Verbinden der Nichtgemeinsame-Elektrode-Verbindungsleitung durch das zweite Via-Loch mit der Datenleitung kann die Datenleitung verwendet werden, um die LEDs durch die Nichtgemeinsame-Elektrode-Verbindungsleitung anzusteuern, so dass eine normale Operation der LED-Anordnungsstruktur realisiert wird.
Bei manchen Ausführungsformen ist in jeder der LED-Gruppen die Nichtgemeinsame-Elektrode-Verbindungsleitung durch wenigstens ein zweites Via-Loch mit einer der Datenleitungen verbunden. Insbesondere kann die Nichtgemeinsame-Elektrode-Verbindungsleitung durch ein zweites Via-Loch mit einer der Datenleitungen verbunden werden, kann die Nichtgemeinsame-Elektrode-Verbindungsleitung durch zwei zweite Via-Löcher mit einer der Datenleitungen verbunden werden oder kann die Nichtgemeinsame-Elektrode-Verbindungsleitung durch drei Via-Löcher mit einer der Datenleitungen verbunden werden.
Bei manchen Ausführungsformen ist, wie in 8 und 9 gezeigt, in jeder der LED-Gruppen die Nichtgemeinsame-Elektrode-Verbindungsleitung 511 durch wenigstens ein und höchstens zwei zweite Via-Löcher mit einer der Datenleitungen 40 verbunden. Die Anzahl der zweiten Via-Löcher in der PCB-Platine ist durch Verbinden der Nichtgemeinsame-Elektrode-Verbindungsleitung durch ein zweites Via-Loch mit einer Datenleitung relativ klein, so dass der durch ein einziges Pixel eingenommene Raum reduziert wird, die Auflösung der LED-Anordnungsstruktur verbessert wird und die Anzahl der Via-Löcher reduziert wird, um einen Schaden an jeder Filmschicht der PCB-Platine in einem Prozess zu reduzieren, wodurch die Effekte des Eindringens von Feuchtigkeit und Sauerstoff, elektrischer Änderung und dergleichen vermieden werden und die Ausbeute der PCB-Platine verbessert wird. Durch das Verbinden der Nichtgemeinsame-Elektrode-Verbindungsleitung durch zwei zweite Via-Löcher mit einer Datenleitung kann, wenn die Verdrahtung in einem der zwei zweiten Via-Löcher defekt ist, die Verdrahtung in einem anderen der zwei zweiten Via-Löcher immer noch zwei LEDs einschalten, wodurch die Ausbeute der PCB-Platine erhöht wird.
Insbesondere ist, wie in 8 gezeigt, in jeder der LED-Gruppen die Nichtgemeinsame-Elektrode-Verbindungsleitung 511 durch ein zweites Via-Loch 101b mit einer der Datenleitungen verbunden.
Der Gemeinsame-Elektrode-Anschluss jeder LED ist durch ein Via-Loch mit der Scanleitung verbunden, so dass die Anzahl an Via-Löchern zu groß ist, die Größe des Pixels größer wird und die Ausbeute der LED-Anordnungsstruktur niedriger wird. In Anbetracht der obigen Probleme sind bei manchen Ausführungsformen, wie in 3 und 8 gezeigt, die Gemeinsame-Elektrode-Anschlüsse aller LEDs der Lichtemissionspixel 20 durch ein erstes Via-Loch 101a mit der Scanleitung 30 verbunden. Durch das Verbinden der Gemeinsame-Elektrode-Anschlüsse sämtlicher LEDs des Lichtemissionspixels durch ein Via-Loch mit der Scanleitung kann die Anzahl an Via-Löchern reduziert werden, so dass die Größe des Pixels reduziert werden kann, die Auflösung der LED-Anordnungsstruktur verbessert werden kann und die Ausbeute der LED-Anordnungsstruktur verbessert werden kann. Bei manchen Ausführungsformen, wie in 3, 8 und 9 gezeigt, sind die Gemeinsame-Elektrode-Anschlüsse aller LEDs in wenigstens zwei angrenzenden Lichtemissionspixeln 20 in jeder der LED-Spalten durch ein erstes Via-Loch 101a mit der Scanleitung 30 verbunden. Durch das Verbinden der Gemeinsame-Elektrode-Anschlüsse sämtlicher LEDs in den zwei angrenzenden Lichtemissionspixeln durch ein erstes Via-Loch mit der Scanleitung kann die Anzahl an Via-Löchern in der PCB-Platine reduziert werden, so dass die Größe der Pixel reduziert werden kann, die Auflösung der LED-Anordnungsstruktur verbessert werden kann und die Ausbeute der LED-Anordnungsstruktur verbessert werden kann.
Es ist anzumerken, dass in 8 und 9, obwohl nur ein erster Anschluss 513a oder ein zweiter Anschluss 513b in einem Teil von Anschlusspaaren 513 gezeigt ist, es sich versteht, dass es einen zweiten Anschluss 513b geben kann, der dem ersten Anschluss 513a entspricht, um ein Anschlusspaar 513 zu bilden, und es einen ersten Anschluss 513a geben kann, der dem zweiten Anschluss 513b entspricht, um ein Anschlusspaar 513 zu bilden. Daher ist in der folgenden Ausführungsform der erste Anschluss 513a oder der zweite Anschluss 513b immer noch als ein Teil eines Anschlusspaars 513 beschrieben. Entsprechend ist das in 8 und 9 gezeigte Anschlusspaar 513 ein drittes Spaltenanschlusspaar und ein viertes Spaltenanschlusspaar und die in 8 und 9 gezeigten Scanleitungen sind eine zweite Scanleitung, eine dritte Scanleitung, eine vierte Scanleitung und eine fünfte Scanleitung.
Es ist anzumerken, dass in 9 das dritte Anschlusspaar und das vierte Anschlusspaar in der zweiten Zeile als ein Beispiel zur Beschreibung verwendet werden, und daher ist o gleich 3. Jedoch ist die Ausführungsform der vorliegende Offenbarung nicht darauf beschränkt und o kann ein entsprechender Wert in Abhängigkeit von der Position des Anschlusspaars sein.
Indessen stellt, wie in 3 bis 9 gezeigt, eine Ausführungsform der vorliegenden Offenbarung eine LED-Anordnungsstruktur bereit, die eine PCB-Platine 10 zum Montieren mehrerer LEDs beinhaltet. Die PCB-Platine 10 beinhaltet M Datenleitungen 40, N Scanleitungen 30 und mehrere Anschlusspaare 513.
Die M (wobei M≥3 gilt und M eine ganze Zahl ist) Datenleitungen 40 erstrecken sich in der ersten Richtung.
Die N (wobei N≥2 gilt und M eine ganze Zahl ist) Scanleitungen 30 erstrecken sich in der zweiten Richtung. Die zweite Richtung kreuzt die erste Richtung.
Die mehreren Anschlusspaare 513 sind auf einer Oberflächenschicht der PCB-Platine 10 bereitgestellt. Jedes der mehreren Anschlusspaare 513 beinhaltet einen ersten Anschluss 513a und einen zweiten Anschluss 513b. Die mehreren Anschlusspaare 513 bilden M Zeilen von Anschlusspaaren 513 und N Spalten von Anschlusspaaren 513. Die ersten Anschlüsse 513a sämtlicher Anschlusspaare 513 in einer i-ten Zeile von Anschlusspaaren 513 sind mit einer i-ten Datenleitung 40 verbunden und die zweiten Anschlüsse 513b sämtlicher Anschlusspaare 513 in einer j-ten Spalte von Anschlusspaaren 513 sind mit einer j-ten Scanleitung 30 verbunden. Zum Beispiel sind in 8 und 9 die ersten Anschlüsse 513a sämtlicher Anschlusspaare 513 in einer zweiten Zeile von Anschlusspaaren 513 mit einer zweiten Datenleitung verbunden und sind die zweiten Anschlüsse 513b sämtlicher Anschlusspaare 513 in einer dritten Spalte von Anschlusspaaren 513 mit einer dritten Scanleitung verbunden.
In der i-ten Zeile von Anschlusspaaren 513 ist der erste Anschluss 513a eines o-ten (o ist eine ungerade Zahl oder eine gerade Zahl) Anschlusspaars 513 mit dem ersten Anschluss 513a eines (o+1)-ten Anschlusspaars 513 auf der Oberflächenschicht der PCB-Platine verbunden. Zum Beispiel ist in 8 und 9 in der zweiten Zeile von Anschlusspaaren der erste Anschluss 513a eines dritten Anschlusspaars 513 mit dem ersten Anschluss 513a eines vierten Anschlusspaars 513 auf der Oberflächenschicht der PCB-Platine 10 verbunden.
Ausführungsformen der vorliegenden Offenbarung stellen eine LED-Anordnungsstruktur bereit, in der in einer Zeile von Anschlusspaaren ein erster Anschluss eines vorherigen Anschlusspaars mit einem ersten Anschluss eines nächsten Anschlusspaars verbunden ist, so dass zwei LEDs durch die ersten Anschlüsse von zwei Anschlusspaaren verbunden sein können, und die zwei LEDs können durch ein Via-Loch mit der PCB-Platine verbunden sein können, wodurch die Anzahl an Via-Löchern in der PCB-Platine reduziert wird, die Ausbeute der PCB-Platine verbessert wird und die Produktionskosten der PCB-Platine reduziert werden.
Bei manchen Ausführungsformen beinhaltet, wie in 8 und 9 gezeigt, die PCB-Platine 10 ferner M*N/2 Nichtgemeinsame-Elektrode-Verbindungsleitungen 511, die in einem Array angeordnet sind, und M*N/2 ist eine ganze Zahl ist. Die Nichtgemeinsame-Elektrode-Verbindungsleitungen 511 erstrecken sich in einer ersten Richtung, die Nichtgemeinsame-Elektrode-Verbindungsleitungen 511 befinden sich auf einer Oberflächenschicht der PCB-Platine 10, die Scanleitungen 30 befinden sich auf einer inneren Schicht oder einer unteren Schicht der PCB-Platine 10 und die Datenleitungen 40 befinden sich auf einer Filmschicht zwischen den Nichtgemeinsame-Elektrode-Verbindungsleitungen 511 und den Scanleitungen 30. In der i-ten Zeile von Anschlusspaaren 513 ist der erste Anschluss 513a des o-ten Anschlusspaars 513 durch die p-te Nichtgemeinsame-Elektrode-Verbindungsleitung 511 in der i-ten Zeile mit dem ersten Anschluss 513a des (o+1)-ten Anschlusspaars verbunden. Wenn o eine gerade Zahl ist, ist p gleich o/2 und, wenn o eine ungerade Zahl ist, ist p gleich (o+1)/2. Durch das Verbinden der ersten Anschlüsse der zwei Anschlusspaare durch die Nichtgemeinsame-Elektrode-Verbindungsleitung können die zwei LEDs durch die ersten Anschlüsse der zwei Anschlusspaare verbunden werden und können die zwei LEDs durch ein Via-Loch mit der PCB-Platine verbunden werden, so dass die Anzahl an Via-Löchern in der PCB-Platine reduziert werden kann, wodurch die Ausbeute der PCB-Platine verbessert wird und die Produktionskosten der PCB-Platine reduziert werden. Jedoch ist die Ausführungsform der vorliegenden Offenbarung nicht auf dies beschränkt und die Scanleitung kann sich auf der Filmschicht zwischen der Nichtgemeinsame-Elektrode-Verbindungsleitung und der Datenleitung befinden.
Insbesondere sind zum Beispiel das dritte Anschlusspaar und das vierte Anschlusspaar in 8 und 9 gezeigt, ist ein erster Anschluss 513a des dritten Anschlusspaars 513 in einer zweiten Zeile mit einem ersten Anschluss 513a des vierten Anschlusspaars 513 durch eine zweite Nichtgemeinsame-Elektrode-Verbindungsleitung 511 (eine erste Nichtgemeinsame-Elektrode-Verbindungsleitung ist in 8 nicht gezeigt) in der zweiten Zeile verbunden.
Bei manchen Ausführungsformen ist, wie in 8 und 9 gezeigt, eine p-te Nichtgemeinsame-Elektrode-Verbindungsleitung 511 in einer i-ten Zeile durch wenigstens ein und höchstens zwei Via-Löcher mit einer i-ten Datenleitungen 40 verbunden. Die Nichtgemeinsame-Elektrode-Verbindungsleitung ist durch ein Via-Loch mit der Datenleitung verbunden, so dass die Anzahl an Via-Löchern in der PCB-Platine klein ist, der durch ein einziges Pixel eingenommene Raum reduziert wird, die Auflösung der LED-Anordnungsstruktur verbessert wird, das Reduzieren der Anzahl an Via-Löchern den Schaden an jeder Filmschicht der PCB-Platine in dem Prozess reduzieren kann, die Einflüsse von Feuchtigkeit-Sauerstoff-Eindringen, elektrischer Änderung und dergleichen vermieden werden und die Ausbeute der PCB-Platine verbessert wird. Durch das Verbinden der Nichtgemeinsame-Elektrode-Verbindungsleitungen durch zwei Via-Löcher mit einer Datenleitung kann, wenn die Verdrahtung in einem der zwei Via-Löcher defekt ist, die Verdrahtung in einem anderen der zwei zweiten Via-Löcher immer noch zwei LEDs einschalten, wodurch die Ausbeute der PCB-Platine verbessert wird.
Insbesondere ist, wie in 8 und 9 gezeigt, die zweite Nichtgemeinsame-Elektrode-Verbindungsleitung 511 in der zweiten Zeile durch ein zweite Via-Loch 101b mit der zweiten Datenleitung 40 verbunden. Jedoch ist die Ausführungsform der vorliegenden Offenbarung nicht auf dies beschränkt und es ist möglich, die Datenleitung durch mehrere Via-Löcher mit der Nichtgemeinsame-Elektrode-Verbindungsleitung zu verbinden.
Bei manchen Ausführungsformen beinhaltet, wie in 8 und 9 gezeigt, die PCB-Platine 10 ferner M*N/3 Gemeinsame-Elektrode-Verbindungsleitungen 512, die in einem Array angeordnet sind, und M*N/3 ist eine ganze Zahl ist. Die Gemeinsame-Elektrode-Verbindungsleitungen 512 befinden sich auf einer Oberflächenschicht der PCB-Platine 10. Die j-te Spalte von Anschlusspaaren 513 beinhaltet mehrere Wiederholungseinheiten und die zweiten Anschlüsse 513b sämtlicher Anschlusspaare 513 in der gleichen Wiederholungseinheit sind durch eine der Gemeinsame-Elektrode-Verbindungsleitungen 512 miteinander verbunden, die Gemeinsame-Elektrode-Verbindungsleitung 512 ist durch ein Via-Loch mit der j-ten Scanleitung 30 verbunden. Die zweiten Anschlüsse aller Anschlusspaare in der Wiederholungseinheit sind durch eine Gemeinsame-Elektrode-Verbindungsleitung miteinander verbunden und die Gemeinsame-Elektrode-Verbindungsleitung ist durch das Via-Loch mit der Scanleitung verbunden, so dass die Gemeinsame-Elektrode-Anschlüsse sämtlicher LEDs des Lichtemissionspixels durch ein Via-Loch mit der Scanleitung verbunden sind, wodurch die Anzahl an Via-Löchern reduziert wird, die Größe des Pixels reduziert wird und die Auflösung und Ausbeute der LED-Anordnungsstruktur verbessert wird.
Insbesondere können zwei Gemeinsame-Elektrode-Verbindungsleitungen in zwei angrenzenden Wiederholungseinheiten durch das gleiche Via-Loch mit der Scanleitung verbunden sein.
Bei der speziellen Implementierung kann jede der obigen Einheiten oder Strukturen als ein separates Objekt implementiert werden oder kann in einer beliebigen Kombination als das gleiche Objekt oder einige Objekte implementiert werden. Für eine spezielle Implementierung jeder der obigen Einheiten oder Strukturen kann auf die vorhergehenden Ausführungsformen verwiesen werden und Einzelheiten sind hier nicht beschrieben.
Die LED-Anordnung gemäß einer Ausführungsform der vorliegenden Offenbarung wurde ausführlich beschrieben. Die Prinzipien und Ausführungsformen der vorliegenden Offenbarung wurden unter Bezugnahme auf spezielle Ausführungsformen beschrieben und die Beschreibung der obigen Ausführungsformen soll lediglich das Verständnis des Verfahrens der vorliegenden Offenbarung und ihrer Hauptidee fördern. Zur gleichen Zeit können Änderungen von einem Fachmann an sowohl den speziellen Implementierungen als auch dem Anwendungsbereich gemäß den Lehren der vorliegenden Offenbarung vorgenommen werden. In Anbetracht des Vorausgehenden sollte der Inhalt der vorliegenden Schrift nicht als die Offenbarung beschränkend ausgelegt werden.

Claims

Leuchtdioden(LED)-Anordnungsstruktur, die Folgendes umfasst: eine PCB-Platine, wobei sich mehrere Datenleitungen in einer ersten Richtung erstrecken, sich mehrere Scanleitungen in einer zweiten Richtung erstrecken und mehrere Via-Löcher in einem Anzeigegebiet der PCB-Platine angeordnet sind; sich die mehreren Datenleitungen und die mehreren Scanleitungen auf unterschiedlichen Schichten der PCB-Platine befinden und die zweite Richtung die erste Richtung kreuzt; und die mehreren Via-Löcher mehrere erste Via-Löcher und mehrere zweite Via-Löcher beinhalten; und mehrere LEDs, die auf der PCB-Platine angeordnet sind, wobei die mehreren LEDs in einem Array in der ersten Richtung und der zweiten Richtung angeordnet sind, um mehrere LED-Zeilen und mehrere LED-Spalten zu bilden, sich die LED-Zeilen in der ersten Richtung erstrecken und sich die LED-Spalten in der zweiten Richtung erstrecken; jede der LED-Zeilen mehrere LED-Gruppen beinhaltet und jede der LED-Gruppen zwei angrenzende LEDs beinhaltet; mehrere angrenzende LEDs sequentiell in der zweiten Richtung angeordnet sind, um mehrere Lichtemissionspixel zu bilden; und jede der LEDs einen Gemeinsame-Elektrode-Anschluss und einen Nichtgemeinsame-Elektrode-Anschluss beinhaltet, wobei Gemeinsame-Elektrode-Anschlüsse aller LEDs in jeder der LED-Spalten durch ein oder mehrere erste Via-Löcher der ersten Via-Löcher mit einer der Scanleitungen verbunden sind; Nichtgemeinsame-Elektrode-Anschlüsse aller LEDs in jeder der LED-Zeilen mit einer der Datenleitungen verbunden sind; und Nichtgemeinsame-Elektrode-Anschlüsse von zwei LEDs in jeder von LED-Gruppen in wenigstens einer der LED-Zeilen auf einer Oberflächenschicht der PCB-Platine miteinander verbunden sind.
LED-Anordnungsstruktur nach Anspruch 1, wobei mehrere Nichtgemeinsame-Elektrode-Verbindungsleitungen, die sich in der ersten Richtung erstrecken, ferner in dem Anzeigebereich der PCB-Platine bereitgestellt sind, sich die Nichtgemeinsame-Elektrode-Verbindungsleitungen und die Datenleitungen in unterschiedlichen Schichten der PCB-Platine befinden und sich die Nichtgemeinsame-Elektrode-Verbindungsleitungen und die Scanleitungen in unterschiedlichen Schichten der PCB-Platine befinden; und die Nichtgemeinsame-Elektrode-Anschlüsse der zwei LEDs in jeder der LED-Gruppen mit einer der Nichtgemeinsame-Elektrode-Verbindungsleitungen verbunden sind.
LED-Anordnungsstruktur nach Anspruch 2, wobei jede der Nichtgemeinsame-Elektrode-Verbindungsleitungen durch ein zweites Via-Loch mit einer der Datenleitungen verbunden ist.
LED-Anordnungsstruktur nach Anspruch 3, wobei in jeder der LED-Gruppen die eine der Nichtgemeinsame-Elektrode-Verbindungsleitungen durch wenigstens ein zweites Via-Loch mit einer der Datenleitungen verbunden ist.
LED-Anordnungsstruktur nach Anspruch 1, wobei Gemeinsame-Elektrode-Anschlüsse aller LEDs in jedem der Lichtemissionspixel durch eines der ersten Via-Löcher der ersten Via-Löcher mit einer der Scanleitungen verbunden sind.
LED-Anordnungsstruktur nach Anspruch 1, wobei in jeder der LED-Spalten Gemeinsame-Elektrode-Anschlüsse aller LEDs von wenigstens zwei angrenzenden Lichtemissionspixeln durch eines der ersten Via-Löcher mit einer der Scanleitungen verbunden sind.
Leuchtdioden(LED)-Anordnungsstruktur, die eine PCB-Platine zum Montieren mehrerer LEDs umfasst, wobei die PCB-Platine Folgendes umfasst: M Datenleitungen, die sich in einer ersten Richtung erstrecken, wobei M≥3 gilt und M eine ganze Zahl ist; N Scanleitungen, die sich in einer zweiten Richtung erstrecken, wobei N≥2 gilt und N eine ganze Zahl ist; und wobei die zweite Richtung die erste Richtung kreuzt; und mehrere Anschlusspaare, wobei jedes der Anschlusspaare einen ersten Anschluss und einen zweiten Anschluss beinhaltet, die mehreren Anschlusspaare M Zeilen von Anschlusspaaren und N Spalten von Anschlusspaaren bilden, erste Anschlüsse aller Anschlusspaare in einer i-ten Zeile von Anschlusspaaren mit einer i-ten Datenleitung verbunden sind und zweite Anschlüsse aller Anschlusspaare in einer j-ten Spalte von Anschlusspaaren mit einer j-ten Scanleitung verbunden sind; wobei in der i-ten Zeile von Anschlusspaaren ein erster Anschluss eines o-ten Anschlusspaars mit einem ersten Anschluss eines (o+1)-ten Anschlusspaars auf einer Oberflächenschicht der PCB-Platine verbunden ist und o eine ungerade Zahl oder eine gerade Zahl ist.
LED-Anordnungsstruktur nach Anspruch 7, wobei die PCB-Platine ferner M*N/2 Nichtgemeinsame-Elektrode-Verbindungsleitungen umfasst, die in einem Array angeordnet sind, und M*N/2 eine ganze Zahl ist; sich die Nichtgemeinsame-Elektrode-Verbindungsleitungen in der ersten Richtung erstrecken, sich die Nichtgemeinsame-Elektrode-Verbindungsleitungen auf der Oberflächenschicht der PCB-Platine befinden, sich die Scanleitungen auf einer inneren Schicht oder einer unteren Schicht der PCB-Platine befinden und sich die Datenleitungen auf einer Filmschicht zwischen den Nichtgemeinsame-Elektrode-Verbindungsleitungen und den Scanleitungen befinden; in der i-ten Zeile von Anschlusspaaren der erste Anschluss des o-ten Anschlusspaars durch eine p-te Nichtgemeinsame-Elektrode-Verbindungsleitung in der i-ten Zeile mit dem ersten Anschluss des (o+1)-ten Anschlusspaars verbunden ist; und in einem Fall, in dem o die gerade Zahl ist, p gleich o/2 ist und in einem Fall, in dem o die ungerade Zahl ist, p gleich (o+1)/2 ist.
LED-Anordnungsstruktur nach Anspruch 8, wobei die p-te Nichtgemeinsame-Elektrode-Verbindungsleitung in der i-ten Zeile durch wenigstens ein Via-Loch mit der i-ten Datenleitung verbunden ist.
LED-Anordnungsstruktur nach Anspruch 7, wobei die PCB-Platine ferner M*N/3 Gemeinsame-Elektrode-Verbindungsleitungen umfasst, die in einem Array angeordnet sind, und M*N/3 eine ganze Zahl ist; sich die Gemeinsame-Elektrode-Verbindungsleitungen auf der Oberflächenschicht der PCB-Platine befinden; die j-te Spalte von Anschlusspaaren mehrere Wiederholungseinheiten beinhaltet und zweite Anschlüsse aller Anschlusspaare in einer gleichen Wiederholungseinheit durch eine der Gemeinsame-Elektrode-Verbindungsleitungen miteinander verbunden sind und die eine der Gemeinsame-Elektrode-Verbindungsleitungen durch ein Via-Loch mit der j-ten Scanleitung verbunden ist.