DE19954346A1 - Speichereinrichtung - Google Patents
SpeichereinrichtungInfo
- Publication number
- DE19954346A1 DE19954346A1 DE19954346A DE19954346A DE19954346A1 DE 19954346 A1 DE19954346 A1 DE 19954346A1 DE 19954346 A DE19954346 A DE 19954346A DE 19954346 A DE19954346 A DE 19954346A DE 19954346 A1 DE19954346 A1 DE 19954346A1
- Authority
- DE
- Germany
- Prior art keywords
- storage device
- memory
- comparison units
- addresses
- comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/40—Response verification devices using compression techniques
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Die Speichereinrichtung enthält Vergleichseinheiten, durch welche überprüfbar ist, ob einer an die Speichereinrichtung angelegten Adresse eine Speicherzelle zugeordnet ist, die nicht ordnungsgemäß beschreibbar oder auslesbar ist oder in einem nicht ordnungsgemäß beschreibbare oder auslesbare Speicherzellen enthaltenenden Speicherzellenbereich liegt. die Vergleichseinheiten lassen sich während des Testens der Speichereinrichtung in einen Zustand versetzen, der sich von dem Zustand, den die Vergleichseinheiten während des normalen Betriebes der Speichereinrichtung innehaben, unterscheidet.
Description
Die vorliegende Erfindung betrifft eine Vorrichtung gemäß dem
Oberbegriff des Patentanspruchs 1, d. h. eine Speichereinrich
tung mit einer Vielzahl von Speicherzellen zum Speichern von
Daten, und mit Vergleichseinheiten, durch welche überprüfbar
ist, ob einer an die Speichereinrichtung angelegten Adresse
eine Speicherzelle zugeordnet ist, die nicht ordnungsgemäß
beschreibbar oder auslesbar ist oder in einem nicht ordnungs
gemäß beschreibbare oder auslesbare Speicherzellen enthalten
den Speicherzellenbereich liegt.
Eine Speichereinrichtung dieser Art ist schematisch in der
Fig. 5 dargestellt. Der Vollständigkeit halber sei darauf
hingewiesen, daß in der Fig. 5 nur die vorliegend besonders
interessierenden Bestandteile der Speichereinrichtung gezeigt
sind.
Die Speichereinrichtung ist in der Fig. 5 mit dem Bezugs
zeichen S bezeichnet.
Die Speichereinrichtung S ist im betrachteten Beispiel zur
Speicherung von 16 MBit Daten ausgelegt, weist also minde
stens 16M Speicherzellen auf. Die vorhandenen Speicherzellen
sind im betrachteten Beispiel auf 16 gleich große, also in
zur Speicherung von jeweils 1 MBit Daten ausgelegte Speicher
blöcke SB1 bis SB16 verteilt. Diese Speicherblöcke SB1 bis
SB16 sind im betrachteten Beispiel wiederum auf vier gleich
große Speicherbänke SBankA, SBankB, SBankC, und SBankD ver
teilt.
Die Speicherzellen eines jeden Speicherblocks sind im be
trachteten Beispiel in einer 512 Zeilen und 2048 Spalten
umfassenden Speicherzellen-Matrix angeordnet, also über 512
Wortleitungen und 2048 Bitleitungen ansprechbar. Die Maß
nahmen, die im einzelnen zu ergreifen sind, um ausgewählte
Speicherzellen zu beschreiben oder auszulesen, sind allgemein
bekannt und bedürfen keiner näheren Erläuterung.
Die jeweils zu beschreibenden oder auszulesen Speicherzellen
werden durch eine an die Speichereinrichtung angelegte, ge
nauer gesagt an Anschlüsse A1 bis An derselben angelegte
Adresse bestimmt; die Daten, die in die betreffenden Spei
cherzellen einzuschreiben sind, bzw. die aus den betreffenden
Speicherzellen auszulesen sind, werden an Anschlüsse D1 bis
Dm der Speichereinrichtung angelegt bzw. zur Abholung bereit
gestellt.
Die betrachtete Speichereinrichtung weist mehr als die 16M
Speicherzellen auf, die erforderlich sind, um 16 MBit Daten
zu speichern. Dies wird gemacht, um nicht ordnungsgemäß be
schreibbare oder auslesbare Speicherzellen oder Speicher
zellenbereiche durch andere Speicherzellen oder Speicher
zellenbereiche ersetzen zu können.
Die Speicherzellen oder Speicherzellenbereiche, die nicht
ordnungsgemäß beschreibbar oder auslesbar sind, genauer ge
sagt die diesen Speicherzellen oder Speicherzellenbereichen
zugeordneten Adressen werden bei einem Test der Speicher
einrichtung ermittelt und beispielsweise unter Verwendung von
sogenannten Fuses F in der Speichereinrichtung registriert.
Im normalen Betrieb der Speichereinrichtung werden die über
die Anschlüsse A1 bis An der Speichereinrichtung an diese
angelegten Adressen mit den in der Speichereinrichtung regi
strierten Adressen der nicht ordnungsgemäß beschreibbaren
oder auslesbaren Speicherzellen oder Speicherzellenbereiche
durch Vergleichseinheiten VE verglichen. Wenn sich bei einem
solchen Vergleich eine Übereinstimmung ergibt, so wird dies
einer Auswahleinrichtung AE signalisiert, und diese sorgt
dafür, daß in die Speichereinrichtung einzuschreibende Daten
nicht etwa in die Speicherzellen eingeschrieben werden, die
durch die an die Speichereinrichtung angelegte Adresse be
zeichnet werden, sondern in den nicht verwendbaren Speicher
zellen zugeordnete (Ersatz-)Speicherzellen, bzw. daß aus der
Speichereinrichtung auszulesende Daten nicht etwa aus den
Speicherzellen ausgelesen werden, die durch die an die
Speichereinrichtung angelegte Adresse bezeichnet werden,
sondern aus den nicht verwendbaren Speicherzellen zugeordnete
(Ersatz-)Speicherzellen.
Auf die beschriebene Art und Weise können Speichereinrichtun
gen, in welchen nicht alle Speicherzellen ordnungsgemäß be
schreibbar und auslesbar sind, wie völlig fehlerfreie
Speichereinrichtungen verwendet werden; der Benutzer der
Speichereinrichtung merkt nichts davon, daß bestimmte
Speicherzellen oder Speicherzellenbereiche durch Ersatz-
Speicherzellen oder Ersatz-Speicherzellenbereiche ersetzt
werden.
Das Testen, Konfigurieren, und Betreiben von Speichereinrich
tungen dieser Art ist jedoch mit einem hohen Aufwand verbun
den, und zudem nicht unter allen Umständen fehlerfrei durch
führbar.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde,
die Speichereinrichtung gemäß dem Oberbegriff des Patent
anspruchs 1 derart weiterzubilden, daß sich die Speicher
einrichtung mit minimalem Aufwand zuverlässig testen, kon
figurieren und betreiben läßt.
Diese Aufgabe wird erfindungsgemäß durch das im kennzeichnen
den Teil des Patentanspruchs 1 beanspruchte Merkmal gelöst.
Demnach ist vorgesehen, daß die Vergleichseinheiten während
des Testens der Speichereinrichtung in einen Zustand versetz
bar sind, der sich von dem Zustand, den die Vergleichseinhei
ten während des normalen Betriebes der Speichereinrichtung
innehaben, unterscheidet.
Dadurch ist es möglich, die Speichereinrichtung mit minimalem
Aufwand in einem bislang nicht möglichen Umfang zu testen.
Dieser umfangreiche Test ermöglichte es, alle, insbesondere
auch in den Vergleichseinheiten vorhandene Fehler zuverlässig
zu erkennen. Dies wiederum ermöglicht es, die Speicher
einrichtung optimal zu konfigurieren und absolut fehlerfrei
zu betreiben.
Die Speichereinrichtung kann so mit minimalem Aufwand zuver
lässig getestet, konfiguriert und betrieben werden.
Vorteilhafte Weiterbildungen der Erfindung sind den Unter
ansprüchen, der folgenden Beschreibung und den Figuren ent
nehmbar.
Die Erfindung wird nachfolgend anhand eines Ausführungs
beispiels unter Bezugnahme auf die Zeichnung näher erläutert.
Es zeigen
Fig. 1 den Aufbau von in der nachfolgend näher beschriebenen
Speichereinrichtung vorgesehenen Vergleichseinheiten
zum Vergleich von der Speichereinrichtung zugeführten
Adressen mit Adressen von nicht ordnungsgemäß be
schreibbaren oder auslesbaren Speicherzellen,
Fig. 2 den Aufbau einer Aktivierungs-/Deakti
vierungseinrichtung, durch welche die Ver
gleichseinheiten gemäß Fig. 1 selektiv aktivierbar
und deaktivierbar sind,
Fig. 3 die Verwendung des Ausgangssignals der Aktivierungs-/Deakti
vierungseinrichtung gemäß Fig. 2 zur Aktivie
rung und Deaktivierung der Vergleichseinheiten,
Fig. 4 eine Referenzadreß-Auswahleinrichtung, durch welche
festlegbar ist, mit welcher von mehreren möglichen
Adressen die Vergleichseinrichtungen die an die
Speichereinrichtung angelegte Adresse vergleichen
sollen, und
Fig. 5 den prinzipiellen Aufbau einer Speichereinrichtung
der vorliegend betrachteten Art.
Bei der vorliegend betrachteten Speichereinrichtung handelt
es sich um einen RAM-Baustein, genauer gesagt um einen DRAM-
Baustein. Es sei jedoch bereits an dieser Stelle darauf hin
gewiesen, daß hierauf keine Einschränkung besteht. Die
Speichereinrichtung kann auch eine beliebige andere
Speichereinrichtung zum Speichern von Daten sein.
Die nachfolgend näher beschriebene Speichereinrichtung hat
den selben prinzipiellen Aufbau wie die eingangs unter Bezug
nahme auf Fig. 5 beschriebene Speichereinrichtung.
Die betrachtete Speichereinrichtung weist auch wieder mehr
Speicherzellen auf, als zur Speicherung einer der verwend
baren Speicherkapazität entsprechenden Datenmenge erforder
lich sind, wobei die zusätzlichen Speicherzellen als Ersatz-
Speicherzellen oder Ersatz-Speicherzellenbereiche für nicht
ordnungsgemäß beschreibbare oder auslesbare Speicherzellen
oder Speicherzellenbereiche verwendbar sind.
Die nicht ordnungsgemäß beschreibbaren oder auslesbaren
Speicherzellen oder Speicherzellenbereiche werden durch einen
Test der Speicherzellen ermittelt. Die Adressen dieser
Speicherzellen oder Speicherzellenbereiche werden unter Ver
wendung von Fuses, im betrachteten Beispiel unter Verwendung
von durch einen Laser zerstörbaren Fuses F in der Speicher
einrichtung registriert.
Im normalen Betrieb der Speichereinrichtung werden die an
diese angelegten Adressen unter Verwendung der Vergleichs
einheiten VE mit den in der Speichereinrichtung registrierten
Adressen der nicht ordnungsgemäß beschreibbaren oder aus
lesbaren Speicherzellen oder Speicherzellenbereiche ver
glichen; die Vergleichseinheiten VE verwenden die Adressen
der nicht ordnungsgemäß beschreibbaren oder auslesbaren
Speicherzellen oder Speicherzellenbereiche als Referenz
adressen, mit denen sie die an die Speichereinrichtung
angelegten Adressen vergleichen.
Stellt eine Vergleichseinheit eine Übereinstimmung der zu
vergleichenden Adressen fest, so signalisiert sie dies der
Auswahleinrichtung AE, welche daraufhin dafür sorgt, daß in
die Speichereinrichtung einzuschreibende Daten nicht etwa in
die Speicherzellen eingeschrieben werden, die der an die
Speichereinrichtung angelegten Adresse zugeordnet sind, son
dern in den nicht verwendbaren Speicherzellen zugeordnete
(Ersatz-)Speicherzellen, bzw. daß aus der Speichereinrichtung
auszulesende Daten nicht etwa aus den Speicherzellen ausgele
sen werden, die der an die Speichereinrichtung angelegten
Adresse zugeordnet sind, sondern aus den nicht verwendbaren
Speicherzellen zugeordneten (Ersatz-)Speicherzellen.
Im betrachteten Beispiel sind pro Speicherblock 16 Ver
gleichseinheiten vorgesehen. Diese Vergleichseinheiten sind
dabei auf je vier Vergleichseinheiten umfassende Vergleichs
einheiten-Bänke aufgeteilt. Wie später noch näher erläutert
wird, werden die Vergleichseinheiten-Bänke vorliegend jeweils
einem bestimmten Speicherblock zugeordnet.
Es sei bereits an dieser Stelle darauf hingewiesen, daß auch
mehr oder weniger Vergleichseinheiten vorgesehen werden kön
nen, und daß die Vergleichseinheiten auch auf mehr oder weni
ger Vergleichseinheiten umfassende Vergleichseinheiten-Bänke
oder überhaupt nicht auf Vergleichseinheiten-Bänke aufgeteilt
werden können.
Jeder Vergleichseinheit ist eine eigene Referenzadresse zu
geordnet.
Die vorhandenen Vergleichseinheiten arbeiten parallel, so daß
die an die Speichereinrichtung angelegten Adressen jeweils
gleichzeitig durch alle Vergleichseinheiten mit den diesen
zugeordneten Referenzadressen, also gleichzeitig mit allen
Referenzadressen verglichen werden.
Eine aus vier Vergleichseinheiten bestehende Vergleichs
einheiten-Bank ist in Fig. 1 dargestellt.
Die Vergleichseinheiten sind dabei mit den Bezugszeichen VE1,
VE2, VE3 und VE4 bezeichnet, und die diese Vergleichseinhei
ten enthaltende Vergleichseinheiten-Bank mit den Bezugs
zeichen VB1.
Die Vergleichseinheiten-Bank VB1 enthält neben den Ver
gleichseinheiten VE1 bis VE4 zwei Komparatoren K1 und K2,
wobei
- - der Komparator K1 überprüft, ob die Speicherbank, die durch die der Speichereinrichtung zugeführte Adresse angesprochen wird, die Speicherbank ist, in welcher sich der Speicher block befindet, dem die betreffende Vergleichseinheiten- Bank (durch die Referenzadressen, die den darin enthaltenen Vergleichseinheiten zugeordnet sind) zugeordnet ist, und
- - der Komparator K2 überprüft, ob der Speicherblock (inner halb einer Speicherbank), der durch die der Speicher einrichtung zugeführte Adresse angesprochen wird, der Speicherblock ist, dem die betreffende Vergleichseinheiten- Bank (durch die Referenzadressen, die den darin enthaltenen Vergleichseinheiten zugeordnet sind) zugeordnet ist.
Die Vergleichseinheiten VE1 bis VE4 weisen einen identischen
Aufbau auf. Wie später noch besser verstanden werden wird,
ist dies zwar nicht zwingend erforderlich und verursacht
sogar einen größeren Aufwand bei der Herstellung der
Speichereinrichtung, doch lassen sich so aufgebaute
Speichereinrichtungen mit minimalem Aufwand entwerfen,
modifizieren und testen.
Die Vergleichseinheiten VE1 bis VE4 enthalten jeweils Kompa
ratoren K3 und K4 und ein UND-Glied AND1, wobei
- - die Komparatoren K3 jeweils überprüfen, ob die Speicher zellen-Spalten, die der der Speichereinrichtung zugeführten Adresse zugeordnet sind, die Speicherzellen-Spalten sind oder sich zumindest teilweise unter den Speicherzellen- Spalten befinden, die der der betreffenden Vergleichs einheit zugeordneten Referenzadresse zugeordnet sind,
- - die Komparatoren K4 jeweils überprüfen, ob die Speicher zellen-Zeile, die der der Speichereinrichtung zugeführten Adresse zugeordnet ist, die Speicherzellen-Zeile ist oder sich unter den Speicherzellen-Zeilen befindet, die der der betreffenden Vergleichseinheit zugeordneten Referenzadresse zugeordnet ist bzw. sind, und
- - die UND-Glieder AND1 die Ausgangssignale der in den betref fenden Vergleichseinheiten vorgesehenen lokalen Komparato ren K3 und K4 sowie die Ausgangssignale der globalen Komparatoren K1 und K2 einer UND-Operation unterzieht.
Die Ausgangssignale der UND-Glieder AND1 zeigen an, ob die an
die Speichereinrichtung angelegte Adresse mit der betreffen
den Vergleichseinheit zugeordneten Referenzadresse über
einstimmt. Eine festgestellte Übereinstimmung signalisiert,
daß eine an die Speichereinrichtung angelegte Adresse eine
Speicherzelle bezeichnet, die nicht ordnungsgemäß beschreib
bar oder auslesbar ist oder in einem nicht ordnungsgemäß
beschreibbare oder auslesbare Speicherzellen enthaltenden
Speicherzellenbereich liegt.
Die Ausgangssignale aller UND-Glieder AND1 einer jeweili
gen Vergleichseinheiten-Bank werden einer in den Figuren
nicht gezeigten Logik zugeführt, und deren Ausgangssignal
steuert die bereits erwähnte Auswahleinrichtung AE, welche
bei Bedarf dafür sorgt, daß auf den nicht verwendbaren
Speicherzellen zugeordnete Ersatz-Speicherzellen zugegriffen
wird; die Auswahleinrichtung AE wird veranlaßt, unbrauchbare
Speicherzellen oder Speicherzellenbereiche durch Ersatz-
Speicherzellen oder Ersatz-Speicherzellenbereiche zu er
setzen, wenn eines der AND1-Ausgangssignale signalisiert, daß
die betreffende Vergleichseinheit eine Übereinstimmung zwi
schen der der Speichereinrichtung zugeführten Adresse und der
der Vergleichseinheit zugeordneten Referenzadresse fest
gestellt hat, und die Auswahleinrichtung AE wird nicht dazu
veranlaßt, Speicherzellen- oder Speicherzellenbereich-
Ersetzungen durchzuführen, wenn keine Übereinstimmung
zwischen den durch die Vergleichseinheiten zu vergleichenden
Adressen festgestellt wurde.
Die bereits erwähnten Komparatoren K1 bis K4 erhalten als
Eingangssignale Ad1 und Ref1 (Komparator K1), Ad2 und Ref2
(Komparator K2), Ad3 und Ref3 (Komparator K3), bzw. Ad4 und
Ref4 (Komparator K4), wobei
- - Ad1 bis Ad4 Teile der an die Speichereinrichtung angelegten Adresse sind oder daraus extrahiert werden,
- - Ref1 bis Ref3 Teile der den Vergleichseinheiten zugeordne ten Referenzadressen sind oder daraus extrahiert werden, und im betrachteten Beispiel unter Verwendung von Fuses F in der Speichereinrichtung eingestellt sind, und
- - Ref4 ein Teil der den Vergleichseinheiten zugeordneten Referenzadressen ist oder daraus extrahiert wird, und im betrachteten Beispiel bei der Herstellung der Speicher einrichtung fest (unveränderbar) in der Speichereinrichtung eingestellt wird.
Die Eingangssignale Ad1 und Ref1 spezifizieren die Speicher
bank, auf die sich die Adressen jeweils beziehen, und um
fassen im betrachteten Beispiel jeweils 2 Bits (weil die be
trachtete Speichereinrichtung vier Speicherbänke umfaßt oder
umfassen kann).
Die Eingangssignale Ad2 und Ref2 spezifizieren den Speicher
block innerhalb der ausgewählten Speicherbank, auf den sich
die Adressen jeweils beziehen, und umfassen im betrachteten
Beispiel ebenfalls jeweils 2 Bits (weil die Speicherbänke im
betrachteten Beispiel jeweils 4 Speicherblöcke umfassen oder
umfassen können).
Die Eingangssignale Ad3 und Ref3 spezifizieren die Speicher
zellen-Spalten, die den Adressen zugeordnet sind, und um
fassen im betrachteten Beispiel ebenfalls jeweils 2 Bits,
genauer gesagt die zwei höchstwertigen Bits der Spalten
adressen.
Die Eingangssignale Ad4 und Ref4 spezifizieren die Speicher
zellen-Zeile(n), die den Adressen zugeordnet sind, und um
fassen im betrachteten Beispiel ebenfalls jeweils 2 Bits, ge
nauer gesagt die zwei höchstwertigen Bits der Zeilenadressen.
Die Eingangssignale Ref4 sind im betrachteten Beispiel so
eingestellt, daß unabhängig von der der Speichereinrichtung
zugeführten Adresse jeweils genau ein Komparator K4 einer je
den Vergleichseinheiten-Bank eine Übereinstimmung signali
siert, also beispielsweise auf 00 für VE1, auf O1 für VE2,
auf 10 für VE3, und auf 11 für VE4.
Dadurch, daß bei den durchzuführenden Vergleichen von den
Spaltenadressen und von den Zeilenadressen nur jeweils die
zwei höchstwertigen Bits berücksichtigt werden, wird bei den
Vergleichen "nur" überprüft, ob die an die Speichereinrich
tung angelegte Adresse eine Speicherzelle bezeichnet, die
innerhalb eines nicht ordnungsgemäß beschreibbare oder aus
lesbare Speicherzellen enthaltenden Speicherzellenbereichs
liegt. Im betrachteten Beispiel werden also nicht etwa nur
einzelne Speicherzellen durch Ersatz-Speicherzellen ersetzt,
sondern mehr oder weniger große Speicherzellenbereiche durch
Ersatz-Speicherzellenbereiche.
Die Vergleichseinheiten sind während des Testens der Spei
chereinrichtung in einen Zustand versetzbar, der sich von dem
Zustand, den die Vergleichseinheiten während des normalen
Betriebes der Speichereinrichtung innehaben, unterscheidet.
Die Unterschiede bestehen insbesondere darin,
- - daß während des Testens der Speichereinrichtung unabhängig von den im normalen Betrieb der Speichereinrichtung herr schenden Verhältnissen ausgewählte Vergleichseinheiten aktiviert werden, und alle anderen Vergleichseinheiten deaktiviert werden, und/oder
- - daß während des Testens der Speichereinrichtung die an diese angelegten Adressen mit Referenzadressen verglichen werden können, die von den im normalen Betrieb der Spei chereinrichtung verwendeten Referenzadressen abweichen.
Die hierfür erforderlichen Umstellungen in den Vergleichs
einheiten werden durch ein den Vergleichseinheiten zugeführ
tes Steuersignal TEST eingeleitet.
Dieses Steuersignal TEST steuert unter anderem eine oder meh
rere Aktivierungs-/Deaktivierungseinrichtungen zum selektiven
Aktivieren bzw. Deaktivieren der vorhandenen Vergleichs
einrichtungen.
Im betrachteten Beispiel enthält jede Vergleichseinheit eine
Aktivierungs-/Deaktivierungseinrichtung. Sofern alle
Vergleichseinheiten einer Vergleichseinheiten-Bank einheit
lich behandelt werden sollen, kann aber auch vorgesehen wer
den, für alle Vergleichseinheiten einer Vergleichseinheiten-
Bank eine gemeinsame Aktivierungs-/Deaktivierungseinrichtung
vorzusehen.
Eine der Aktivierungs-/Deaktivierungseinrichtungen ist in
Fig. 2 gezeigt.
Wie aus der Fig. 2 ersichtlich ist, besteht die Aktivie
rungs-/Deaktivierungseinrichtung aus einem Multiplexer MUX1,
der abhängig vom Steuersignal TEST entweder ein Eingangs
signal TESTCONTROL oder ein Eingangssignal NORMCONTROL durch
schaltet. Das Ausgangssignal MUX1OUT des Multiplexers MUX1
wird - sofern die Aktivierungs-/Deaktivierungseinrichtung
nicht ohnehin schon Bestandteil der Vergleichseinheiten ist -
den Vergleichseinheiten zugeführt, welche abhängig von diesem
Signal aktivierbar oder deaktivierbar sind.
Im betrachteten Beispiel ist die Aktivierungs-/Deaktivie
rungseinrichtung so konfiguriert, daß der Multiplexer MUX1 im
Normalbetrieb der Speichereinrichtung, was vorliegend bei
TEST = 0 der Fall sein möge, das Signal NORMCONTROL durch
schaltet, und im Testbetrieb der Speichereinrichtung, was
vorliegend bei TEST = 1 der Fall sein möge, das Signal
TESTCONTROL durchschaltet.
Sowohl das Signal TESTCONTROL als auch das Signal NORMCONTROL
können wahlweise den Pegel 0 oder 1 annehmen.
Im betrachteten Beispiel ist die das Signal TESTCONTROL füh
rende Leitung bei der Herstellung der Speichereinrichtung
dauerhaft mit einem einen niedrigen Pegel repräsentierenden
Potential oder mit einem einen hohen Pegel repräsentierenden
Potential verbunden. Es kann aber auch vorgesehen werden, daß
sich der TESTCONTROL-Pegel statisch oder dynamisch einstellen
läßt.
Die das Signal NORMCONTROL führende Leitung ist über eine
Fuse F mit einem Potential verbunden,
- - welches, wenn es (bei TEST = 0 und nicht zerstörter Fuse F) nach MUX1OUT durchgeschaltet wird, in den abhängig von die sem Signal arbeitenden Vergleichseinheiten bewirkt, daß die betreffenden Vergleichseinheiten deaktiviert werden, und
- - dessen Ausbleiben (bei TEST = 0 und zerstörter Fuse F) in den abhängig vom Ausgangssignal MUX1OUT des Multiplexers MUX1 arbeitenden Vergleichseinheiten bewirkt, daß die be treffenden Vergleichseinheiten aktiviert werden.
Im betrachteten Beispiel wird das Signal MUX1OUT des Multi
plexers MUX1 invertiert und anschließend einer logischen Ver
knüpfung (beispielsweise einer durch ein UND-Glied AND2 er
folgenden UND-Verknüpfung) mit dem jeweiligen Ausgangssignal
des Komparators K4 der abhängig von MUX1OUT arbeitenden Ver
gleichseinheiten unterzogen, wobei das Ergebnis dieser logi
schen Verknüpfung anstelle des Ausgangssignals des Kompara
tors K4 dem UND-Glied AND1 zugeführt wird; dies ist in Fig.
3 dargestellt.
Wenn und so lange das vom Multiplexer MUX1 durchgeschaltete
Signal den Pegel 1 hat, hat der Pegel des Ausgangssignals des
UND-Gliedes AND2 und damit auch der Pegel des UND-Gliedes
AND1 unabhängig vom Pegel des Ausgangssignals des Komparators
K4 stets den Wert 0, wodurch die betreffende Vergleichs
einheit außerstande ist, Übereinstimmungen der an die Spei
chereinrichtung angelegten Adresse mit der der Vergleichs
einheit zugeordneten Referenzadresse zu signalisieren.
Wenn und so lange das vom Multiplexer MUX1 durchgeschaltete
Signal den Pegel 0 hat, was bei zerstörter Fuse F der Fall
ist, entspricht der Pegel des Ausgangssignals des UND-Gliedes
AND2 dem Pegel des Ausgangssignals des Komparators K4, wo
durch die betreffende Vergleichseinheit Übereinstimmungen der
an die Speichereinrichtung angelegten Adresse mit der der
Vergleichseinheit zugeordneten Referenzadresse signalisieren
kann.
Auf diese Weise können die Vergleichseinheiten sowohl im
Testbetrieb als auch im normalen Betrieb der Speichereinrich
tung selektiv aktiviert und deaktiviert werden. Dabei kann
die Aktivierung und Deaktivierung der Vergleichseinheiten im
Testbetrieb unabhängig davon erfolgen, ob und gegebenenfalls
welche Vergleichseinheiten im normalen Betrieb der Speicher
einrichtung aktiviert oder deaktiviert sind; ob und gegebe
nenfalls welche Vergleichseinheiten aktiviert bzw. deakti
viert werden, hängt nämlich im Testbetrieb (TEST = 1) vom
Signal TESTCONTROL, und im normalen Betrieb (TEST = 0) vom
Signal NORMCONTROL ab, und diese Signale sind für jede Ver
gleichseinheit oder für mehrere Vergleichseinheiten umfas
sende Vergleichseinheiten-Gruppen (z. B. Vergleichseinheiten-
Bänke) unabhängig voneinander festlegbar.
Die Speichereinrichtung ist so aufgebaut, daß deren Ver
gleichseinheiten nach der Herstellung der Speichereinrichtung
(Fuse F der Aktivierungs-/Deaktivierungseinrichtung noch
nicht zerstört) im Normalbetrieb der Speichereinrichtung
nicht aktiviert sind. Die Vergleichseinheiten werden im Nor
malbetrieb vorzugsweise nur dann in Betrieb genommen, wenn
sich bei einem Test der Speichereinrichtung herausstellt, daß
nicht alle Speicherzellen ordnungsgemäß beschreibbar oder
auslesbar sind. Die Inbetriebnahme der Vergleichseinheiten
läßt sich durch ein Zerstören der Fuse F der der betreffenden
Vergleichseinheit zugeordneten Aktivierungs-/Deakti
vierungseinrichtung bewerkstelligen.
Beim Testen der Speichereinrichtung können die Vergleichs
einheiten unabhängig voneinander nach Belieben aktiviert und
deaktiviert werden; die Pegel der Signale TESTCONTROL der
einzelnen Aktivierungs-/Deaktivierungseinrichtungen können
unabhängig voneinander beliebig eingestellt und/oder ver
ändert werden.
Dies wird im betrachteten Beispiel dahingehend ausgenutzt,
daß insbesondere beim Testen derjenigen Bestandteile der
Speichereinrichtung, unter Verwendung welcher sich nicht
ordnungsgemäß beschreibbare oder auslesbare Speicherzellen
oder Speicherzellenbereiche durch Ersatz-Speicherzellen oder
Ersatz-Speicherzellenbereiche ersetzen lassen, nur sehr
wenige ausgewählte Vergleichseinheiten aktiviert und getestet
werden.
Vorzugsweise werden nur so viele und solche Vergleichseinhei
ten aktiviert,
- - daß einerseits für jede an die Speichereinrichtung an gelegte Adresse von den aktivierten Vergleichseinheiten maximal eine Übereinstimmung feststellen kann, und/oder
- - daß andererseits die Speicherbereiche, denen die aktivier ten Vergleichseinheiten durch deren Referenzadresse zu geordnet oder zuordenbar sind, alle Speicherzellen um fassen, die durch die an die Speichereinrichtung angelegten Adressen adressierbar sind.
Im betrachteten Beispiel wird dies dadurch realisiert, daß
für jeden Speicherblock nur jeweils die Vergleichseinheiten
von genau einer der dem betreffenden Speicherblock zugeordne
ten Vergleichseinheiten-Bänke aktiviert wird. D. h., von den
jeweils vier Vergleichseinheiten-Bänken die jedem Speicher
block zugeordnet sind, wird genau eine Vergleichseinheiten-
Bank ausgewählt, und von dieser einen Vergleichseinheiten-
Bank pro Speicherblock werden jeweils alle Vergleichseinhei
ten aktiviert.
Dies erweist sich als vorteilhaft, weil dadurch ausgeschlos
sen ist, daß mehrere Vergleichseinheiten eine Übereinstimmung
der der Speichereinrichtung zugeführten Adresse mit den den
Vergleichseinheiten zugeordneten Referenzadressen signalisie
ren können, und weil sich dadurch der zum Testen zu treibende
Aufwand minimal halten läßt.
Daß beim Testen insbesondere derjenigen Bestandteile der
Speichereinrichtung, unter Verwendung welcher sich nicht
ordnungsgemäß beschreibbare oder auslesbare Speicherzellen
oder Speicherzellenbereiche durch Ersatz-Speicherzellen oder
Ersatz-Speicherzellenbereiche ersetzen lassen, nur wenige
ausgewählte Vergleichseinheiten aktiviert und getestet wer
den, bedeutet nicht, daß des Test unvollständig ist. Die
Wahrscheinlichkeit, daß die vorhandenen Vergleichseinheiten
teils fehlerbehaftet sind, und teils nicht fehlerbehaftet
sind, ist vernachlässigbar gering. Wenn in integrierten
Schaltungen wie der vorliegend betrachteten Speichereinrich
tung Fehler auftreten, erstrecken diese sich in der Regel auf
einen größeren Bereich oder auf alle Schaltungsteile mit
identischem Aufbau, so daß aus der Fehlerfreiheit einzelner
Vergleichseinheiten davon ausgegangen werden kann, daß auch
die nicht getesteten (deaktivierten) Vergleichseinheiten
fehlerfrei sind.
Das vorstehend bereits erwähnte Steuersignal TEST wird im be
trachteten Beispiel nicht nur zum Steuern der Aktivierungs-/Deakti
vierungseinrichtung verwendet. Es wird auch dazu ver
wendet, um festzulegen, ob die aktivierten Vergleichseinhei
ten die an die Speichereinrichtung angelegte Adresse mit den
Adressen der nicht ordnungsgemäß beschreibbaren oder aus
lesbaren Speicherzellen oder Speicherzellenbereiche, oder mit
einer zum Testen der Speichereinrichtung geeigneten oder be
nötigten Testadresse vergleichen (ob als Referenzadresse die
Adressen der nicht ordnungsgemäß beschreibbaren oder ausles
baren Speicherzellen oder Speicherzellenbereiche oder Test
adressen verwendet werden).
Im betrachteten Beispiel ist hierfür vorgesehen, daß das
Eingangssignal Ref3 des Komparators K3 während des Testens
der Speichereinrichtung aus einer anderen Signalquelle stammt
als im normalen betrieb der Speichereinrichtung. Hierfür ist
im betrachteten Beispiel ein vom Steuersignal TEST gesteuer
ter Multiplexer MUX2 vorgesehen. An den Eingangsanschlüssen
dieses Multiplexers liegen die zugeordneten Bits der (unter
Verwendung von Fuses F in der Speichereinrichtung registrier
ten) Adressen FAULTADR der nicht ordnungsgemäß beschreibbaren
oder auslesbaren Speicherzellen oder Speicherzellenbereiche,
und die zugeordneten Bits der Testadresse TESTADR an. Eine
solche Anordnung ist in Fig. 4 veranschaulicht.
Im betrachteten Beispiel ist die Testadresse TESTADR führen
den Leitung dauerhaft mit einem einen niedrigen Pegel reprä
sentierenden Potential oder mit einem einen hohen Pegel
repräsentierenden Potential verbunden. Es kann aber auch
vorgesehen werden, daß sich die Testadresse TESTADR statisch
oder dynamisch einstellen oder verändern läßt.
Bei TEST = 0, also im normalen Betrieb der Speichereinrich
tung schaltet der Multiplexer MUX2 die an ihm anliegenden
FAULTADR-Bits durch, wodurch die betreffende Vergleichs
einheit die an der Speichereinrichtung anliegende Adresse mit
einer der Adressen der nicht ordnungsgemäß beschreibbaren
oder auslesbaren Speicherzellen oder Speicherzellenbereiche
vergleicht. Bei TEST = 1, also beim Testen der Speicher
einrichtung schaltet die Multiplexer MUX2 die an ihm an
liegenden TESTADR-Bits durch, wodurch die betreffende Ver
gleichseinheit die an der Speichereinrichtung anliegende
Adresse mit der der Vergleichseinheit zugeordneten Test
adresse vergleicht.
Ein wie beschrieben beschalteter und betriebener Multiplexer
MUX2 ist im betrachteten Beispiel allen Komparatoren K3 vor
geschaltet; es kann aber selbstverständlich auch vorgesehen
werden, nur ausgewählten Komparatoren K3 einen solchen Multi
plexer vorzuschalten.
Es dürfte einleuchten, daß auch die Referenzadressen Ref1,
Ref2 und/oder Ref4 auf die beschriebene Art und Weise gene
rierbar oder umschaltbar sind.
Damit können im Testbetrieb der Speichereinrichtung an diese
angelegte Adressen mit frei wählbaren Testadressen verglichen
werden, wobei die Festlegung dieser Testadressen völlig un
abhängig von den den betreffenden Vergleichseinheiten im nor
malen Betrieb zugeordneten Adressen erfolgen kann.
Selbstverständlich können während des Testens der Speicher
einrichtung zusätzlich oder alternativ auch beliebige andere
Steuerungen oder Einstellungen der Vergleichseinheiten oder
sonstiger Bestandteile der Speichereinrichtung wie beschrie
ben oder anders verändert werden.
Eine wie beschrieben aufgebaute Speichereinrichtung kann mit
minimalem Aufwand zuverlässig getestet, konfiguriert und be
trieben werden.
Claims (15)
1. Speichereinrichtung mit einer Vielzahl von Speicher
zellen zum Speichern von Daten, und mit Vergleichseinheiten
(VE), durch welche überprüfbar ist, ob einer an die Speicher
einrichtung (5) angelegten Adresse eine Speicherzelle zu
geordnet ist, die nicht ordnungsgemäß beschreibbar oder aus
lesbar ist oder in einem nicht ordnungsgemäß beschreibbare
oder auslesbare Speicherzellen enthaltenden
Speicherzellenbereich liegt,
dadurch gekennzeichnet,
daß die Vergleichseinheiten während des Testens der Speicher
einrichtung in einen Zustand versetzbar sind, der sich von
dem Zustand, den die Vergleichseinheiten während des normalen
Betriebes der Speichereinrichtung innehaben, unterscheidet.
2. Speichereinrichtung nach Anspruch 1,
dadurch gekennzeichnet,
daß die Vergleichseinheiten (VE) die an die Speichereinrich
tung (S) angelegte Adresse mit den Vergleichseinheiten zu
geordneten Referenzadressen vergleichen.
3. Speichereinrichtung nach Anspruch 2,
dadurch gekennzeichnet,
daß jeder Vergleichseinheit (VE) eine eigene Referenzadresse
zugeordnet ist.
4. Speichereinrichtung nach Anspruch 2 oder 3,
dadurch gekennzeichnet,
daß die Vergleichseinheiten (VE) parallel arbeiten und die an
die Speichereinrichtung (S) angelegte Adresse gleichzeitig
mit allen Referenzadressen vergleichen.
5. Speichereinrichtung nach einem der Ansprüche 2 bis 4,
dadurch gekennzeichnet,
daß die Vergleichseinheiten (VE) durch die Referenzadressen
jeweils einem bestimmten Speicherbereich der Speichereinrich
tung (S) zugeordnet werden und durch die von ihnen durch
geführten Vergleiche überprüfen, ob die an die Speicher
einrichtung angelegte Adresse innerhalb des Speicherbereichs
liegt, dem sie jeweils zugeordnet sind.
6. Speichereinrichtung nach einem der Ansprüche 2 bis 5,
dadurch gekennzeichnet,
daß als Referenzadressen die Adressen der nicht ordnungsgemäß
beschreibbaren oder auslesbaren Speicherzellen oder der nicht
ordnungsgemäß beschreibbare oder auslesbare Speicherzellen
enthaltenden Speicherzellenbereiche verwendet werden.
7. Speichereinrichtung nach einem der Ansprüche 2 bis 6,
dadurch gekennzeichnet,
daß als Referenzadressen zum Testen der Speichereinrichtung
(S) geeignete Testadressen verwendet werden.
8. Speichereinrichtung nach Anspruch 7,
dadurch gekennzeichnet,
daß die Testadressen beim Testen der Speichereinrichtung (S)
verwendet werden.
9. Speichereinrichtung nach Anspruch 8,
dadurch gekennzeichnet,
daß die Testadressen unabhängig von den Referenzadressen
festlegbar sind, mit welchen die Vergleichseinheiten (VE) die
an die Speichereinrichtung (S) angelegten Adressen sonst ver
gleichen.
10. Speichereinrichtung nach einem der vorhergehenden An
sprüche,
dadurch gekennzeichnet,
daß die Referenzadressen zumindest teilweise dauerhaft in der
Speichereinrichtung registrierbar sind.
11. Speichereinrichtung nach Anspruch 10,
dadurch gekennzeichnet,
daß die Registrierung der zu registrierenden Adressen unter
Verwendung von Fuses (F) erfolgt.
12. Speichereinrichtung nach einem der vorhergehenden An
sprüche,
dadurch gekennzeichnet,
daß während des Testens der Speichereinrichtung (S) nur aus
gewählte Vergleichseinheiten (VE) aktiviert, und alle anderen
Vergleichseinheiten deaktiviert werden.
13. Speichereinrichtung nach Anspruch 12,
dadurch gekennzeichnet,
daß die Vergleichseinheiten (VE) während des Testens der
Speichereinrichtung (S) unabhängig davon, ob sie im normalen
Betrieb der Speichereinrichtung aktiviert oder deaktiviert
sind, aktivierbar und deaktivierbar sind.
14. Speichereinrichtung nach Anspruch 12 oder 13,
dadurch gekennzeichnet,
daß nur so viele und solche Vergleichseinheiten (VE) akti
viert werden, daß für jede an die Speichereinrichtung (5)
angelegte Adresse von den aktivierten Vergleichseinheiten
maximal eine Übereinstimmung feststellen kann.
15. Speichereinrichtung nach einem der Ansprüche 12 bis 14,
dadurch gekennzeichnet,
daß so viele und solche Vergleichseinheiten (VE) aktiviert
werden, daß die Speicherbereiche, denen die aktivierten
Vergleichseinheiten durch deren Referenzadresse zugeordnet
oder zuordenbar sind, alle Speicherzellen umfassen, die durch
die an die Speichereinrichtung (S) angelegten Adressen
adressierbar sind.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19954346A DE19954346A1 (de) | 1999-11-11 | 1999-11-11 | Speichereinrichtung |
EP00123917A EP1113453A3 (de) | 1999-11-11 | 2000-11-03 | Speichereinrichtung |
KR10-2000-0066724A KR100410816B1 (ko) | 1999-11-11 | 2000-11-10 | 메모리 장치 |
CN001310585A CN1218321C (zh) | 1999-11-11 | 2000-11-11 | 存储器装置 |
US09/711,866 US6978405B1 (en) | 1999-11-11 | 2000-11-13 | Memory device with comparison units to check functionality of addressed memory cells |
JP2000345337A JP2001202791A (ja) | 1999-11-11 | 2000-11-13 | メモリ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19954346A DE19954346A1 (de) | 1999-11-11 | 1999-11-11 | Speichereinrichtung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19954346A1 true DE19954346A1 (de) | 2001-05-23 |
Family
ID=7928738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19954346A Withdrawn DE19954346A1 (de) | 1999-11-11 | 1999-11-11 | Speichereinrichtung |
Country Status (6)
Country | Link |
---|---|
US (1) | US6978405B1 (de) |
EP (1) | EP1113453A3 (de) |
JP (1) | JP2001202791A (de) |
KR (1) | KR100410816B1 (de) |
CN (1) | CN1218321C (de) |
DE (1) | DE19954346A1 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10318771A1 (de) * | 2003-04-25 | 2004-11-25 | Infineon Technologies Ag | Integrierte Speicherschaltung mit einer Redundanzschaltung sowie ein Verfahren zum Ersetzen eines Speicherbereichs |
DE10343388A1 (de) * | 2003-09-19 | 2005-02-10 | Infineon Technologies Ag | Integrierte Schaltung mit einem Fuse-Speicher und Verfahren zum Betreiben einer integrierten Schaltung mit einem Fuse-Speicher |
DE102004027423A1 (de) * | 2004-06-04 | 2006-07-20 | Infineon Technologies Ag | Speicherschaltung mit redundanten Speicherbereichen |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4229715B2 (ja) * | 2003-01-29 | 2009-02-25 | Necエレクトロニクス株式会社 | テスト回路及び半導体装置 |
DE102006038678A1 (de) * | 2006-08-17 | 2008-02-21 | Bayerische Motoren Werke Ag | Verfahren zur Vergabe von Adressen an die Speicherzellen eines wiederaufladbaren Energiespeichers |
CN101714407B (zh) * | 2009-11-12 | 2012-08-08 | 钰创科技股份有限公司 | 行地址保留存储单元触发电路及行地址保留存储单元装置 |
CN101763227B (zh) * | 2010-01-28 | 2012-01-04 | 成都市华为赛门铁克科技有限公司 | 数据处理方法和虚拟硬盘 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE68901738T2 (de) * | 1988-03-25 | 1992-12-17 | Sgs Thomson Microelectronics | Verfahren zum testen eines einmalig programmierbaren speichers und dazugehoeriger speicher. |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4499556A (en) * | 1979-09-07 | 1985-02-12 | Paperless Accounting Inc | Security arrangements in data transfer equipment |
US4639915A (en) * | 1983-10-06 | 1987-01-27 | Eaton Corporation | High speed redundancy processor |
JPH07105159B2 (ja) | 1989-11-16 | 1995-11-13 | 株式会社東芝 | 半導体記憶装置の冗長回路 |
US5299202A (en) * | 1990-12-07 | 1994-03-29 | Trw Inc. | Method and apparatus for configuration and testing of large fault-tolerant memories |
US5325365A (en) * | 1991-10-04 | 1994-06-28 | John Fluke Mfg. Co., Inc. | In a memory emulation test apparatus, a method of and system for fast functional testing of memories in microprocessor-based units |
JPH06164704A (ja) | 1992-11-24 | 1994-06-10 | Funai Techno Syst Kk | 留守番電話におけるテープ位置決め方法 |
JP3274332B2 (ja) * | 1995-11-29 | 2002-04-15 | 株式会社東芝 | コントローラ・大容量メモリ混載型半導体集積回路装置およびそのテスト方法およびその使用方法、並びに半導体集積回路装置およびそのテスト方法 |
JPH117761A (ja) * | 1997-06-13 | 1999-01-12 | Toshiba Corp | 画像用メモリ |
JPH1186569A (ja) | 1997-09-04 | 1999-03-30 | Mitsubishi Electric Corp | 不揮発性メモリ、不揮発性メモリの書込パルスのパルス幅決定方法、不揮発性メモリの消去パルスのパルス幅決定方法及び不揮発性メモリ内蔵マイコン |
DE19745678A1 (de) | 1997-10-07 | 1999-04-08 | Optosys Gmbh Berlin | Verfahren zur Fertigung von Multi-Chip-Modulen in COB-Bauweise, insbesondere von Speichermodulen auf Leiterplattenboards |
DE19954345A1 (de) * | 1999-11-11 | 2001-05-31 | Infineon Technologies Ag | Speichereinrichtung |
-
1999
- 1999-11-11 DE DE19954346A patent/DE19954346A1/de not_active Withdrawn
-
2000
- 2000-11-03 EP EP00123917A patent/EP1113453A3/de not_active Withdrawn
- 2000-11-10 KR KR10-2000-0066724A patent/KR100410816B1/ko not_active IP Right Cessation
- 2000-11-11 CN CN001310585A patent/CN1218321C/zh not_active Expired - Fee Related
- 2000-11-13 JP JP2000345337A patent/JP2001202791A/ja active Pending
- 2000-11-13 US US09/711,866 patent/US6978405B1/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE68901738T2 (de) * | 1988-03-25 | 1992-12-17 | Sgs Thomson Microelectronics | Verfahren zum testen eines einmalig programmierbaren speichers und dazugehoeriger speicher. |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10318771A1 (de) * | 2003-04-25 | 2004-11-25 | Infineon Technologies Ag | Integrierte Speicherschaltung mit einer Redundanzschaltung sowie ein Verfahren zum Ersetzen eines Speicherbereichs |
US6985390B2 (en) | 2003-04-25 | 2006-01-10 | Infineon Technologies Ag | Integrated memory circuit having a redundancy circuit and a method for replacing a memory area |
DE10318771B4 (de) * | 2003-04-25 | 2007-12-27 | Infineon Technologies Ag | Integrierte Speicherschaltung mit einer Redundanzschaltung sowie ein Verfahren zum Ersetzen eines Speicherbereichs |
DE10343388A1 (de) * | 2003-09-19 | 2005-02-10 | Infineon Technologies Ag | Integrierte Schaltung mit einem Fuse-Speicher und Verfahren zum Betreiben einer integrierten Schaltung mit einem Fuse-Speicher |
DE102004027423A1 (de) * | 2004-06-04 | 2006-07-20 | Infineon Technologies Ag | Speicherschaltung mit redundanten Speicherbereichen |
US7373562B2 (en) | 2004-06-04 | 2008-05-13 | Infineon Technologies Ag | Memory circuit comprising redundant memory areas |
Also Published As
Publication number | Publication date |
---|---|
KR100410816B1 (ko) | 2003-12-18 |
CN1308336A (zh) | 2001-08-15 |
US6978405B1 (en) | 2005-12-20 |
EP1113453A2 (de) | 2001-07-04 |
EP1113453A3 (de) | 2004-08-25 |
JP2001202791A (ja) | 2001-07-27 |
KR20010070202A (ko) | 2001-07-25 |
CN1218321C (zh) | 2005-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19851861B4 (de) | Fehleranalysespeicher für Halbleiterspeicher-Testvorrichtungen und Speicherverfahren unter Verwendung des Fehleranalysespeichers | |
EP1124232B1 (de) | Integrierter Halbleiterspeicher mit redundanter Einheit von Speicherzellen | |
EP1113362B1 (de) | Integrierter Halbleiterspeicher mit einer Speichereinheit zum Speichern von Adressen fehlerhafter Speicherzellen | |
EP1008993B1 (de) | Schreib/Lesespeicher mit Selbsttestvorrichtung und zugehöriges Testverfahren | |
DE10337284B4 (de) | Integrierter Speicher mit einer Schaltung zum Funktionstest des integrierten Speichers sowie Verfahren zum Betrieb des integrierten Speichers | |
DE19954346A1 (de) | Speichereinrichtung | |
DE102005035444B4 (de) | Verfahren zum Testen der Betriebsbrauchbarkeit von Bitleitungen in einer DRAM-Speichervorrichtung | |
DE10256487B4 (de) | Integrierter Speicher und Verfahren zum Testen eines integrierten Speichers | |
DE19922786B4 (de) | Halbleiterspeicher mit Testeinrichtung | |
DE10035705A1 (de) | Verfahren zum Analysieren des Ersatzes fehlerhafter Zellen in einem Speicher und Speichertestvorrichtung mit einem Fehleranalysator, der von dem Verfahren Gebrauch macht | |
DE10331068A1 (de) | Verfahren zum Auslesen von Fehlerinformationen aus einem integrierten Baustein und integrierter Speicherbaustein | |
DE19830362A1 (de) | Halbleiterspeichervorrichtung | |
DE19924153B4 (de) | Schaltungsanordnung zur Reparatur eines Halbleiterspeichers | |
DE10139724B4 (de) | Integrierter dynamischer Speicher mit Speicherzellen in mehreren Speicherbänken und Verfahren zum Betrieb eines solchen Speichers | |
DE10229164A1 (de) | Speicherbaustein mit einem Datengenerator und einer Testlogik und Verfahren zum Testen von Speicherzellen eines Speicherbausteins | |
EP1102168B1 (de) | Integrierter Speicher mit Speicherzellen und Referenzzellen | |
EP1100016B1 (de) | Speichereinrichtung mit Ersatz-Speicherzellen | |
EP1143456A2 (de) | Integrierter Speicher und Verfahren zur Funktionsüberprüfung von Speicherzellen eines integrierten Speichers | |
DE10050212A1 (de) | Verfahren und integrierte Schaltung zum Testen eines Speichers mit mehreren Speicherbänken | |
DE19740933C2 (de) | Dynamischer Speicher mit zwei Betriebsarten | |
DE10311373B4 (de) | Integrierter Speicher mit redundanten Einheiten von Speicherzellen und Verfahren zum Test eines integrierten Speichers | |
DE19924244B4 (de) | Integrierter Speicher mit redundanten Einheiten von Speicherzellen und Testverfahren für seine redundanten Einheiten | |
DE10135583A1 (de) | Datengenerator zur Erzeugung von Testdaten für wortorientierte Halbleiterspeicher | |
DE19729579C2 (de) | Verfahren zum Aktivieren einer redundanten Wortleitung bei Inter-Segment-Redundanz bei einem Halbleiterspeicher mit in Segmenten organisierten Wortleitungen | |
DE10157537A1 (de) | Integrierter Speicher und Verfahren zur Reparatur eines integrierten Speichers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8130 | Withdrawal |