DE19910353A1

DE19910353A1 - Halbleiter-Festwertspeicheranordnung mit Substratkontakt und Polysilizium-Überbrückungszelle

Info

Publication number: DE19910353A1
Application number: DE19910353A
Authority: DE
Inventors: Ekkart Martin; Martin Ostermayr
Original assignee: Siemens AG
Current assignee: Infineon Technologies AG
Priority date: 1999-03-09
Filing date: 1999-03-09
Publication date: 2000-09-21
Also published as: WO2000054334A1; KR20010109308A; US20020060347A1; CN1343373A; JP2002539610A; JP3781969B2; EP1166356A1; US6448617B1

Abstract

Die Erfindung betrifft eine Halbleiter-Festwertspeicheranordnung, bei der für Substratkontakte (9) zur Wannenkontaktierung Durchkontaktierungen (11) zwischen einer Metallbahn (7) und polykristallinem Silizium einer Wortleitung (WL) und Aufbruch (10) der Wortleitungen (WL) einheitliche Zwischenzellen (16) verwendet werden, die alternierend gespiegelt längs der Wortleitungen (WL) angeordnet sind.

Description

Die vorliegende Erfindung betrifft eine Halbleiter-Festwert speicheranordnung mit einem Halbleitersubstrat, mit einer Vielzahl von in einem Speicherzellenfeld im Halbleitersub strat angeordneten Speicherzellen aus jeweils mehreren Tran sistoren, mit aus polykristallinem Silizium bestehenden Wort leitungen und mit parallel zu den Wortleitungen verlaufenden und von diesen durch einen Zwischenisolator getrennten Me tallbahnen, wobei die Wortleitungen in deren Längsrichtung jeweils nach einer ersten Anzahl von Speicherzellen aufgebro chen und über die Metallbahnen auffrischbar sind und das Halbleitersubstrat jeweils nach einer zweiten Anzahl von Speicherzellen über einen Substratkontakt mit Bezugspotential beaufschlagbar ist.

Halbleiter-Festwertspeicheranordnungen gibt es bekanntlich mit sogenannten Diffusions-Festwertspeichern (ROMs) und soge nannten Kontakt-ROMs. Bei Diffusions-ROMs wird im gesamten Speicherzellenfeld durch kundenspezifische Festlegung zuletzt eine Diffusion eingebracht, während bei Kontakt-ROMs der letzte Schritt in der der kundenspezifischen Festlegung ent sprechenden Anbringung der jeweiligen Kontakte besteht. Bei der Diffusion handelt es sich dabei um die Einbringung von Source-Zonen und Dram-Zonen, während bei der Anbringung der Kontakte Source-Kontakte und Drain-Kontakte erstellt werden.

Im einzelnen werden dabei in einem Speicherzellenfeld die einzelnen Speicherzellen bzw. der MOS-Feldeffekttransistoren bis auf Source- und Drain-Diffusion oder bis auf Source- und Drain-Kontakte fertiggestellt. Entsprechend dem in der Fest wertspeicheranordnung abzuspeichernden Speicherinhalt werden sodann die einzelnen Transistoren mit Source- und Drain-Dif fusion oder mit Source- und Drain-Kontakten versehen. Ein Transistor mit Diffusion (oder Kontakten) bedeutet dabei eine logische "0", während einem Transistor ohne Diffusion (bzw. ohne Kontakte) eine logische "1" zugeordnet ist. Mit anderen Worten, ist ein Transistor vorhanden, so bedeutet dies eine logische "0", während das Fehlen eines Transistors durch Nichtvorhandensein von Diffusion oder Kontakten einer logi schen "1" zugeordnet ist.

Im Speicherzellenfeld einer solchen Halbleiter-Festwertspei cheranordnung sind nun eine Wannenkontaktierung, ein soge nannter Aufbruch der Wortleitung und eine Metall-Polysili zium-Überbrückung erforderlich. Bei der Wannenkontaktierung legt ein sogenannter Substratkontakt an die Wannenzone der Speicherzellen das Bezugspotential Vss, während ein Aufbruch der Wortleitung erfolgt, da das die Wortleitung bildende po lykristalline Silizium aus Kapazitätsgründen bzw. nach den sogenannten "ESD-Regeln" nach bestimmten Längen unterbrochen werden muß. Außerdem ist es erforderlich, die dem polykri stallinen Silizium der Wortleitungen aufgeprägten Signale ebenfalls nach einer bestimmten Länge aufzufrischen. Dies ge schieht nun dadurch, daß nach einer technologie-abhängigen x fachen, beispielsweise der 100-fachen Breite eines Transi stors, über den eine Wortleitung geführt ist, deren polykri stallines Silizium unterbrochen und die Wortleitung durch ei ne Metall-Polysilizium-Überbrückung aufgefrischt wird. Für diese Metall-Polysilizium-Überbrückung läuft oberhalb des po lykristallinen Siliziums der Wortleitung, von dieser durch einen Zwischenisolator aus beispielsweise Siliziumdioxid ge trennt, eine Metallbahn aus beispielsweise Aluminium oder Kupfer. Zum Auffrischen eines durch das polykristalline Sili zium der Wortleitung übertragenen Signals wird eine Verbin dung zwischen der Metallbahn und dem polykristallinem Silizi um hergestellt.

Wenn angenommen wird, daß beispielsweise acht Transistoren, die in zwei Reihen angeordnet sind, eine Speicherzelle bil den, dann wird nach einer ersten Anzahl von Speicherzellen, beispielsweise drei Speicherzellen, ein Substratkontakt ange bracht, während ein Aufbruch der Wortleitung bzw. deren Auf frischung jeweils nach einer zweiten Anzahl von Speicherzel len, beispielsweise neun Speicherzellen, vorgenommen wird.

Die Wannenkontaktierung mit den Substratkontakten sowie Auf bruch und Auffrischung der Wortleitung erfolgen also nicht in den Speicherzellen des Speicherzellenfeldes, sondern vielmehr in regelmäßigen Abständen längs den einzelnen Wortleitungen. Hierzu sind zwangsläufig weitere Zwischenzellen erforderlich: nach jeweils der ersten Anzahl von Speicherzellen wird eine Zwischenzelle für einen Substratkontakt zur Wannenkontaktie rung vorgesehen, während nach jeweils der zweiten Anzahl von Speicherzellen Aufbruch und Auffrischung der Wortleitung er folgen.

Fig. 3 zeigt eine Draufsicht auf eine herkömmliche Halblei ter-Festwertspeicheranordnung mit Speicherzellenfeldern 1 bis 3, die jeweils aus Speicherzellen mit 4 × 2 Transistoren be stehen. Nach jeweils drei Speicherzellen (vgl. hierzu eine obere Reihe 4 dieser Speicherzellen) liegt eine Zwischenzelle 5 mit einem Substratkontakt vor, über den Bezugspotential Vss an die Wanne der Speicherzellenfelder 1 bis 3 gelegt wird. In einem Abstand von jeweils neun Speicherzellen werden ein Auf bruch und eine Auffrischung von Wortleitungen WL an Zwischen zellen 6 vorgenommen: hier ist das polykristalline Silizium der Wortleitungen unterbrochen und jeweils durch den darüber liegenden Zwischenisolator mit der darauf geführten Metall bahn verbunden.

Bei der bestehenden Halbleiter-Festwertspeicheranordnung wird also relativ viel Platz für die Zwischenzellen benötigt, wie dies aus der Draufsicht der Fig. 3 zu ersehen ist.

Fig. 4 zeigt in einem vergrößerten Maßstab eine der Zwischen zellen 5: über einer Wortleitung WL aus polykristallinem Si lizium ist - von dieser durch einen Zwischenisolator getrennt - eine Metallbahn 7 angeordnet, die parallel zu dem polykri stallinen Silizium der Wortleitung WL verläuft. Wiederum oberhalb von dieser Metallbahn 7 ist eine Metallisierung 8 vorgesehen, die von der Metallisierung 7 ebenfalls durch ei nen Zwischenisolator getrennt ist. Durch diese Metallisierung 8 wird Bezugspotential Vss über einen Substratkontakt 9 der Wanne der Speicherzellenfelder zugeführt.

Fig. 5 zeigt eine Zwischenzelle 6 mit einer Unterbrechung bzw. einem Aufbruch 10 des polykristallinen Siliziums der Wortleitung WL, einer Durchkontaktierung 11 zwischen der je weiligen Metallbahn 7 und dem polykristallinen Silizium der darunterliegenden Wortleitung WL und einem Substratkontakt 12.

Zusammenfassend ist also festzuhalten, daß bei bestehenden Halbleiter-Festwertspeicheranordnungen zwei unterschiedliche Zwischenzellen benötigt werden: die einen Zwischenzellen die nen zur Wannenkontaktierung, während in den anderen Zwischen zellen Aufbruch, Auffrischung und Wannenkontaktierung des po lykristallinen Siliziums der Wortleitungen vorgenommen wird. Dies erfordert insgesamt ein häufiges Auftreten beider Zwi schenzellen, was notwendigerweise eine Verringerung der An zahl der eigentlichen Speicherzellen zwischen den Zwischen zellen nach sich zieht. Damit geht letztlich Speicherplatz in der Halbleiter-Festwertspeicheranordnung verloren, was einer weiteren Miniaturisierung von dieser entscheidend im Wege steht.

Es ist daher Aufgabe der vorliegenden Erfindung, eine Halb leiter-Festwertspeicheranordnung zu schaffen, die durch Ein satz von weniger Zwischenzellen für Substratkontakte, Auf bruch und Auffrischung weniger Platz benötigt und damit eine Vergrößerung der für die eigentlichen Speicherzellen zur Ver fügung stehenden Fläche erlaubt. Diese Aufgabe wird bei einer Halbleiter-Festwertspeicheranordnung der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß bei zwei senkrecht zur Längsrichtung der Wortleitung unmittelbar nebeneinander liegenden und sich in Längsrichtung der Wortleitung peri odisch wiederholenden Zwischenzellenhälften in einer ersten Zwischenzellenhälfte das polykristalline Silizium der Wort leitungen aufgebrochen und ein Substratkontakt gesetzt ist und in einer zweiten Zwischenzellenhälfte die Auffrischung des polykristallinen Siliziums erfolgt und in diesen neben einanderliegenden Zwischenzellenhälften die ersten und die zweiten Zwischenzellenhälften alternierend vertauscht sind.

Bei der Erfindung wird also anstelle von zwei Zwischenzellen nur lediglich eine Zwischenzelle aus zwei Zwischenzellenhälf ten benötigt, die alternierend gespiegelt eingesetzt sind.

Werden beispielsweise zwei übereinanderliegende Speicherzel len aus insgesamt 4 × 4 Transistoren betrachtet, so wird in der Zwischenzellenhälfte bei der oberen Speicherzelle aus 4 × 2 Transistoren das polykristalline Silizium aufgebrochen und die Wannenkontaktierung mit Hilfe eines Substratkontaktes vorgenommen, während in der unteren Zwischenzellenhälfte für die untere Speicherzellen aus ebenfalls 4 × 2 Transistoren die Auffrischung der Wortleitung durch Überbrückung der Me tallbahn zu dem polykristallinen Silizium durch Kontakte aus Wolfram erfolgt. Diese Zwischenzelle wird alternierend einge setzt, so daß jeweils eine der beiden Reihen der oberen und der unteren Speicherzellen einmal unterbrochen und einmal aufgefrischt wird.

Durch die Gestaltung der sich über zwei Reihen der Speicher zellen erstreckenden Zwischenzellen ist eine Platzersparnis in der Größenordnung von 42 bis 47% möglich, da nur eine Art Zwischenzellen benötigt wird, die alternierend gespiegelt eingesetzt wird. Durch die Verwendung von nur einer Art von Zwischenzellen ergibt sich überdies ein vereinfachter Aufbau der Halbleiter-Festwertspeicheranordnung.

Die erfindungsgemäße Halbleiter-Festwertspeicheranordnung ist ohne weiteres mit Speicherzellen verwendbar, die Diffusions- ROMs oder Kontakt-ROMs aufweisen. Weiterhin erfolgt bei ihr eine Wannenkontaktierung in gleicher Häufigkeit wie ein Auf bruch bzw. eine Auffrischung des polykristallinen Siliziums der Wortleitungen. Von besonderem Vorteil ist aber, daß die einzelnen Kontakte für Wannenkontaktierung, also der Sub stratkontakt, sowie die Durchkontaktierungen für Auffrischung in einer Reihe senkrecht zu der Längsrichtung der Wortleitun gen liegen, so daß die so aufgebaute Zwischenzelle besonders wenig Platz erfordert. Durch die sich über zwei Speicherzel len erstreckende Höhe der Zwischenzelle, also insgesamt eine "geradzahlige" Zellenhöhe der Zwischenzelle wird das Design der Halbleiter-Festwertspeicheranordnung erleichtert, da die se Zwischenzelle über zwei Reihen von Speicherzellen ausein andergezogen ist.

Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:

Fig. 1 eine Draufsicht auf eine erfindungsgemäße Halb leiter-Festwertspeicheranordnung,

Fig. 2 eine Draufsicht auf eine Zwischenzelle der erfin dungsgemäßen Halbleiter-Festwertspeicheranordnung in vergrößerter Darstellung,

Fig. 3 eine Draufsicht auf eine bestehende Halbleiter- Festwertspeicheranordnung und

Fig. 4 und 5 Draufsichten auf vergrößerte Zwischenzellen der bestehenden Halbleiter-Festwertspeicheran ordnung.

Die Fig. 3 bis 5 sind bereits eingangs erläutert worden. In den Fig. 1 und 2 werden für einander entsprechende Bauteile die gleichen Bezugszeichen wie in den Fig. 3 bis 5 verwendet.

Fig. 1 zeigt Wortleitungen WL aus polykristallinem Silizium, die - wie in Fig. 3 bei der bestehenden Halbleiter-Festwert speicheranordnung - durch einen nicht gezeigten Zwischeniso lator aus Siliziumdioxid und/oder Siliziumnitrid von einer Metallbahn 7 getrennt sind, die jeweils parallel zu dem poly kristallinen Silizium der Wortleitung WL verläuft. Außerdem sind Diffusionsgebiete 13 dargestellt, die sich parallel zu den Wortleitungen WL aus polykristallinem Silizium erstrec ken. Diffusionen 15 für einzelne Transistoren Tr1, Tr2 sind abwechselnd unterhalb einer oberen bzw. unteren Wortleitung WL geführt, so daß die einzelnen Transistoren Tr1, Tr2 usw. ihr Gate in der oberen bzw. unteren Wortleitung WL haben. Speziell ein derartiger Festwertspeicher ist frei program mierbar.

Wie in Fig. 3 wird hier eine Speicherzelle aus 4 × 2 Transi storen gebildet.

Bei der erfindungsgemäßen Halbleiter-Festwertspeicheranord nung sind nun Zwischenzellen 16 alternierend gespiegelt ange ordnet: eine solche Zwischenzelle 16 weist einen Aufbruch 10 des polykristallinen Siliziums der Wortleitungen WL alternie rend gespiegelt auf: während dieser Aufbruch 10 in Fig. 1 in der oberen Reihe der Speicherzellen in der linken Zwischen zelle 16 vorliegt, ist er in der zweiten Reihe von Speicher zellen in der rechten Zwischenzelle 16 angeordnet. In glei cher Weise sind auch die Substratkontakte 9 sowie die Polysi liziumkontakte 11 zur Überbrückung der Metallbahnen 7 mit dem polykristallinen Silizium der Wortleitungen WL alternierend gespiegelt angeordnet. Mit anderen Worten, die in Fig. 1 rechte Speicherzelle 16 ist in bezug auf die in der gleichen Figur linke Speicherzelle 16 um 180° gedreht.

Auf diese Weise wird erreicht, daß mit nur einem Typ von Zwi schenzellen 16, der alternierend gespiegelt eingesetzt wird, bei zuverlässiger Wannenkontaktierung durch die Substratkon takte 9, Aufbruch 10 des polykristallinen Siliziums der Wort leitungen WL und Auffrischung des polykristallinen Siliziums der Wortleitungen WL von den Metallbahnen 7 über die Durch kontaktierungen 11 ein minimaler Platzbedarf für diese Zwi schenzellen 16 benötigt wird. Mit anderen Worten, die Erfin dung ermöglicht eine Platzeinsparung in der Größenordnung von 42 bis 47% bei einem vereinfachten Makroaufbau, so daß ins gesamt auf der gleichen Fläche erheblich mehr Speicherzellen als beim Stand der Technik untergebracht werden können.

Fig. 2 zeigt eine Zwischenzelle 16 in vergrößerter Darstel lung mit einer Metallisierung 8 zur Zuführung des Bezugspo tentials Vss zu dem Substratkontakt 9 und Durchkontaktierun gen 17 zu den Diffusionsgebieten 13.

Bezugszeichenliste

1

Speicherzellenfeld

2

Speicherzellenfeld

3

Speicherzellenfeld

4

Reihe von Speicherzellen

5

Zwischenzellen für Wannenkontaktierung

6

Zwischenzellen für Aufbruch und Auffrischung der Wortleitungen

7

Metallbahn

8

Metallisierung

9

Substratkontakt

10

Aufbruch

11

Durchkontaktierung zwischen Metallisierung und poly kristallinem Silizium

12

Substratkontakt

13

Diffusionsgebiet

15

Transistoren

16

Zwischenzelle

17

Durchkontaktierungen zu Diffusionsgebieten
WL Wortleitungen

Claims

1. Halbleiter-Festwertspeicheranordnung mit einem Halblei tersubstrat, mit einer Vielzahl von in einem Speicherzel lenfeld im Halbleitersubstrat angeordneten Speicherzellen aus jeweils mehreren Transistoren (Tr1, Tr2, . . .), mit aus polykristallinen Silizium bestehenden Wortleitungen (WL) und mit parallel zu den Wortleitungen (WL) verlau fenden und von diesen durch einen Zwischenisolator ge trennten Metallbahnen (7), wobei die Wortleitungen (WL) in deren Längsrichtung jeweils nach einer ersten Anzahl von Speicherzellen aufgebrochen (vgl. 10) und über die Metallbahnen (7) auffrischbar (vgl. 11) sind und das Halbleitersubstrat jeweils nach einer zweiten Anzahl von Speicherzellen über einen Substratkoritakt (9) mit Bezugs potential (Vss) beaufschlagbar ist,
dadurch gekennzeichnet, daß

- bei zwei senkrecht zur Längsrichtung der Wortleitungen (WL) unmittelbar nebeneinanderliegenden und sich in Längsrichtung der Wortleitungen (WL) periodisch wieder holenden Zwischenzellenhälften (16) in einer ersten Zwischenzellenhälfte das polykristalline Silizium der Wortleitungen (WL) aufgebrochen (vgl. 10) und ein Sub stratkontakt (9) gesetzt ist und in einer zweiten Zwi schenzellenhälfte die Auffrischung (vgl. 11) des poly kristallinen Siliziums der Wortleitungen (WL) erfolgt und
- in diesen nebeneinanderliegenden Zwischenzellenhälften die ersten und die zweiten Zwischenzellenhälften alter nierend vertauscht sind.

2. Halbleiter-Festwertspeicheranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Speicherzellen Diffusions- oder Kontakt-Fest wertspeicher enthalten.

3. Halbleiter-Festwertspeicheranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Substratkontakte (9) in gleicher Anzahl wie Aufbruch (10) und Auffrischung (11) des polykristallinen Siliziums der Wortleitungen (WL) vorliegen.

4. Halbleiter-Festwertspeicheranordnung nach einem der An sprüche 1 bis 3, dadurch gekennzeichnet, daß die Auffrischung des polykristallinen Siliziums der Wort leitungen (WL) über Durchkontaktierungen (11) von der Me tallbahn (7) zu dem polykristallinen Silizium erfolgt.

5. Halbleiter-Festwertspeicheranordnung nach einem der An sprüche 1 bis 4, dadurch gekennzeichnet, daß sämtliche Kontakte der Zwischenzellen (16) in einer Reihe senkrecht zu der Längsrichtung der Wortleitungen (WL) an geordnet sind.