DE19854187B4 - Elementisolationsstruktur für Halbleitervorrichtung und deren Verfahren - Google Patents

Elementisolationsstruktur für Halbleitervorrichtung und deren Verfahren Download PDF

Info

Publication number
DE19854187B4
DE19854187B4 DE19854187A DE19854187A DE19854187B4 DE 19854187 B4 DE19854187 B4 DE 19854187B4 DE 19854187 A DE19854187 A DE 19854187A DE 19854187 A DE19854187 A DE 19854187A DE 19854187 B4 DE19854187 B4 DE 19854187B4
Authority
DE
Germany
Prior art keywords
layer
active zones
conductive layer
zones
pseudo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19854187A
Other languages
English (en)
Other versions
DE19854187A1 (de
Inventor
Jae-Gyung Ahn
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19854187A1 publication Critical patent/DE19854187A1/de
Application granted granted Critical
Publication of DE19854187B4 publication Critical patent/DE19854187B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

Elementisolationsstruktur für eine Halbleitervorrichtung, die umfasst:
ein Halbleitersubstrat (10), worin zwei aktive Zonen (11) und eine dazwischenliegende Feldisolationszone (12) mit einer Mehrzahl von pseudoaktiven Zonen (13) definiert sind;
eine Mehrzahl von zwischen den Zonen (11, 12, 13) geformten Gräben (40);
eine in die Mehrzahl von Gräben (40) gefüllte Füllschicht (50);
eine auf dem Halbleitersubstrat (10) einschließlich der Füllschicht (50) geformte Gate-Isolationsschicht (60); und
eine auf der Gate-Isolationsschicht (60) zwischen den zwei aktiven Zonen (11) durchgängig geformte zweite Leitungsschicht (70);
wobei
die Gate-Isolationsschicht (60) die pseudoaktiven Zonen (13) und die aktiven Zonen (11) bedeckt;
die zweite Leitungsschicht (70) die Gate-Isolationsschicht (60) über den pseudoaktiven Zonen (13) und den aktiven Zonen (11) bedeckt und der über den pseudoaktiven Zonen (13) liegende Teil der zweiten Leitungsschicht (70) aus undotiertem polykristallinem Silizium besteht;
Gate-Elektroden (71) in den über den aktiven Zonen (11) liegenden Teilen der...

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Bereich der Erfindung
  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung und besonders eine Elementisolationsstruktur und deren Verfahren, die für eine Halbleitervorrichtung, die eine Isolationsstruktur mit breitem Graben enthält, geeignet sein kann.
  • 1A bis 1E zeigen ein Elementisolationsverfahren für eine Halbleitervorrichtung gemäß dem Stand der Technik.
  • Zunächst werden, wie in 1A dargestellt, eine erste Silizium-Isolationsschicht 2 und eine polykristalline Siliziumschicht 3 der Reihe nach auf einem Halbleitersubstrat 1 geformt, worin eine Zone zur Formung von Elementen (oder aktive Zone) 1a und eine Feldisolationszone 1b definiert sind. Dann werden die erste Silizium-Isolationsschicht 2 und die polykristalline Siliziumschicht 3 geätzt und gemustert, damit ein oberer Teil des Halbleitersubstrats 1, der der Feldisolationszone 1b entspricht, freigelegt werden kann.
  • Wie in 1B gezeigt, werden die gemusterte erste Silizium-Isolationsschicht 2 und die polykristalline Siliziumschicht 3 als Maske benützt, das freigelegte Halbleitersubstrat 1 selektiv geätzt und dadurch eine Mehrzahl breiter Gräben 4 geformt.
  • Wie in 1C dargestellt, werden die Oberflächen der Mehrzahl von Gräben 4 und die polykristalline Siliziumschicht 3 thermisch oxidiert, auf deren oberen Teil eine zweite Silizium-Isolationsschicht (nicht gezeigt) geformt und dann auf der zweiten Silizium-Isolationsschicht durch ein Verfahren zur chemischen Abscheidung aus der Dampfphase eine dritte Silizium-Isolationsschicht (Füllschicht) 5 geformt, um in jedem Graben gefüllt zu werden. Zu diesem Zeitpunkt ist eine der Mehrzahl von Gräben 4 entsprechende Oberfläche der Füllschicht 5 eingesunken.
  • Wie in 1D gezeigt, wird die in die Gräben 4 gefüllte Füllschicht 5 durch chemisch-mechanisches Polieren oder Zurücksetzen entfernt, bis ein oberer Teil der polykristallinen Siliziumschicht 3 freigelegt ist.
  • Wie in 1E dargestellt, werden polykristalline Siliziumschicht 3 und die erste Silizium-Isolationsschicht 2 der Reihe nach entfernt, so dass die Füllschicht 5 nur in den jeweiligen Gräben 4 verblieben kann.
  • Das Elementisolationsverfahren nach dem Stand der Technik hat jedoch besonders für den Fall breiter Gräben, wenn die Füllschicht darauf abgeschieden wird, um ausreichend in die Gräben gefüllt zu werden, den Nachteil, dass, falls die Füllschicht geätzt wird, um die Oberfläche des Halbleitersubstrats eben zu machen, eine Wölbung erzeugt wird, da die den Gräben entsprechende Füllschicht eingesunken ist.
  • US 5,665,633 A offenbart eine Halbleitervorrichtung, die neben einer schmalen Feldisolationszone eine breite Feldisolationszone mit Gräben umfasst, zwischen denen sogenannte Mesas angeordnet sind. Lateral benachbart zu der Feldisolationszone und durch Gräben von dieser getrennt weist das Substrat dieser Halbleitervorrichtung aktive Bereiche auf. Im Bereich der Feldisolationszone ist auf der Füllschicht und den Mesas eine dielektrische Gate-Schicht angeordnet. Lateral davon beabstandet ist eine weitere dielektrische Gate-Schicht über den aktiven Zonen angeordnet, so dass ein zwischen Gate-Schichten liegender Oberflächenbereich des Substrats frei bleibt. Ferner ist auf der Gate-Schicht in der Feldisolationszone und in dem dazwischenliegenden freien Bereich des Substrats eine leitfähige nicht näher spezifiziert Schicht als lokale Verbindung ausgebildet, wobei diese Schicht die Gate-Schicht der aktiven Zonen nicht bedeckt. Zum elektrischen Verbinden der aktiven Zonen werden auf der Gate-Schicht derselben Gate-Elektroden angeordnet.
  • Außerdem offenbart US 5,665,633 A ein Verfahren zur Herstellung der oben beschriebenen Halbleitervorrichtung, wobei die Gate-Schichten der Feldisolationszone und der aktiven Zone lateral voneinander beabstandet, d.h. mit einem dazwischenliegenden freien Substratbereich, gebildet werden. Zum elektrischen Verbinden der Feldisolationszone wird auf der Gate-Schicht der Feldisolationszone und dem freien Substratbereich die leitende lokale Verbindung gebildet. Da diese lokale Verbindung nicht zum elektrischen Verbinden der aktiven Zonen dient, werden auf der Gate-Schicht der aktiven Zonen Gate-Elektroden ausgebildet.
  • US 5,001,085 beschreibt ein Verfahren zur Herstellung von tiefen Gräben in einem Halbleitersubstrat, bei dem eine Maske verwendet wird, die insbesondere für halogenisiertes Plasmaätzen geeignet ist. Das dort offenbarte Verfahren betrifft lediglich ein Herstellungsverfahren für Gräben eines Halbleiterelements. Dementsprechend ist die Definition von Feldisolationszonen und aktiven Zonen sowie das Ausbilden von Schichten auf dem Substrat zum elektrischen Verbinden von Bereichen desselben nicht beschrieben.
  • In vergleichbarer Weise offenbart US 5,053,105 ein Verfahren zur Herstellung schmaler tiefer Gräben in einem Substrat, bei dem metallische Ätzmasken verwendet werden, die keiner Erosion bei einem halogeniserten Plasmaätzverfahren unterliegen. Auch hier umfasst das Verfahren keine Definition von Feldisolationszonen und aktiven Zonen unterschiedlicher Funktion für ein Substrat sowie das Anordnen von Schichten auf dem Substrat zum elektrischen Anschließen unterschiedlicher Bereiche desselben.
  • EP 0 844660 A1 offenbart eine Halbstruktur, bei der eine über pseudoaktiven Zonen und aktiven Zonen ausgebildete Leitungsschicht nicht durchgängig ist.
  • US 5,663,588 A1 offenbart eine Halbleitervorrichtung mit einer über aktiven und pseudoaktiven Zonen ausgebildeten Gate-Isolationsschicht.
    •
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist Aufgabe der vorliegenden Erfindung, durch Formen eines pseudoaktiven Musters in einem Anfangsstadium in einer Feldisolationszone, in der die Gräben geformt werden, grundsätzlich zu verhindern, dass breite Gräben geformt werden, und eine Kapazität eines parasitären Kondensators einer Leitung über der Feldisolationszone mit pseudoaktiven Zonen ähnlich einer Kapazität eines parasitären Kondensators einer Leitung über einer Feldisolationszone nach dem Stand der Technik zu machen.
  • Um die oben beschriebene Aufgabe der vorliegenden Erfindung zu erfüllen, wird eine Elementisolationsstruktur gemäß Anspruch 1 bereitgestellt.
  • Um die oben beschriebene Aufgabe der vorliegenden Erfindung zu erfüllen, wird außerdem ein Elementisolationsverfahren für eine Halbleitervorrichtung gemäß Anspruch 4 bereitgestellt.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die vorliegende Erfindung wird mit Bezug auf die beigefügten Zeichnungen, die nur der Darstellung dienen und die vorliegende Erfindung somit nicht beschränken, besser verständlich.
  • 1A bis 1E sind Schnittansichten, die der Reihe nach ein Elementisolationsverfahren für eine Halbleitervorrichtung gemäß dem Stand der Technik zeigen;
  • 2 ist eine Draufsicht auf eine Elementisolationsstruktur für eine Halbleitervorrichtung gemäß der vorliegenden Erfindung;
  • 3 ist eine Schnittansicht der Elementisolationsstruktur entlang der Linie 3-3' in 2; und
  • 4A bis 4E sind Schnittansichten, die der Reihe nach ein Elementisolationsverfahren für die Halbleitervorrichtung gemäß der vorliegenden Erfindung zeigen.
    •
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • Eine Elementisolationsstruktur für eine Halbleitervorrichtung und deren Verfahren gemäß der vorliegenden Erfindung werden nun mit Bezug auf die beigefügten Zeichnungen beschrieben.
  • Wie in 2 und 3 gezeigt, sind in einem Halbleitersubstrat 10 eine aktive Zone 11 und eine Feldisolationszone 12 definiert. Die Feldisolationszone 12 weist eine Mehrzahl von pseudoaktiven Zonen 13 auf. Eine Mehrzahl von Gräben 40 ist auf dem Halbleitersubstrat 10 zwischen den Zonen 11, 12 und 13 geformt. Die Mehrzahl von Gräben ist mit einem Füllmaterial 50 gefüllt. Auf dem Füllmaterial 50 und oberen Teilen der jeweiligen Zonen 11, 12 und 13 ist eine Gate-Isolationsschicht 60 geformt. Auf der Gate-Isolationsschicht 60 ist eine zweite Leitungsschicht 70 geformt.
  • Die Gate-Elektrode 71 ist in der zweiten Leitungsschicht 70 gebildet, deren entsprechender Teil mit identischen oder unterschiedlichen Störstellen dotiert ist.
  • Die oben nicht erläuterte Bezugsziffer 80 in 3 bezeichnet eine Co-Salizidschicht (selbstjustierende Silizidschicht).
  • 4A bis 4E zeigen das Elementisolationsverfahren für die Halbleitervorrichtung gemäß der vorliegenden Erfindung.
  • Zunächst werden, wie in 4A gezeigt, der Reihe nach die erste Isolationsschicht 20 und die erste Leitungsschicht 30 auf dem Halbleitersubstrat 10, worin die Zone zur Formung von Elementen (aktive Zone) 11 und die Feldisolationszone 12 (mit den pseudoaktiven Zonen 13) definiert sind, geformt und dann werden die erste Isolationsschicht 20 und die erste Leitungsschicht 30 geätzt und gemustert, so dass die Feldisolationszone 12 abgesehen von der aktiven Zone 11 und den pseudoaktiven Zonen 13 freigelegt werden kann. Die Mehrzahl von Gräben 40 wird durch Verwenden der gemusterten ersten Isolationsschicht 20 und der ersten Leitungsschicht 30 als Maske und durch selektives Ätzen des freigelegten Halbeitersubstrats 10 geformt. Um in die Mehrzahl von Gräben 40 gefüllt zu werden, wird die Füllschicht 50 durch eine chemische Abscheidung aus der Dampfphase in den Gräben 40 und auf der erste Leitungsschicht 30 geformt. Die Füllschicht 50 besteht aus einer Siliziumoxidschicht, einem Boro-Phospho-Silikatglas (BPSG), einem Borosilikatglas (BSG), einem Phosphosilikatglas (PSG) oder einer Kombination daraus.
  • Die pseudoaktiven Zonen 13 in der Feldisolationszone 12 dienen hier dazu, grundsätzlich zu verhindern, dass ein breiter Graben geformt wird. Zu diesem Zeitpunkt wird vorausgesetzt, dass eine maximale Breite der aktiven Schicht und eine minimale Breite der aktiven Schicht jeweils A und B sind. Das Verhältnis zwischen der pseudoaktiven Zone 13 und der Feldisolationszone 12 wird durch die Größe von A und B bestimmt. Zusätzlich gibt "2A" einen maximalen aktiven Raum an, in dem keine Wölbung auftritt.
  • Wie in 4B gezeigt, wird an der Füllschicht 50 ein chemisch-mechanisches Polieren oder ein Zurückätzen vorgenommen, bis ein oberer Teil der ersten Leitungsschicht 30 freigelegt ist.
  • Dann werden, wie in 4C gezeigt, die erste Leitungsschicht 30 und die erste Isolationsschicht 20 der Reihe nach entfernt, damit die Füllschicht 50 in der Mehrzahl von Gräben 40 verbleiben kann. Deshalb bleibt die freigelegte Oberfläche des Halbleitersubstrats 10 auf gleicher Höhe mit den oberen Teilen der Gräben 40. Eine zweite Isolationsschicht (Gate-Isolationsschicht) 60 wird auf dem Halbleitersubstrat 10 und der Füllschicht 50 in der Mehrzahl von Gräben geformt und eine zweite Leitungsschicht 70 wird auf der Gate-Isolationsschicht 60 geformt. Als zweite Leitungsschicht 70 wird eine undotierte polykristalline Siliziumschicht verwendet.
  • Wie in 4D gezeigt, wird eine Gate-Elektrode 71, die durch eine Ionenimplantation entweder mit N-Störstellen oder P-Störstellen dotiert ist, in der der aktiven Zone 11 im Halbleitersubstrat 10 entsprechenden zweiten Leitungsschicht 70 geformt.
  • Wie in 4E gezeigt, wird auf der zweiten Leitungsschicht 70 einschließlich der Gate-Elektrode 71 durch chemische Abscheidung aus der Dampfphase eine Kobaltschicht geformt. Dann wird durch Glühen des Kobalts die Co-Salizidschicht (selbstjustierende Silizidschicht) 80 geformt. Das Elementisolationsverfahren für die Halbleitervorrichtung gemäß der vorliegenden Erfindung ist damit abgeschlossen.
  • Bei dem Elementisolationsverfahren gemäß der vorliegenden Erfindung wird die undotierte polykristalline Siliziumschicht 70 geformt, um zu verhindern, dass die Geschwindigkeit einer Schaltung infolge eines in der Feldisolationszone geformten parasitären Kondensators vermindert wird.
  • Obwohl das undotierte polykristalline Silizium 70 benützt wird, wird jedoch, da eine Kapazität des parasitären Kondensators immer noch größer als eine Kapazität des parasitären Kondensators in der Feldisolationszone nach dem Stand der Technik ist, bevorzugt, die Feldisolationszonen 12 zwischen den pseudoaktiven Zonen 13 zu formen, um die Größe der undotierten polykristallinen Zone zu minimieren.
  • Zum Beispiel kann die Dicke der polykristallinen Siliziumschicht 70 (der zweiten Leitungsschicht) 200 nm, die Tiefe des Grabens 40 300 nm und die Dicke der Gate-Oxidschicht 60 (der zweiten Isolationsschicht) 5 nm betragen.
  • Wie bisher angegeben, besitzt das Elementisolationsverfahren für die Halbleitervorrichtung gemäß der vorliegenden Erfindung den Vorteil, dass durch Formen der Mehrzahl von pseudoaktiven Zonen in der Feldisolationszone und somit grundsätzliches Verhindern der Formung breiter Gräben beim Ätzen keine Wölbung erzeugt wird.
  • Außerdem kann die Kapazität des parasitären Kondensators, der in der pseudoaktiven Gate-Isolationsschicht-Gate-Elektrode der Feldisolationszone erzeugt wird, minimiert werden.
  • Ferner wird der Isolationsprozess durch Verwenden des pseudoaktiven Musters vereinfacht.

Claims (7)

  1. Elementisolationsstruktur für eine Halbleitervorrichtung, die umfasst: ein Halbleitersubstrat (10), worin zwei aktive Zonen (11) und eine dazwischenliegende Feldisolationszone (12) mit einer Mehrzahl von pseudoaktiven Zonen (13) definiert sind; eine Mehrzahl von zwischen den Zonen (11, 12, 13) geformten Gräben (40); eine in die Mehrzahl von Gräben (40) gefüllte Füllschicht (50); eine auf dem Halbleitersubstrat (10) einschließlich der Füllschicht (50) geformte Gate-Isolationsschicht (60); und eine auf der Gate-Isolationsschicht (60) zwischen den zwei aktiven Zonen (11) durchgängig geformte zweite Leitungsschicht (70); wobei die Gate-Isolationsschicht (60) die pseudoaktiven Zonen (13) und die aktiven Zonen (11) bedeckt; die zweite Leitungsschicht (70) die Gate-Isolationsschicht (60) über den pseudoaktiven Zonen (13) und den aktiven Zonen (11) bedeckt und der über den pseudoaktiven Zonen (13) liegende Teil der zweiten Leitungsschicht (70) aus undotiertem polykristallinem Silizium besteht; Gate-Elektroden (71) in den über den aktiven Zonen (11) liegenden Teilen der durchgängigen zweiten Leitungsschicht (70) ausgebildet sind; und auf der durchgängigen zweiten Leitungsschicht (70) eine durchgängige Co-Salizidschicht (80) geformt ist.
  2. Struktur nach Anspruch 1, bei der über den aktiven Zonen (11) liegende Teile der zweiten Leitungsschicht (70), in denen die Gate-Elektroden (71) ausgebildet sind, mit N-Störstellen oder P-Störstellen dotiert sind.
  3. Struktur nach Anspruch 1 oder 2, bei der die Füllschicht (50) aus einem von einer Siliziumoxidschicht, einem Boro-Phospho-Silikatglas (BPSG), einem Borosilikatglas (BSG), einem Phosphosilikatglas (PSG) oder einer Kombination daraus besteht.
  4. Elementisolationsverfahren für eine Halbleitervorrichtung, mit den Schritten: der Reihe nach Formen einer ersten Isolationsschicht (20) und einer ersten Leitungsschicht (30) auf dem Halbleitersubstrat (10), worin zwei aktive Zonen (11) und eine dazwischenliegende Feldisolationszone (12) mit einer Mehrzahl von pseudoaktiven Zonen (13) definiert sind; Ätzen und Mustern der ersten Isolationsschicht (20) und der ersten Leitungsschicht (30), so dass ein oberer Teil des Halbleitersubstrats (10), auf dem eine Mehrzahl von Gräben (40) geformt werden wird, freigelegt wird; Formen der Mehrzahl von Gräben (40) durch Verwenden der gemusterten ersten Isolationsschicht (20) und ersten Leitungsschicht (30) als Maske und durch Ätzen des freigelegten Halbleitersubstrats (10); Formen einer Füllschicht (50) auf der ersten Leitungsschicht (30) und in der Mehrzahl von Gräben (40); Ätzen der Füllschicht (50), bis ein oberer Teil der ersten Leitungsschicht (30) freigelegt wird; Entfernen der ersten Isolationsschicht (20) und der ersten Leitungsschicht (30); Formen einer Gate-Isolationsschicht (60) auf dem Halbleitersubstrat (10) und der Füllschicht (50) in der Mehrzahl von Gräben (40); und Formen einer zwischen den zwei aktiven Zonen (11) durchgängigen zweiten Leitungsschicht (70) auf der Gate-Isolationsschicht (60); wobei die Gate-Isolationsschicht (60) auf den pseudoaktiven Zonen (13) und den aktiven Zonen (11) geformt wird; die zweite Leitungsschicht (70) über den pseudoaktiven Zonen (13) und den aktiven Zonen (11) durchgängig geformt wird, wobei für den über den pseudoaktiven Zonen (13) liegenden Teil der zweiten Leitungsschicht (70) undotiertes polykristallines Silizium verwendet wird; Formen von Gate-Elektroden (71) in den über den aktiven Zonen (11) liegenden Teilen der durchgängigen zweiten Leitungsschicht (70); und Formen einer durchgehenden Co-Salizidschicht (80) auf der durchgängigen zweiten Leitungsschicht (70).
  5. Verfahren nach Anspruch 4, bei dem N-Störstellen oder P-Störstellen in den über den aktiven Zonen (11) liegenden Teilen der zweiten Leitungsschicht (70), in denen die Gate-Elektroden (71) ausgebildet sind, ionenimplantiert werden.
  6. Verfahren nach Anspruch 4 oder 5, bei dem die Co-Salizidschicht (80) durch Formen und Glühen einer Kobaltschicht auf der zweiten Leitungsschicht (70) geformt wird.
  7. Verfahren nach einem der Ansprüche 4 bis 6, bei dem die Füllschicht (50) aus einer Siliziumoxidschicht, einem Boro-Phospho-Silikatglas (BPSG), einem Borosilikatglas (BSG), einem Phosphosilikatglas (PSG) oder einer Kombination daraus besteht. 7232
DE19854187A 1998-06-05 1998-11-24 Elementisolationsstruktur für Halbleitervorrichtung und deren Verfahren Expired - Fee Related DE19854187B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019980020886A KR100280487B1 (ko) 1998-06-05 1998-06-05 반도체소자에서의소자격리구조및그격리방법
KR20886/98 1998-06-05

Publications (2)

Publication Number Publication Date
DE19854187A1 DE19854187A1 (de) 1999-12-16
DE19854187B4 true DE19854187B4 (de) 2006-05-11

Family

ID=19538471

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19854187A Expired - Fee Related DE19854187B4 (de) 1998-06-05 1998-11-24 Elementisolationsstruktur für Halbleitervorrichtung und deren Verfahren

Country Status (5)

Country Link
US (2) US6337254B1 (de)
JP (1) JP2000036536A (de)
KR (1) KR100280487B1 (de)
DE (1) DE19854187B4 (de)
TW (1) TW402780B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10041084A1 (de) 2000-08-22 2002-03-14 Infineon Technologies Ag Verfahren zur Bildung eines dielektrischen Gebiets in einem Halbleitersubstrat
DE10041691A1 (de) * 2000-08-24 2002-03-14 Infineon Technologies Ag Halbleiteranordnung
US6833622B1 (en) 2003-02-27 2004-12-21 Cypress Semiconductor Corp. Semiconductor topography having an inactive region formed from a dummy structure pattern
KR100607806B1 (ko) * 2004-12-31 2006-08-02 동부일렉트로닉스 주식회사 직류 컨버터의 출력 이득 균일도 개선 방법
KR101158396B1 (ko) * 2005-04-29 2012-06-22 매그나칩 반도체 유한회사 반도체 장치의 제조방법
US8255820B2 (en) 2009-06-09 2012-08-28 Skiff, Llc Electronic paper display device event tracking
US20100315326A1 (en) * 2009-06-10 2010-12-16 Le Chevalier Vincent Electronic paper display whitespace utilization
US20110088100A1 (en) * 2009-10-14 2011-04-14 Serge Rutman Disabling electronic display devices
JP2014187377A (ja) * 2014-05-23 2014-10-02 Renesas Electronics Corp 半導体装置及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5001085A (en) * 1990-07-17 1991-03-19 Micron Technology, Inc. Process for creating a metal etch mask which may be utilized for halogen-plasma excavation of deep trenches
US5053105A (en) * 1990-07-19 1991-10-01 Micron Technology, Inc. Process for creating an etch mask suitable for deep plasma etches employing self-aligned silicidation of a metal layer masked with a silicon dioxide template
US5663588A (en) * 1994-07-12 1997-09-02 Nippondenso Co., Ltd. Semiconductor device having an SOI structure of mesa isolation type and manufacturing method therefor
US5665633A (en) * 1995-04-06 1997-09-09 Motorola, Inc. Process for forming a semiconductor device having field isolation
EP0844660A1 (de) * 1996-11-26 1998-05-27 Matsushita Electric Industrial Co., Ltd. Halbleitervorrichtung und deren Herstellungsverfahren

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4559694A (en) * 1978-09-13 1985-12-24 Hitachi, Ltd. Method of manufacturing a reference voltage generator device
JPS618945A (ja) * 1984-06-25 1986-01-16 Nec Corp 半導体集積回路装置
US4836885A (en) 1988-05-03 1989-06-06 International Business Machines Corporation Planarization process for wide trench isolation
US5362669A (en) 1993-06-24 1994-11-08 Northern Telecom Limited Method of making integrated circuits
US5742090A (en) * 1996-04-04 1998-04-21 Advanced Micro Devices, Inc. Narrow width trenches for field isolation in integrated circuits

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5001085A (en) * 1990-07-17 1991-03-19 Micron Technology, Inc. Process for creating a metal etch mask which may be utilized for halogen-plasma excavation of deep trenches
US5053105A (en) * 1990-07-19 1991-10-01 Micron Technology, Inc. Process for creating an etch mask suitable for deep plasma etches employing self-aligned silicidation of a metal layer masked with a silicon dioxide template
US5663588A (en) * 1994-07-12 1997-09-02 Nippondenso Co., Ltd. Semiconductor device having an SOI structure of mesa isolation type and manufacturing method therefor
US5665633A (en) * 1995-04-06 1997-09-09 Motorola, Inc. Process for forming a semiconductor device having field isolation
EP0844660A1 (de) * 1996-11-26 1998-05-27 Matsushita Electric Industrial Co., Ltd. Halbleitervorrichtung und deren Herstellungsverfahren

Also Published As

Publication number Publication date
KR20000000933A (ko) 2000-01-15
US20020047164A1 (en) 2002-04-25
KR100280487B1 (ko) 2001-03-02
DE19854187A1 (de) 1999-12-16
JP2000036536A (ja) 2000-02-02
TW402780B (en) 2000-08-21
US6337254B1 (en) 2002-01-08

Similar Documents

Publication Publication Date Title
DE10107125B4 (de) Verfahren zum Ausbilden von Kontaktlöchern in einer integrierten Schaltungsvorrichtung durch selektives Ätzen einer Isolationsschicht, um die zu einem Halbleiterbereich benachbarte selbstausrichtende Kontaktfläche zu vergrößern, und dadurch ausgebildeter Kontakt in einer integrierten Schaltungsvorrichtung
DE4424933C2 (de) Verfahren zur Herstellung einer dynamischen Speicherzelle
DE102010037093B4 (de) Halbleitervorrichtung mit vergrabenen Wortleitungen
DE10056871B4 (de) Feldeffekttransistor mit verbessertem Gatekontakt und Verfahren zur Herstellung desselben
DE4316503C2 (de) Verfahren zur Herstellung von Speicherzellen mit verdeckten Bitleitern
DE19542411C2 (de) Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE19750918B4 (de) Halbleitereinrichtung mit Bitleitung und Kondensatorelektrode und zugehöriges Herstellungsverfahren
DE102004021636B4 (de) Halbleitervorrichtung mit selbstausgerichtetem vergrabenem Kontaktpaar und Verfahren zum Ausbilden desselben
DE102011085203B4 (de) Herstellungsverfahren für Halbleiterbauelemente mit Durchgangskontakten
DE3834241A1 (de) Halbleitereinrichtung
DE4320286A1 (de) Verfahren zum elektrischen Kontaktieren des Aktivbereichs einer Halbleiteranordnung
DE10235986A1 (de) Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben
DE19836965A1 (de) Halbleitervorrichtung mit Kondensator und Verfahren zur Herstellung derselben
DE4127967A1 (de) Mos-transistor mit gate-drain-elektrodenueberlapp und verfahren zu seiner herstellung
DE19704149B4 (de) Verfahren zum Herstellen einer Metallverdrahtung an einem Halbleiterbauteil sowie nach diesem Verfahren hergestellte Metallverdrahtung
DE10206149C1 (de) Verfahren zur Herstellung von Kontakten
WO2006005670A1 (de) Verfahren zur herstellung einer kondensatoranordnung sowie zugehörige kondensatoranordnung
DE102019203596B4 (de) Mehrfachstrukturierung mit Dornschnitten, die unter Verwendung einer Blockmaske gebildet werden
DE2921010A1 (de) Verfahren zur herstellung von sowie strukturen fuer vlsi-schaltungen mit hoher dichte
DE112020003222B4 (de) Zwischenverbindungsanordnung mit vollständig ausgerichteten durchkontakten
DE19854187B4 (de) Elementisolationsstruktur für Halbleitervorrichtung und deren Verfahren
DE69738558T2 (de) Verfahren zur Herstellung eines Transistors mit selbstausrichtenden Kontakten
DE19907070A1 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE10223748B4 (de) Verfahren zum Ausbilden einer integrierten Speicherschaltungsanordnung
DE10261404B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 21/762

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee