TW402780B - Device isolation structure for semiconductor device and method thereof - Google Patents

Device isolation structure for semiconductor device and method thereof Download PDF

Info

Publication number
TW402780B
TW402780B TW087117503A TW87117503A TW402780B TW 402780 B TW402780 B TW 402780B TW 087117503 A TW087117503 A TW 087117503A TW 87117503 A TW87117503 A TW 87117503A TW 402780 B TW402780 B TW 402780B
Authority
TW
Taiwan
Prior art keywords
layer
conductive layer
trenches
patent application
scope
Prior art date
Application number
TW087117503A
Other languages
English (en)
Inventor
Jae-Gyung Ahn
Original Assignee
Lg Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg Semicon Co Ltd filed Critical Lg Semicon Co Ltd
Application granted granted Critical
Publication of TW402780B publication Critical patent/TW402780B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Description

Λ7 Η 7 4ϋ27~8 五、發明説明（ 發明背景 1.發明領域 本發明係針對於一種用於製造一種半導體元件之方 法’且特別是一個元件分離結構以及其—種可適用於一包 含一種寬渠溝分離結構之半導體元件之方法。 1·背景技藝之描怵 第1Α至第1Ε圖描述為一種用於一種半導體元件之習 知元件分離方法。 首先，如第1A圖中所述，一層第一矽絕緣層2及一層 多晶矽層3依序被形成於一個半導體基體2之已定界出一個 元件形成區域la (或主動區域）與一個場分離區域11}上。 然後，為使與該場分離區域lb相稱之該半導體基體1之上 面部分能被曝露，該第一層矽絕緣層2及該多晶矽層3被蝕 刻及被作出圖案。 如在第1B圖中所示，該作出圊案的第一層矽絕緣層2 及多晶矽層3作為一個幕罩被使用，該曝露的半導體基體1 被選擇性地蝕刻，且因而形成數個寬渠溝4。 如在第1C圖中所示，該數個渠溝4及該多晶矽層3之 該等之表面被熱氧化，一層第二層矽絕緣層（未示）被形 成於其等之上面部分，且然後一層第三層矽絕緣層（襯層） 5藉由一種化學氣相沉澱被形成於該第二層矽絕緣層上 方，為被填補於各渠溝中。此時，相稱於該數個渠溝4之 該概層5之一個表面被凹陷。 如在第1D圖中所示，被填補於該渠溝4之該襯層5以 本紙張尺度適财轉（CNS) Λϋ(_ 21Gx297&-- ---------裝------·丨訂-Γ-----線 * {請先閲讀背面之注意Ϋ項再填寫本頁) 經消部中央標率局員工消费合作社印製 -4- 經消部中央標苹局負工消費合作社印製 Λ7 ___— H7 五、發明説明（2 ) 402^3〇 一種化學機械研磨法或一種回餘被移除，直至該多晶妙層 3之一個上面部分被曝露。 如在第1E圖中所示，因該多晶矽層3及該第一層石夕絕 緣層2依序被移除所以該襯層5僅可餘留在該等之分別的渠 溝4中β 然而’該習知元件分離方法具有一個困難，特別是在 該等之寬渠溝的該實例中。當該襯層被沉澱於該等之寬渠 溝上以被充分的填補於該等之渠溝中，為防止該襯層被钱 刻而形成該半導體基體階層之該表面，與該等之渠溝相稱 之該襯層被陷落而產生之一個中間凹陷。 發明之概考銳.日弓 於是’本發明之主要目的為，基本上為擗备被 形成，在起始階段藉由在一個該等之渠溝將被形成之場分 離區域中形成一個虛設主動圖案。 本發明之另一個目的為，在一個場分離區域中，製造 在一根虛設主動線之成之二個<生電 容器之一個電容，該電容與在一個習知場分離區域中之一 個寄生電容器之一個電容極度地相似。 為達到本發明之該等上述目的，提供一種元件分離結 構，包括：包含被界定的數個虛設主動區域及一個主動區 域的—個場分離區域之一個半導體基體；在該等區域中^ 形成之數個渠溝；被填補於該等渠溝中之一層襯層；被形 成於具該概層之該半導趙基體中之一層閘極絕緣層；及被 形成於在該閘極絕緣層上之一層第二層傳導 表紙張尺 ---------¢-----—.π J------^ • k (請先閱讀背面之注意事項再填寫本頁) Λ4規枯（210X 297公泠） Λ7 H7 經消部中央標準局只工消费合作社印^ 五、發明説明（3 再者，為達到本發明之該等上述目的，為一個半導體 元件提供一種元件分離方法，包括：在一個半導體基體之 具已經被界定之數個虛設主動區域及一個主動區域之一個 %分離區域上，依序形成一層第一層絕緣層及一層第一層 傳導層；蚀刻與作出囷案該第一層絕緣層與該第一層傳導 層，以致將被形成之數個渠溝之該半導體基體之上面部分 可被曝露，藉由該作出圓案的第一層絕緣層與第一層傳導 層作為一個幕罩且藉由蝕刻該曝露出之半導體基體形成數 個渠溝；在包含該數個渠溝之該第一層傳導層形成—層襯 層’為使被填補於該等渠溝中；蝕刻該襯層直至該第一層 傳導層之上面部分被曝露；移除該第一層絕緣層及該第一 層傳導層，以致該襯層僅留在該數個渠溝中；在該半導體 上形成一個閘極絕緣層且該襯層被填補於該數個渠溝中； 及在該閘極絕緣層上形成一層 第二 層傳導層》 1式之簡要說明 本發明在具該僅被給予作為陳述且因此並不限制本發 明之附隨圖式之參照下，將更易於被了解： 第1A至第1E圖為橫截面圊，依序敘述為一個半導趙 元件之一種習知元件分離方法； 第2圖為根據本發明之一個半導體元件之一種元件分 離結構之平面圖； 第3圖為於第2圖中沿線3-3,所取之該元件分離結構之 一個橫戴面圖；及 第4A至第4E圖為橫截面圓，依序敘述根據本發明 -6- 表紙張尺度適用中國@家4碑（CNS〉( 21Gx 297公处〉 裝-------訂-T-----線 (請先閲讀背而之注意事項再填转本頁} 五、發明説明（4 Λ7 Η 7 a 80 經滴部中央標率局月工消費合作社印聚 該半導體元件之一種元件分離方法。 本發明之娣沭 根據本發明用作一個半導體元件之一個元件分離結構 及一種此等之方法現將參照該等附隨圖式所描述。 如在第2及第3圖中所示’界定一個半導體基體1〇之一 個主動區域11及一個場分離區域12〇該場分離區域12有數 個虛設主動區域13。數個渠溝4〇在該區域^、12及13内被 形成於該半導體基體10上。該數個渠溝被一種填充材料5〇 所填補。一個閘極絕緣層60被形成於該填充材料5〇及該等 分別區域11、12及13之上表面部分上。一個閘電極7〇被形 成於該閘極絕緣層60上。 該閘電極70為一層無摻雜多晶矽層，或具一層多晶矽 層71部分換入相同或不同雜質之該多晶石夕層71。 在第3圖中，以上並未被解釋之數字8〇指為一層共自 行對準矽化物（自行對準金屬矽化物）層。 第4 A至第4E圖描述根據本發明，用作該半導體元件 之該元件分離方法。 首先，如在第4A圖中所示，該第一層絕緣層2〇及該 第一層傳導層30依序被形成於該半導體基體1〇之所界定的 該元件形成區域（主動區域）11及該場分離區域（具該虚 設主動區域13) 12上，且然後該第一層絕緣層20及該第一 層傳導層30被蝕刻且作出圓案，以致該場分離區域12除該 主動區域11及該等虛設主動區域13之外可被曝露。該數個 渠溝40藉由使用該作出圖案之第一層絕緣層20及第一層傳 •7-· 本紙張尺度適用中國國家標準（CNS ) Λ4規;(Μ 210Χ2ϋϋΓ) (請先閱讀背面之注意事項4填寫本頁) -裝. 、1Τ -線- Λ7 }\Ί 五、發明説明（5 ) 402780 經漓部中央標率局負工消費合作社印" 導層30為一幕罩且藉由選擇性地蚀刻該曝露之半導艘基艘 1所形成。為被填補於該數個渠溝4〇中，該襯層5〇以一種 化學氣相沉積被形成於該等渠溝40中及在該第一層傳導層 30上。該襯層50由一層矽氧化層、一層鱗化硼矽酸鹽玻璃 (BPSG)、一層硼矽酸鹽玻璃（BSG)、一層磷石夕酸建 玻璃（PSG)所組成或此等之一種組成。 於此，在該場分離區域12中，基本上，該等虛設主動 區域13供給以防止一個寬渠溝被形成。此時，假設一個最 大主動層區域及一個最小主動層寬度分別為A及b。該虛 設主動區域13對該場分離區域12之該比例由該A與B之大 小所決定。另外，‘ 2A’指為一個最大主動空間，其中 並未發生該中間凹下。 ， 如在第4B圖中所述，在該概層50上，直至該第_層 傳導層30被曝露，所完成之一種化學機械研磨法或一種回 蚀。 然後，如在第4C圖中所述，該第一層傳導層3〇及該 第一層絕緣層20依序被移除，以致該襯層50可餘留在該數 個渠溝40中。因此，該半導體基體1〇保留其曝露之表面以 與該渠溝40之該等上表面部分對齊。一層第二層絕緣層6〇 (閘極絕緣層）被形成在該半導體基體10及在該數個渠溝 中之該襯層50之上，且一層第二層傳導層70被形成於該閉 極絕緣層60之上。一層無換雜之多晶石夕層被作為該第二層 傳導層70。 如在第4D圖中所述，一個閘電極71與在該半導體基 -8: 本紙張尺度適用中國國家榡準（CNS > Mim ( 210x7^7^ ) ---------私衣-----------0----- * r * , (請先閣讀背面之注意事項再填寫本頁} 經滅部中央標率局貝工消费合作社印奴 〜 H7 40^780 五、發明説明（6 ) ~ 體10中之該主動區域11相符，為有區別的藉由一種離子植 進，以與一種N型雜質或一種P型雜質摻雜被形成於該第 二層傳導層70上。 及，如在第4E圖中所述’一種鈷藉由該化學氣相沉 積被形成在包括該閘電極71之該第二層傳導層7〇上。然 後，該共自對準矽化物（自行對準金屬矽化物）層8〇藉由 該鈷之回火被形成。於是，根據本發明，用於該半導艘元 件之該元件分離方法被完全地完成。 在根據本發明之該元件分離方法中，該無摻雜多晶妙 層被形成以防止一個迴路之該速度因在該場分離區域中一 根閘極線與一根主動線間之一個寄生電容器之形成被降 低。 然而，儘管使用該無摻雜多晶石夕層，當該寄生電容器 之一個電容仍然大於在該習知場分離區域中該寄生電容器 之一個電容，最好在該等虛殘主|區域間开4成輝t場分離 區域以減小該無掺雜多晶區域之該大小至最小。 在該實例中其假設該晶矽層（該第二層傳導層）之一 個厚度為2000人，該渠溝之一個深度為3〇〇〇人，及該閘極 氧化層（該第二層絕緣層）之一個厚度為5〇人，該寄生電 容在該下列三個實例中說明如下。 第一，在該實例中，該虛設主動及該摻雜多晶矽被使 用，該寄生電容由該下列方程式所得； — -9: 本紙張尺度適用中國國家料（cns ) ---------Λ1衣-----：111-------.^ I (請先閱讀背而t注意事項再填寫本頁) Λ7 Η 7 402780 五、發明説明（7 )
Cpara = 3. 9*8. 854 a - 6. 9λθ-7 Fj cnf = 6. 91 fF! μ/Μ •d) 第二，當該虚設主動及該無摻雜多晶矽被使用，該寄 生電容由該下列方程式所得；
Cpara = 11.8*8. 854 ^ 14/7 cm 2000 *1e - Bern. 5. 22e-8 F! enf = 0. 522 fF! μίή .(2) 第三，在該實例中，該虛設主動及該摻雜多晶矽被使 用且在該場分離區域中該虛設主動對該場之該比例被設定 為1至8 (在該使用作為一種填充物質之一種0.25/i製造技 術之實例中，由一種高溫/低壓化學氣相沉積沉澱之一層 氧化層），該寄生電容由該下列方程式所得：
Cpara - 3. 9*8. 854 (9+ ----------裝------—.π—-----線’*、 (請先閲讀背而之注意事項再填寫本頁) 經满部中央榡準局只工消资合作社印裝 .(3) 11.8,8.854 ^2〇〇1〇4^-，11/9 1 60e~8/7 = 〇_ 160 /F/ μ/ττ^ 如所述，根據本發明，用以該半導體元件之該元件分 離方法具一項優勢，在該優勢中，藉由在該場分離區域之 該數個虛設主動區域，該中間凹下並不產生於蝕刻中，且 基本~上，因此避該等寬渠溝被形成。 -10- 本紙張尺度適用中國國家摞皁（CNS ) A4ML枋（210X297公泠 Λ7 H7
40278G 五、發明説明（ 亦’在該場分離區域之該虛設主動-閘極絕緣層-閘電 極被產生之該寄生電容器之該電容可被減至最小。 再者’藉由使用該虛設主動模式簡化該分離過程。 當本發明可在不脫離此等之主要特徵之該精神之數 種形式中被實施’應了解該上述實施力並不被任何該前述 之該細節所限定，除非以別的方式詳加敘述，但應能當在 該隨附之專利範圍中所定義的，在其精神及範圍内被廣泛 的解釋’且因此所有落在該專利範圍之該集合及界線之内 之改變及修飾，或為因此有意藉由該隨附之專利範圍被包 圍之此集合及界線之相等物。 請 讀 背 面 之' 注 項 再 填 装裝 f 經Μ部中决標準局負工消费合作社印掣 元件標號對照 1 半導體基體 »13 虚設主動區域 2 第一層矽絕緣層 20 第一層絕緣層 3 多晶石夕層 30 第一層傳導層 4 渠溝 40 渠溝 5 第三層絕緣層（襯層） 50 填充材料/襯層 10 半導體基體 60 閘極絕緣層 11 主動區域 70 閘電極 12 場分離區域 71 多晶矽層 80 數字 訂 -11 本紙張尺度適用中國國家標隼（CNS ) Λ4坭格（2丨0X 297公筇

Claims (1)

  1. A8 B8 C8 D8 402780 X 申請專利範圍 L 一種用於一個半導體元件之元件分離結構，包括： 一個半導體基體10之一個具已被界定之數個虛設 主動區域及一個主; 數個渠洗尊區域之中；及 一·聋中。 2. 如申請專利範圍第1項之元件分離結構，其中該襯層由 一層矽氧化層、一層磷化硼矽酸鹽玻璃（BpS(})、一 層硼矽酸鹽玻璃（BSG)、一層磷矽酸鹽玻璃（PSG) 或此等之一種組合所組成。 3. —種用於一個半導體元件之元件分離結構，其包括： 一個半導體基體10之一個具已被界定之數個虛設 主動區域及一主動區域气場分離區域； 數個渠溝被形成於該等區域之中；及 一層襯層被填補於該數個渠溝中； 層閘極絕緣層被形成在包含該襯層之該半導體 基體上；及 一層第二層傳導層被形成在該閘極絕緣層上。 4·如中請專利範圍第3項之該結構，更包含—層被形成於 該第二層傳導層上之共自行對準石夕化物（自行對準金 屬梦化物）層。 5·如申請專利範圍第3項之元件分離結構，其中之該第二 層傳導層由-種無摻雜之多晶矽所組成。 6·如申請專利範圍第3項之元件分離結構，其中該第二層 傳導層為一層在其相稱於該主動區域之部分摻入一種 本紙張纽t關家縣（-
    經濟部中央揉準局員工消費合作社印製 A8 __ 11 40278G ----------D8 申請專利範圍 ' - 同一雜質之多晶矽。 如申晴專利範圍第3項之元件分離結構，其中該第二層 傳導層為-層在其相稱於該主動區域之部分換入不同 雜質之多晶矽。 種用於個半導趙元件之元件分離方法，其包括下 列步驟： 依序形成一層第一層絕緣層及一層第一層傳導層 於該半導體基艘上之—個具有已被界定之數個虛設主 動區域及一個主動區域之場分離區域； 蝕刻與作出圖案至該第一層絕緣層及該第一層傳 導層’以致數個渠溝將被形成於其上之該半導體基體 之上表面部分可被曝露； 形成該數個渠溝經由使用作為一種幕罩之該作出 圖案之第一層絕緣層及第一層傳導層以及經由触刻該 已曝露之半導體基體； 形成一層襯層於包含該數個渠溝之該第一層傳導 層之上以被填補於該等渠溝之中；. 蚀刻該概層直至該第一層傳導層之上表面部分被 曝露；及 移除該第一層絕緣層及該第一層傳導層，以致該 襯層只可餘留於該等渠溝之中。 9.如申請專利範圍第8項之方法，其中該襯層由一層矽氧 化層、一層填化蝴梦酸鹽玻璃（BPSG)、一層棚石夕酸 鹽玻璃（BSG)、一層磷矽酸鹽玻璃（psG)或此等 -13 - 本紙張尺度逍用中國國家梂準（CNS ) A4規格（210χ297公兼j---—— ---------裝------：-訂J-----線 (請先閲讀背面之注$項再填寫本頁) 經濟部中央揉準局爲工消費合作社印製 Α8 Β8 C8 D8 穴、申請專利範圍 之一種組合所組成。 / 10'種用以一個半導體元件之元件分離方法，包括該步 驟： 依序形成一層第一層絕緣層及一層第一層傳導層 於該半導體基想上之一個具有已被界定之數個虛設主 動區域及一個主動區域之場分離區域； 蝕刻與作出圖案至該第一層絕緣層及該第一層傳 導層，以致數個渠溝將被形成於其上之該半導體基體 之上表面區域能被曝露； 形成該數個渠溝經由使用作為一種幕罩之該作出 圏案之第一層絕緣層及第一層傳導層以及經由蝕刻該 已曝露之半導體基體； » 形成一層襯層於包含該數個渠溝之該第一層傳導 層之上為被填補於該等渠溝之中； 餘刻該概層直至該第一層#導層之上表面部分被 曝露； 移除該第-層絕緣層及該第—層傳導層以致該概 層只可餘留於該等渠溝之中； 形成-層閘極絕緣層於該半導艘基體之上及該概 層於該數個渠溝之中；及 形成-層第二層傳導層於該閘極絕緣層之上。 11.如申請專利範圍第10項 万法，其更包含形成一層共 自行對準矽化物（自行對準 ί早金屬矽化物）層於該第二 層傳導層之上之一個步驟。 * 14 - 本紙張尺度適用中國國家標準（CNS ) Α4規格------ -Ι裝 Τ-1Τ-1------線 (請先Mu背面之注$項再填寫本頁) A8 B8 C8 D8 40278G 申請專利範圍 12_如申凊專利範圍第11項之方法，其中該共自行對準矽 化物（自行對準金屬矽化物）層藉由形成及回火一層 鈷層於該第二層傳導層之上。 13.如申請專利範圍第n項之方法，#中該第二層傳導層 由一種無摻雜之多晶矽所組成》 U.如申請專利範圍第u項之方法’丨中―種相同N型雜 質或一種相同P型雜質被離子植進至相稱於該主動區 域之該第二層傳導層。 15.如申請專利範圍第_之方法，丨中不同雜質被離子 植進至相稱於該主動區域之該第二層傳導層。 (請先Η讀背面之注f項再填寫本頁} •裝 線 經濟部中央標準局員工消費合作社印装 κ紙張尺度適用中國國家榇準（CNS) A4現格（210x297公釐
TW087117503A 1998-06-05 1998-10-22 Device isolation structure for semiconductor device and method thereof TW402780B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980020886A KR100280487B1 (ko) 1998-06-05 1998-06-05 반도체소자에서의소자격리구조및그격리방법

Publications (1)

Publication Number Publication Date
TW402780B true TW402780B (en) 2000-08-21

Family

ID=19538471

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087117503A TW402780B (en) 1998-06-05 1998-10-22 Device isolation structure for semiconductor device and method thereof

Country Status (5)

Country Link
US (2) US6337254B1 (zh)
JP (1) JP2000036536A (zh)
KR (1) KR100280487B1 (zh)
DE (1) DE19854187B4 (zh)
TW (1) TW402780B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10041084A1 (de) 2000-08-22 2002-03-14 Infineon Technologies Ag Verfahren zur Bildung eines dielektrischen Gebiets in einem Halbleitersubstrat
DE10041691A1 (de) * 2000-08-24 2002-03-14 Infineon Technologies Ag Halbleiteranordnung
US6833622B1 (en) 2003-02-27 2004-12-21 Cypress Semiconductor Corp. Semiconductor topography having an inactive region formed from a dummy structure pattern
KR100607806B1 (ko) * 2004-12-31 2006-08-02 동부일렉트로닉스 주식회사 직류 컨버터의 출력 이득 균일도 개선 방법
KR101158396B1 (ko) * 2005-04-29 2012-06-22 매그나칩 반도체 유한회사 반도체 장치의 제조방법
US8255820B2 (en) 2009-06-09 2012-08-28 Skiff, Llc Electronic paper display device event tracking
US20100315326A1 (en) * 2009-06-10 2010-12-16 Le Chevalier Vincent Electronic paper display whitespace utilization
US20110088100A1 (en) * 2009-10-14 2011-04-14 Serge Rutman Disabling electronic display devices
JP2014187377A (ja) * 2014-05-23 2014-10-02 Renesas Electronics Corp 半導体装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4559694A (en) * 1978-09-13 1985-12-24 Hitachi, Ltd. Method of manufacturing a reference voltage generator device
JPS618945A (ja) * 1984-06-25 1986-01-16 Nec Corp 半導体集積回路装置
US4836885A (en) 1988-05-03 1989-06-06 International Business Machines Corporation Planarization process for wide trench isolation
US5001085A (en) * 1990-07-17 1991-03-19 Micron Technology, Inc. Process for creating a metal etch mask which may be utilized for halogen-plasma excavation of deep trenches
US5053105A (en) * 1990-07-19 1991-10-01 Micron Technology, Inc. Process for creating an etch mask suitable for deep plasma etches employing self-aligned silicidation of a metal layer masked with a silicon dioxide template
US5362669A (en) 1993-06-24 1994-11-08 Northern Telecom Limited Method of making integrated circuits
JPH0832039A (ja) * 1994-07-12 1996-02-02 Nippondenso Co Ltd 半導体装置およびその製造方法
US5665633A (en) * 1995-04-06 1997-09-09 Motorola, Inc. Process for forming a semiconductor device having field isolation
US5742090A (en) * 1996-04-04 1998-04-21 Advanced Micro Devices, Inc. Narrow width trenches for field isolation in integrated circuits
US6130139A (en) * 1996-11-26 2000-10-10 Matsushita Electric Industrial Co., Ltd. Method of manufacturing trench-isolated semiconductor device

Also Published As

Publication number Publication date
US6337254B1 (en) 2002-01-08
DE19854187B4 (de) 2006-05-11
KR20000000933A (ko) 2000-01-15
JP2000036536A (ja) 2000-02-02
DE19854187A1 (de) 1999-12-16
KR100280487B1 (ko) 2001-03-02
US20020047164A1 (en) 2002-04-25

Similar Documents

Publication Publication Date Title
TW400614B (en) The manufacture method of Shallow Trench Isolation(STI)
TW311239B (zh)
TW505994B (en) Semiconductor memory device having self-aligned contacts and method of fabricating the same
TW425674B (en) Fabrication method for trench capacitor with sacrificial silicon nitride sidewall
TW416136B (en) DRAM capacitor strap
TW392308B (en) Method of making metal oxide semiconductor (MOS) in IC
TW402780B (en) Device isolation structure for semiconductor device and method thereof
TW469579B (en) Method for producing shallow trench isolation (STI)
TW304293B (en) Manufacturing method for shallow trench isolation
TW439179B (en) Shallow trench isolation method
TW466684B (en) Method for forming deep trench capacitor under shallow trench isolation structure
TW584957B (en) Semiconductor integrated circuit and the manufacturing method thereof
TW313699B (zh)
TW297954B (en) Manufacturing method of load resistor of SRAM
TW415106B (en) Semiconductor device and production thereof
TW522507B (en) Manufacturing method of semiconductor having trenched capacitor
TW529162B (en) Integrated circuit-arrangement with at least one capacitor and its production method
TW432699B (en) A method for fabricating a DRAM cell capacitor
TW506121B (en) Circuit-arrangement with at least one capacitor and at least one transistor connected with the capacitor
TW399328B (en) Capacitor having a barrier layer consisting of phosphide, arsenide and sulfide of transition metal
TW462117B (en) Dynamic random access memory and the method for fabricating thereof
TW461049B (en) Bottom electrode process and structure of capacitor
TW396518B (en) A method of forming a trench isolation in a semiconductor device
TW434886B (en) Manufacturing method of stacked capacitor
TW415017B (en) Method of improving trench isolation

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees