DE19802575B4 - Verfahren zum Herstellen einer Einheit für ein Ball-Grid-Array-Halbleiterbauteil und zum Herstellen eines Ball-Grid-Array-Halbleiterbauteils - Google Patents

Verfahren zum Herstellen einer Einheit für ein Ball-Grid-Array-Halbleiterbauteil und zum Herstellen eines Ball-Grid-Array-Halbleiterbauteils Download PDF

Info

Publication number
DE19802575B4
DE19802575B4 DE19802575A DE19802575A DE19802575B4 DE 19802575 B4 DE19802575 B4 DE 19802575B4 DE 19802575 A DE19802575 A DE 19802575A DE 19802575 A DE19802575 A DE 19802575A DE 19802575 B4 DE19802575 B4 DE 19802575B4
Authority
DE
Germany
Prior art keywords
substrate
support frame
forming
paddles
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19802575A
Other languages
English (en)
Other versions
DE19802575A1 (de
Inventor
Jin Sung Kim
Yong Tae Kwon
Kwang Sung Choi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19802575A1 publication Critical patent/DE19802575A1/de
Application granted granted Critical
Publication of DE19802575B4 publication Critical patent/DE19802575B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B17/00—Details of cameras or camera bodies; Accessories therefor
    • G03B17/02—Bodies
    • G03B17/12—Bodies with means for supporting objectives, supplementary lenses, filters, masks, or turrets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B7/00—Mountings, adjusting means, or light-tight connections, for optical elements
    • G02B7/006—Filter holders
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B11/00—Filters or other obturators specially adapted for photographic purposes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/51—Housings
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/55—Optical parts specially adapted for electronic image sensors; Mounting thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structure And Mechanism Of Cameras (AREA)

Abstract

Verfahren zum Herstellen einer Einheit für ein Ball-Grid-Array-Halbleiterbauteil, mit folgenden Schritten:
– Bilden eines Trägerrahmens (26) mit einer Vielzahl von Paddeln (21), einer die Paddel (21) tragenden Seitenschiene (22) und einem Verbindungsteil (23, 24) zum Verbinden der Paddel (21) miteinander,
– Bilden eines Substrates (45) mit einer Vielzahl von Körpern (41), wobei jeder Körper (41) darin eine Mehrschichtschaltung enthält und ein in einem Mittenteil hiervon gebildetes Durchgangsloch (42) aufweist, und
– Befestigen des Trägerrahmens (26) an dem Substrat (45),
dadurch gekennzeichnet, daß
– beim Bilden des Substrates (45) ein Streifentyp-Substrat gebildet wird, das eine Vielzahl von Einheitssubstraten (43) aufweist, die jeweils einen der Körper (41) aufweisen und miteinander in einer Reihe mittels sich zwischen benachbarten Einheitssubstraten (43) erstreckenden Verbindungsstegen (44) verbunden sind, und
– die Vielzahl von Einheitssubstraten (43) im Ganzen mit dem Trägerrahmen (26) so verbunden wird, daß jeder Körper (41) an einem...

Description

  • Die vorliegende Erfindung bezieht sich auf eine Einheit für ein Kugelgitteranordnung-(Ball Grid Array- bzw. BGA)-Halbleiterbauteil und auf ein Verfahren zum Herstellen eines aus einer solchen Einheit bestehenden BGA-Halbleiterbauteiles und insbesondere auf eine BGA-Halbleiterbauteil-Einheit und ein Verfahren zum Herstellen eines BGA-Halbleiterbauteiles unter Verwendung einer solchen Einheit, indem ein speziell ausgelegter Trägerrahmen und ein Substrat benutzt werden, was die Produktion stark verbessert, jedoch die Verwendung einer herkömmlichen Halbleiterbauteil-Herstellungsausrüstung erfordert.
  • Es gibt zahlreiche Anstrengungen zum Herstellen hochintegrierter Mehrstift-Halbleiterbauteile. Beispielsweise wurde ein BGA-Halbleiterbauteil mit einer Vielzahl von an dem Substrat angebrachten Lotkugeln, die als äußere Anschlüsse zu verwenden sind, vorgeschlagen. Da das Bauteil vom BGA-Typ gebildet wird, indem auf der Unterseite des Substrates eine Vielzahl von Logkugeln angebracht wird, welche zusammengehalten werden, indem dort Wärme von einem Ofen einwirkt, liegen Vorteile derart vor, daß sich die externen Anschlüsse nicht leicht aufgrund äußerer Stöße verbiegen und die Herstellungseigenschaften verbessert sind.
  • Ein herkömmliches Verfahren zum Herstellen eines typischen Substrates für ein BGA-Halbleiterbauteil und eines BGA-Halbleiterbauteiles selbst wird im folgenden anhand der 1 bis 6 beschrieben.
  • Zunächst wird zum Herstellen eines BGR-Halbleiterbauteiles ein Substrat zum Aufnehmen eines Halbleiterchips erzeugt. Die 1A bis 1F zeigen das herkömmliche Substrat während des gewöhnlichen Herstellungsprozesses. Wie in 1A gezeigt ist, werden beide Oberflächen einer rechtwinkligen Aluminiumtafel 1 anodisiert. Chrom wird auf die Oberseite der Alumniumtafel 1 zerstäubt bzw. gesputtert, um eine Chromkeimschicht 2 zu bilden, wie dies in 1B gezeigt ist. Ein Photoresistmuster 3 wird auf der Chromkeimschicht 2 erzeugt, und dann werden Kupfer 4, Nickel 5 und Gold 6 nacheinander auf Teilen der freiliegenden Chromkeimschicht 2 aufgetragen, die nicht durch das Photoresistmuster 3 bedeckt sind, wie dies in 1C gezeigt ist. Somit wird eine Verdrahtung 4A mit einer dreifach geschichteten Konfiguration von Kupfer 4, Nickel 5 und Gold 6 gebildet.
  • Danach wird das Photoresistmuster 3 der 1C durch Abstreifen entfernt, und gewisse Oberseitenteile der Aluminiumtafel 1 werden durch Ätzen der Chromkeimschicht 2 unter Verwendung der Verdrahtung 4A als Maske freigelegt. Eine Lotmaske 7 wird teilweise auf die Verdrahtung 4A und die freiliegenden Teile der Aluminiumtafel 1 aufgetragen, um die in 1D gezeigte Struktur zu bilden.
  • Dann wird, wie in 1E gezeigt ist, ein Chiphohlraum 8 mit einer gewissen Tiefe auf dem Oberseitenteil der Aluminiumtafel 1 gebildet. Wie in 1F gezeigt ist, wird ein Messer 9 benutzt, um ein Durchtrennen der Aluminiumtafel 1 durch Schneiden längs Strichlinien vorzunehmen, so daß ein Substrat 10 erhalten wird, das zum Herstellen eines BGA-Halbleiterbauteiles zu verwenden ist.
  • 2 ist ein Flußdiagramm, das die Schritte zum Herstellen eines Substrates für ein herkömmliches BGA-Bauteil der 1A bis 1F zeigt. Ein Verfahren zum Herstellen eines BGA-Bauteiles mittels des Substrates, das durch das oben beschriebene Verfahren hergestellt ist, wird im folgenden erläutert.
  • Zunächst wird ein Boot 11, das zum gleichzeitigen Unterbringen einer Vielzahl von Chips verwendet wird, wie dies in 3 gezeigt ist, vorbereitet. Das Boot 11 hat eine Vielzahl von Chipaufnahmeteilen 12a, wodurch es die Ränder des Bootes erlauben, darauf einen Chip zu befestigen und an seinem Ort durch Bügel oder Klemmen 11a zu halten. Auf dem Umfang des Bootes 11 ist eine Vielzahl von Justierlöchern 12b gebildet, die ein Justieren der Herstellungsausrüstung und des Bootes 11 während des Bauteil-Herstellungsprozesses erlauben.
  • Wie in 4A gezeigt ist, wird das Substrat 10 der 1F auf den auf dem Boot 11 gebildeten Chipaufnahmeteil 12a gebracht und an seiner Stelle durch die Bügel 11a gehalten. 4B ist eine Seitenansicht des Bootes 11 mit einem Substrat 10 in der Blickrichtung des Pfeiles.
  • Die in den 5A bis 5E gezeigten Prozesse werden sodann durchgeführt. Obwohl diese Figuren lediglich den Prozeß zum Unterbringen eines einzigen Halbleiterchips auf einem einzigen Substrat veranschaulichen, wird tatsächlich eine Vielzahl von Halbleiterchips gleichzeitig auf der Vielzahl von Substraten des Bootes 11 untergebracht. Mit anderen Worten, das Boot 11 nimmt eine Vielzahl von einzelnen Substraten 10 auf, so daß eine Vielzahl von Halbleiterchips gleichzeitig untergebracht werden, um die Herstellung von Halbleiterbauteil-Elementen zu verbessern.
  • Die in den 5A bis 5E gezeigten Prozesse werden im folgenden näher erläutert.
  • Wie in 5A gezeigt ist, wird ein Matrizenbondprozeß zum festen Anbringen eines Chips 12 mittels eines Haftstoffes 13 auf der Unterseite des in dem Substrat 10 ausgebildeten Chiphohlraumes 8 durchgeführt. Wie in 5B gezeigt ist, wird ein Drahtbondprozeß vorgenommen, wodurch eine Vielzahl von auf der Oberseite des Halbleiterchips 12 ausgebildeten (nicht gezeigten) Chipkissen mit einer Verdrahtung 4A, die auf dem Substrat 10 vorgesehen ist, über Metalldrähte 14 verbunden wird. Dann wird, wie in 5C gezeigt ist, ein Dammbildungsprozeß vorgenommen, wodurch ein Damm 16 mit einer vorbestimmten Höhe auf der Oberseite des Substrates 10 erzeugt, indem eine flüssige Umkapselung einer hohen Viskosität verwendet wird, die mit einem Spender 15 so aufgetragen wird, daß sie den Außenumfang des Chips 12 umgibt.
  • Danach wird, wie in 5D gezeigt ist, ein Einbettungsprozeß vorgenommen, wodurch ein Einbetten mittels der Umkapselung niedriger Viskosität mit dem Spender 15' an den Innenseiten des Dammes 16 erfolgt, um den Chip und die Metallverdrahtung einzukapseln. Wie in 5E gezeigt ist, wird ein Lotkugel-Befestigungsprozeß vorgenommen, indem eine Vielzahl von Lotkugeln 18 angebracht wird, um eine elektrische Verbindung mit der Verdrahtung 4A auf der Oberseite des Substrates 10 zu erzielen. Danach wird die Vielzahl von Lotkugeln schmelzend durch Wärmekompression mittels eines Fließprozesses befestigt, und der während des Auffließprozesses erzeugte Restfluß wird durch einen Reinigungsprozeß entfernt.
  • Nach Abschluß aller obigen Schritte wird das BGA-Halbleiterbauteil durch Trennen jedes der Substrate 10 von dem Boot 11 vervollständigt. Ein Flußdiagramm für das obige herkömmliche BGA-Halbleiterbauteil-Herstellungsverfahren ist in 6 gezeigt. Jedoch wirft das obige herkömmliche BGA-Halbleiterbauteil-Herstellungsverfahren zahlreiche Probleme auf.
  • Zunächst kann eine herkömmliche Halbleiterbauteil-Herstellungsausrüstung, die einen Leiterrahmen einsetzt, nicht verwendet werden, da ein speziell ausgelegtes Boot und ein Substrat herangezogen werden, um das obige herkömmliche BGA-Halbleiterbauteil zu erstellen. Somit sind die Herstellungskosten aufgrund der Notwendigkeit einer Ausrüstung zum Verarbeiten des speziell ausgelegten Bootes und Substrates hoch.
  • An zweiter Stelle muß ein Verarbeiten von Hand vorgenommen werden, um das Substrat auf der Oberseite des Bootes 11 mit den Bügeln 11A darauf anzubringen. Auch muß der Zusammenbauprozeß nach Anbringen des Substrates 10 an dem Boot 11 langsam vorgenommen werden, um sicherzustellen, daß das Substrat nicht von dem Boot 11 abweicht, was die Produktivität insgesamt einschränkt.
  • An dritter Stelle muß bei dem herkömmlichen BGA-Halbleiterbauteil, das für Hochleistungsvorrichtungen, wie beispielsweise eine Zentraleinheit (CPU) anzuwenden ist, eine Wärmesenke, die Wärme abführt, an der Rückseite des Bauteilkörpers angebracht werden, was die Bauteildicke insgesamt auf mehr als 3 mm anwachsen läßt und somit einer gewünschten Miniaturisierung der Bauteilabmessung entgegensteht.
  • An vierter Stelle kann ein wenig aufwendiger Transferformprozeß nicht für das Herstellen des herkömmlichen Bauteiles mit einer Struktur, bei der ein Hohlraum unten ist, was eine gesteigerte Wärmeemission erlaubt, eingesetzt werden, und nur eine aufwendige flüssige Umkapselung kann zusammen mit einem Spender zum Herstellen des herkömmlichen Bauteiles verwendet werden.
  • US 5,717,252 offenbart ein Herstellungsverfahren, bei dem ein Trägerrahmen gebildet wird, der eine Vielzahl von Paddeln, eine die Paddel tragende Seitenschiene und einen Verbindungsteil zum Verbinden der Paddel aufweist. Ferner ist dort offenbart, ein Substrat mit einem Körper zu bilden, der auf den Paddeln angebracht ist, wobei der Körper eine Mehrschichtschaltung enthält und ein in einem Mittenteil hiervon gebildetes Durchgangsloch aufweist. In einen weiteren Schritt wird der Trägerrahmen an dem Substrat befestigt.
  • US 5,614,443 offenbart eine Einheit für ein Ball-Grid-Array-Halbleiterbauteil sowie ein solches Halbleiterbauteil, die jeweils einen Trägerrahmen, der eine Vielzahl von Paddeln, eine die Paddel tragende Seitenschiene und einen Verbindungsteil zum Verbinden der Paddel miteinander aufweist, und ein Substrat mit einem Körper umfassen, der auf den Paddeln befestigt ist, wobei der Körper darin eine Mehrschichtschaltung aufweist und in einem Mittenteil hiervon mit einem Durchgangsloch versehen ist.
  • US 5,583,378 offenbart einen Tafeltyp-Trägerrahmen und ein Tafeltyp-Substrat.
  • JP 61-222151 A offenbart ein Verfahren zum Herstellen eines Halbleiterbauteils, bei dem ein Tafeltyp-Substrat auf einem Trägerrahmen befestigt wird.
    •
  • Es ist die Aufgabe der vorliegenden Erfindung, Wege bereitzustellen, ein Ball-Grid-Array-Halbleiterbauteil auf einfachere und schnellere Weise herzustellen und für eine verbesserte Produktivität bei der Herstellung derartiger Bauteile zu sorgen.
  • Zur Lösung dieser Aufgabe stellt die vorliegende Erfindung ein Verfahren gemäß Patentanspruch 1 sowie ein Verfahren gemäß Patentanspruch 7 bereit.
    •
  • Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
  • 1A bis 1F Längsschnittdarstellungen eines herkömmlichen Substrates während des Herstellungsprozesses,
  • 2 ein Flußdiagramm, das die Herstellungsreihenfolge eines herkömmlichen Substrates angibt,
  • 3 eine Draufsicht, die ein Boot zeigt, das während des Zusammenbaues eines herkömmlichen BGA-Halbleiterbauteiles verwendet wird,
  • 4A eine Draufsicht nach Anbringen des Substrates auf das Boot,
  • 4B eine Seitenansicht der Struktur von 4A, in Pfeilrichtung gesehen,
  • 5A bis 5E Schnittdarstellungen, die die Herstellungsreihenfolge eines herkömmlichen BGA-Halbleiterbauteiles veranschaulichen,
  • 6 ein Flußdiagramm, das die Herstellungsreihenfolge eines herkömmlichen BGA-Halbleiterbauteiles zeigt,
  • 7A eine Draufsicht eines Streifentyp-Trägerrahmens gemäß der vorliegenden Erfindung,
  • 7B eine Draufsicht eines Tafeltyp-Trägerrahmens gemäß der vorliegenden Erfindung,
  • 8 eine Draufsicht eines abgewandelten Ausführungsbeispiels von 7,
  • 9 eine Längsschnittdarstellung, die den Trägerrahmen von 8 zeigt, der innerhalb einer Metallmatrize zum Erzielen eines Transferformens gelegen ist,
  • 10A eine Draufsicht, die ein abgewandeltes Ausführungsbeispiel des Paddels von 7A zeigt,
  • 10B eine Schnittdarstellung längs einer Linie Xb-Xb des Paddels von 7A,
  • 11A eine untere Darstellung eines abgewandelten Ausführungsbeispiels des Paddels in 7A,
  • 11B eine Schnittdarstellung längs der Linie XIb-XIb des Paddels in 11A,
  • 12A eine untere Darstellung eines anderen abgewandelten Ausführungsbeispiels des Paddels in 7A,
  • 12B eine Schnittdarstellung längs der Linie XIIb-XIIb des Paddels in 12A,
  • 13A bis 13C Draufsichten, die die Struktur des erfindungsgemäßen Substrates zeigen,
  • 14A bis 14J Draufsichten und Schnittdarstellungen der aufeinanderfolgenden Herstellungsschritte des Halbleiterbauteiles gemäß einem Beispiel,
  • 15 ein Flußdiagramm, das die Herstellungsreihenfolge des BGA-Halbleiterbauteiles gemäß dem Beispiel zeigt,
  • 16A bis 16J Draufsichten und Schnittdarstellungen der aufeinanderfolgenden Herstellungsschritte des Halbleiterbauteiles gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung,
  • 17 ein Flußdiagramm, das die Herstellungsreihenfolge des BGA-Halbleiterbauteiles gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht,
  • 18 eine Längsschnittdarstellung, die den befestigten Zustand des Trägerrahmens und des Substrates gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zeigt, und
  • 19 ein Flußdiagramm, das die Herstellungsreihenfolge des BGA-Halbleiterbauteiles nach dem zweiten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
  • Anhand der beigefügten Zeichnungen werden nunmehr eine Einzelbeschreibung der BGA-Halbleiterbauteil-Einheit und deren Herstellungsverfahren mittels eines Trägerrahmens und eines Substrates gemäß der vorliegenden Erfindung sowie das Herstellungsverfahren eines BGA-Halbleiterbauteiles unter Verwendung der BGA-Halbleiterbauteil-Einheit beschrieben.
  • Wie in 7A gezeigt ist, die eine Draufsicht bildet, welche die Trägerrahmenstruktur gemäß einem Ausführungsbeispiel der vorliegenden Erfindung darstellt, wird eine Streifenstruktur gebildet durch eine Vielzahl von aufeinanderfolgenden Einheitsrahmen 25, deren jeder ein Tafeltyp-Paddel 21 aufweist, das in der Mitte der Oberseite hiervon gebildet ist, und das als Matrizenpaddel und als Wärmesenke dient, Seitenschienen 22 und 22', die in einem gewissen Abstand von der Vorderseite und Rückseite des Paddels 21 gebildet sind, um einen Automatisierungsprozeß zu erleichtern, einen Verbindungsteil 23, der auf der linken und rechten Seite des Paddels 21 vorgesehen ist, und Verbindungsstege 24, die die Seitenschienen 22 und 22' mit dem Verbindungsteil 23 verbinden, um einen Trimmungsprozeß zu erleichtern.
  • Eine Vielzahl von Indexlöchern 27 ist auf den Seitenschienen 22 und 22' in vorbestimmten Intervallen gebildet, um es der Herstellungsausrüstung zu erlauben, die Position des Trägerrahmens 26 zu erfassen. Auch sind Trimmlöcher 28 in den Verbindungsteilen 23 ausgebildet, um einen Trimmprozeß zu vereinfachen. Ausrichtlöcher 29 sind auf den Verbindungsteilen 23 auf den linken und rechten Seiten des Trägerrahmens 26 vorhanden, um eine genaue Ausrichtverarbeitung zu ermöglichen, wenn die Befestigung des Substrates stattfindet.
  • 7B ist eine Draufsicht, die ein Ausführungsbeispiel der Struktur des Tafeltyp-Trägerrahmens 30 zeigt, wobei eine Vielzahl von Streifentyp-Trägerrahmen nacheinander zusammen verbunden sind. Eine Vielzahl von Tafelausrichtlöchern 32 ist auf dem Trägerrahmen 31 vorgesehen, um eine Ausrichtung während der Befestigung des Substrates zu erleichtern.
  • Es wird bevorzugt, daß die obigen Trägerrahmen 26 und 30 so gebildet werden, daß sie eine Dicke von weniger als 0,5 mm haben, und der Typ des Materials, das zum Bilden derartiger Rahmen verwendet wird, umfaßt eine Kupferlegierung, eine Aluminiumlegierung und eine Legierung 42, welche hochwärmeleitende Materialien sind.
  • 8 zeigt eine Draufsicht eines abgewandelten Ausführungsbeispiels von 7A, wobei die Basisstruktur des Trägerrahmens die gleiche wie diejenige von 7A ist, jedoch ein Epoxy-Einführloch 33 auf einem gewissen Teil des Paddels 21 vorgesehen ist, um die Kosten der Verwendung einer flüssigen Umkapselung zu minimieren. Auch sind, wie durch Strichlinien angedeutet ist, vertikale Gatter 34 gebildet, um ein Transfereinformen zu erlauben.
  • 9 zeigt das Positionieren des BGA-Halbleiterbauteiles 36 innerhalb der Metallmatrize 35, um das Transfereinformen gemäß dem abgewandelten Ausführungsbeispiel durchzuführen.
  • 10A ist eine Draufsicht einer abgewandelten Version des Paddels 21, während 10B eine Längsschnittdarstellung, gesehen von der Linie Xb-Xb von 10A, ist. Wie dargestellt ist, wird eine Vielzahl von Vertiefungen 37 auf der Oberseite des Paddels 21 durch Halbätzen oder V-Formätzen gebildet, um so den Oberflächenbereich insgesamt des Paddels zu erhöhen. Hier ist der Durchmesser der gebildeten Vertiefungen kleiner als oder gleich dem 0,7-fachen der Dicke des Trägerrahmens. Durch Formen der Vertiefungen 37 wird die Befestigungszuverlässigkeit zwischen dem Trägerrahmen und dem Substrat verbessert, wie dies weiter unten näher erläutert wird.
  • 11A ist eine untere Darstellung eines anderen Ausführungsbeispiels des Paddels 21 der 7A.
  • 11B ist eine Schnittdarstellung längs der Linie XIb-XIb von 11A. Wie gezeigt ist, wird eine Vielzahl von Vertiefungen 37' durch Halbätzen oder V-Formätzen zum Verbessern der Wärmeabführung an dem unteren Teil des Paddels gebildet, da der Gesamtoberflächenbereich des Paddels 41, der nach außen freiliegt, in vorteilhafter Weise vergrößert wird. Der Durchmesser der Vertiefungen ist kleiner als oder gleich dem 0,7-fachen der Dicke des Trägerrahmens. Die Vertiefungen 37' führen nicht nur Wärme ab, sondern werden auch verwendet, um das Haftvermögen zu verbessern, wenn das Substrat mit dem Trägerrahmen verbunden wird.
  • 12A zeigt eine untere Darstellung eines anderen modifizierten Ausführungsbeispiels des Paddels 21 in 7A. 12B ist eine Längsschnittdarstellung entlang der Linie XIIb-XIIb von 12A. Zur Verbesserung der Wärmeabführung wird ein hochwärmeleitender Haftstoff verwendet, um eine Vielzahl von Kühlrippen 38 an der unteren Oberfläche des Trägerrahmens zu befestigen, so daß das Bauteil auf Hochleistungsvorrichtungen, wie beispielsweise eine CPU, anwendbar ist. Auch kann eine hochwärmeleitende künstliche Diamantschicht (nicht gezeigt) mit einer maximalen Dicke von 0,5 mm auf die oberen und unteren Oberflächen des Trägerrahmens mittels einer chemischen Dampfabscheidungsmethode aufgetragen werden, falls dies gewünscht wird.
  • 13A ist eine Draufsicht eines Substrates zur Realisierung des ersten Ausführungsbeispiels der vorliegenden Erfindung. Wie hier gezeigt ist, umfaßt das Einheitssubstrat 43 einen rechtwinkligen Körper 41 mit einer darauf gebildeten gedruckten Schaltung aus mehreren Schichten, und ein Durchgangsloch 42 mit einer Größe, die ein Einführen eines Halbleiterchips dort erlaubt, ist in dem Körper gebildet. Auf der Oberseite des Körpers 41 ist eine Verdrahtung (nicht gezeigt, jedoch mit dem gleichen Verfahren wie in den 1A bis 1D hergestellt) erzeugt.
  • Das Herstellungsverfahren des Einheitssubstrates 43 ist das gleiche wie dasjenige für ein herkömmliches Substrat 10. Mit anderen Worten, eine Verdrahtung wird auf dem Metallsubstrat gebildet, wie dies in den 1A bis 1D gezeigt ist. Ein Durchgangsloch 42 mit einer Größe, die größer ist als ein Halbleiterchip, wird in dem Mittenteil des Metallsubstrates gebildet.
  • 13B zeigt ein erfindungsgemäßes Streifentyp-Substrat 45 mit einer Vielzahl von Substraten 43 von 13A, die nacheinander durch Verbindungsstege 44 miteinander verbunden sind, welche auf den linken und rechten Seiten des Substratkörpers 41 von jedem Einheitssubstrat 43 vorgesehen sind.
  • Die Verbindungsstege 44 haben eine Vielzahl von Ausrichtlöchern 46, die darauf gebildet sind, um ein Ausrichten während der Befestigung des Streifentyp-Substrates 45 auf dem Trägerrahmen 26 zu erleichtern, wie dies in den 7A bis 8 dargestellt ist.
  • Hier wird die Breite des Substrates 45 so gestaltet, daß sie wenigstens mehr als 5 mm kleiner als die Breite des Trägerrahmens 26 ist.
  • 13C zeigt ein erfindungemäßes Tafeltyp-Substrat 47, das durch Verbinden von Streifentyp-Substraten miteinander in allen Richtungen erzeugt ist.
  • Eine Vielzahl von Tafelausrichtlöchern 49 ist auf dem Rand des Tafeltyp-Substrates 47 vorgesehen, um ein Ausrichten während des Befestigens des Tafeltyp-Substrates 47 auf dem in 7B gezeigten Tafeltyp-Trägerrahmen 30 zu erleichtern.
  • Die Ausführungsbeispiele der Verfahren zum Herstellen eines BGA-Halbleiterbauteiles mittels des in den 7A, 7B und 8 gezeigten Trägerrahmens 26 bzw. 30 und der in den 13A bis 13C dargestellten Substrate 43, 45 und 47 werden im folgenden beschrieben.
  • Die 14A bis 14J zeigen als erläuterndes Beispiel eine BGA-Halbleiterbauteil-Einheit und ein Verfahren zum Herstellen eines BGA-Halbleiterbauteiles gemäß dem Stand der Technik.
  • Das Beispiel bezieht sich auf eine BGA-Halbleiterbauteil-Einheit, die durch Befestigen eines Streifentyp-Trägerrahmens 26 mit einem Einheitssubstrat 43 hergestellt ist, und auf ein Herstellungsverfahren eines eine solche Einheit verwendenden BGA-Halbleiterbauteiles. Die 14A bis 14J zeigen Draufsichten und Schnittdarstellungen der aufeinanderfolgenden Schritte in dem BGA-Halbleiterbauteil-Herstellungsverfahren gemäß dem Beispiel, das einen Streifentyp-Trägerrahmen 26 und ein Einheitssubstrat 43 verwendet. 15 ist ein Flußdiagramm, das die Herstellungsschritte des obigen Ausführungsbeispiels veranschaulicht.
  • Zunächst wird ein Streifentyp-Trägerrahmen 26, wie in 14A gezeigt, vorbereitet. Der Streifentyp-Trägerrahmen ist in der gleichen Weise wie ein Leiterrahmen eines herkömmlichen Halbleiterbauteil-Herstellungsprozesses gebildet. 14B zeigt eine Längsschnittdarstellung längs der Linie XIVb-XIVb in 14A.
  • Dann wird die Oberseite des Paddels 21 des in 14A gezeigten Trägerrahmens 26 mit 20 bis 150 μm eines schichtartigen Haftstoffes (im folgenden als "Haftstoffschicht" bezeichnet) oder eines thermisch härtbaren/thermisch formbaren Epoxyds, d. h., eines flüssigen Haftstoffes einer A-Stufe oder B-Stufe, mittels Siebdruck- oder Verteilprozessen beschichtet. Sodann wird eine Vielzahl von in 13A gezeigten Einheitssubstraten 43 auf den Trägerrahmen 26 durch Auf greif- und Plazierverarbeitung gebracht und durch thermische Schichtung/thermische Härtung bei einer Temperatur von 100 bis 400°C festgelegt, um eine BGA-Halbleiterbauteil-Einheit zu bilden. 14C ist eine Draufsicht der obigen BGA-Halbleiterbauteil-Einheit, wobei das Substrat 43 auf dem Paddel 21 angebracht ist. 14D ist eine Längsschnittdarstellung längs der Linie XIVc-XIVc' von 14C.
  • Alternativ kann nach einem anfänglichen Beschichten eines flüssigen Haftstoffes des Typs der A-Stufe oder B-Stufe mittels eines Siebdruckprozesses auf ein Tafeltyp-Substrat 47 oder ein Streifentyp-Substrat 45 jede Einheit geschnitten und an der Oberseite des Paddels 21 des Trägerrahmens 26 mittels eines Aufgreif- und Plazierprozesses angebracht und sodann durch thermische Beschichtung/thermisches Härten bei einer Temperatur von 100 bis 400°C zum Haften gebracht werden.
  • Danach wird der Trägerrahmen 26 mit der daran angebrachten Vielzahl von Substraten 43 mittels einer Matrizenbondausrüstung entfernt, und es wird, wie in der 14E gezeigt ist, ein Matrizenbonden vorgenommen, um den Chip 52 auf dem Mittenteil der Oberseite des Paddels 21 mittels eines Haftstoffes 51 zu befestigen. Wie in 14F gezeigt ist, wird ein Drahtbondprozeß durchgeführt, wobei eine Vielzahl von (nicht dargestellten) Chipkissen, die auf der Oberseite des Chips 52 gebildet sind, und eine (nicht gezeigte) Verdrahtung auf dem Einheitssubstrat 43 miteinander mittels einer Metallverdrahtung 53 verbunden werden.
  • Sodann wird, wie in 14G gezeigt ist, ein Dammbildungsprozeß durchgeführt, indem eine flüssige Umkapselung einer hohen Viskosität mittels eines Spenders angebracht wird, um einen Damm 54 mit einer gewissen Höhe auf bestimmten Teilen der Oberseite des Substrates 43 zu bilden. Sodann wird, wie in 14H gezeigt ist, ein Einbettungsprozeß durch Einbetten eines Umkapselungsmaterials zum Umschließen des Chips 52 und der Metallverdrahtung 53 vorgenommen, um so einen Umkapselungsbereich 55 zu bilden. Wie in 8 gezeigt ist, können der Dammbildungsprozeß und der Einbettungsprozeß durch einen Transferformprozeß (nicht gezeigt) ersetzt werden, der ein Epoxy-Einführloch 31 und ein vertikales Gatter 32, gebildet in dem Trägerrahmen, verwendet.
  • Wie in 14I gezeigt ist, wird ein Lotkugel-Befestigungsprozeß durchgeführt durch Befestigen einer Vielzahl von Lotkugeln 56 an der Oberseite des Substrates 43, und ein Auffließprozeß zum Einwirken von Wärme auf die Lurdkugeln 56 wird ausgeführt, so daß eine Wärmekompression erreicht wird, und ein Reinigungsprozeß wird vorgenommen, um während des Auffließprozesses gebildete Reste zu entfernen.
  • Sodann wird, wie in 14J dargestellt ist, ein Vereinzelungsprozeß vorgenommen, um jeden der Verbindungsstege 24 des Trägerrahmens zu trimmen, wodurch ein vollständiges BGA-Halbleiterbauteil gebildet wird.
  • 15 zeigt ein Flußdiagramm der Herstellungsschritte des BGA-Halbleiterbauteiles gemäß dem oben beschriebenen Beispiel.
  • Im folgenden wird die BGA-Halbleiterbauteil-Einheit und das BGA-Halbleiterbauteil gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung beschrieben. In dem ersten Ausführungsbeispiel wird ein BGA-Halbleiterbauteil durch Befestigen eines Streifentyp-Substrates an einem Streifentyp-Trägerrahmen 26 gebildet, wie dies in den 16A bis 16J gezeigt ist.
  • Zuerst wird ein Streifentyp-Trägerrahmen 26, wie in 16A dargestellt ist, vorbereitet. 16B ist eine Längsschnittdarstellung längs der Linie XVIb-XVIb in 16A.
  • Sodann wird, wie in 16C gezeigt ist, ein Streifentyp-Substrat 45, wie dies in 13B dargestellt ist, auf dem Streifentyp-Trägerrahmen 26 von 16A befestigt. Mit anderen Worten, eine Haftstoffschicht von 20 bis 150 μm wird auf der Oberseite des Paddels 21 des in 16A gezeigten Trägerrahmens 26 befestigt, oder ein thermisches Beschichtungs/thermisches Plastizitäts-Epoxy, d. h., ein flüssiger Haftstoff der A-Stufe oder B-Stufe, wird auf das Paddel 21 aufgetragen; sodann wird ein Streifentyp-Substrat 45 an dem Trägerrahmen 26 angebracht und durch thermische Beschichtung/thermisches Härten bei einer Temperatur von 100 bis 400°C zum Haften gebracht.
  • Alternativ kann das Streifentyp-Substrat 45 an dem Paddel 21 des Streifentyp-Trägerrahmens 26 nach einem anfänglichen Beschichten eines flüssigen Haftstoffes des Typs der A-Stufe oder B-Stufe mittels eines Siebdruckprozesses auf dem Streifentyp-Substrat 45 angebracht werden. Auch kann der obige flüssige Haftstoff auf ein Tafeltyp-Substrat 47 aufgetragen, dann in Streifen geschnitten und an dem Streifentyp-Trägerrahmen 26 angebracht werden.
  • 16D ist eine Längsschnittdarstellung entlang der Linie XVId-XVId' von 16C.
  • Danach werden, wie in den 16E bis 16I gezeigt ist, die Matrizenbond-, Drahtbond-, Dammbildungs-, Lotkugelbefestigungs-, Auffließ- und Reinigungsprozesse der Reihe nach vorgenommen. Die in den 16E bis 16I gezeigten Prozesse sind die gleichen wie diejenigen, die in den 14E bis 14I dargestellt sind.
  • Sodann wir, wie in 16J gezeigt ist, ein Vereinzelungsprozeß vorgenommen, um jeden der Befestigungsstege 24 des Trägerrahmens 26 sowie die Verbindungsstege 44 des Substrates 25 zu zerschneiden, damit ein vollständiges BGA-Halbleiterbauteil dadurch gebildet wird.
  • 17 ist ein Flußdiagramm, das den Herstellungsprozeß des BGA-Halbleiterbauteiles gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
  • Die Herstellungsprozesse für eine BGA-Halbleiterbauteil-Einheit und ein BGA-Halbleiterbauteil gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfindung werden im folgenden beschrieben.
  • Gemäß dem zweiten Ausführungsbeispiel wird eine BGA-Halbleiterbauteil-Einheit durch Befestigen eines Tafeltyp-Trägerrahmens 30 der 7B mit dem Tafeltyp-Substrat 47 von 13C gebildet. Diese Einheit wird dann zum Herstellen eines BGA-Halbleiterbauteiles verwendet, und 19 ist ein Flußdiagramm, das die Schritte zum Herstellen des BGA-Halbleiterbauteiles gemäß dem zweiten Ausführungsbeispiel veranschaulicht.
  • 18 zeigt einen vereinfachten Schnitt einer BGA-Halbleiterbauteil-Einheit gemäß dem dritten Ausführungsbeispiel der vorliegenden Erfindung. Ein schichtartiger Haftstoff 62 (im folgenden als Haftstoffschicht bezeichnet), der gemäß der Gestalt des Tafeltyp-Substrates 47 aufbereitet oder metallverarbeitet wurde, wird zwischen den Tafeltyp-Trägerrahmen 30 der 7B und das Tafeltyp-Substrat 47 von 13B eingeführt. Dann werden der Tafeltyp-Trägerrahmen 30 und das Tafeltyp-Substrat 47 durch thermische Schichtung/thermisches Härten bei einer Temperatur von 100 bis 400°C zum Anhaften gebracht.
  • Alternativ kann anstelle der obigen Haftstoffschicht 62 ein flüssiger Haftstoff der A-Stufe oder B-Stufe auf die Oberseite des Paddels 21 des Tafeltyp-Trägerrahmens 30 mittels eines Siebdruckoder Verteilprozesses aufgetragen werden, wobei sodann das Tafeltyp-Substrat 47 auf die flüssige Haftstoffschicht gelegt und der Tafeltyp-Trägerrahmen 30 zum Haften mit dem Tafeltyp-Substrat 47 durch thermische Schichtung/thermisches Härten bei einer Temperatur von 100 bis 400°C gebracht wird.
  • Hier kann ein geschichtetes Element 61 durch das Ausrichtloch, das im Substrat 47 und dem Trägerrahmen 30 gebildet ist, eingeführt werden, um den Trägerrahmen 30, die Haftstoffschicht 62 und das Substrat 47 an Ort und Stelle zu halten.
  • Auch kann ein Zwischenflächenkern 63 innerhalb der Haftstoffschicht zwischen dem Substrat 47 und dem Trägerrahmen 30 gebildet werden. Der Zwischenflächenkern 63 hat einen Hohlraum, der an einem Teil gebildet ist, welcher den Halbleiterchip bedeckt. Auch hat der Zwischenflächenkern 63 eine Haftstoffschicht 62, die auf Ober- und Unterseiten hiervon gebildet ist. Der Zwischenflächenkern 63 kann aus Metall, BT-Harz, FR4, FR5, Polyamid und dergleichen hergestellt sein. Der Zwischenflächenkern 63 kann zwischen dem Trägerrahmen 30 und dem Substrat 47 liegen, und die gesamte Struktur wird an Ort und Stelle gehalten, indem ein geschichtetes Element in die Ausrichtlöcher eingeführt wird, die in dem Trägerrahmen 30 und dem Substrat 47 gebildet sind.
  • Sodann werden in der gleichen Weise wie bei dem Beispiel und dem ersten Ausführungsbeispiel Matrizenbond-, Drahtbond-, Dammbildungs-, Lotkugelbefestigungs-, Auffließ- und Reinigungsprozesse für jede Einheit der Tafeln ausgeführt.
  • Danach wird ein Vereinzelungsprozeß vorgenommen, um die Verbindungsstege 44 des Einheitssubstrates 43 in dem Tafelsubstrat 47 zu trimmen und um jeden der Befestigungsstege 24 des Einheitsträgerrahmens 25 in dem Tafelträgerrahmen 30 zu trimmen, damit ein vervollständigtes BGA-Halbleiterbauteil erzeugt wird.
  • Wie oben in Einzelheiten beschrieben ist, hat die BGA-Halbleiterbauteil-Einheit, die durch Verwenden des Trägerrahmens und des Substrates gemäß der vorliegenden Erfindung hergestellt ist, eine analoge Struktur zu derjenigen eines Leiterrahmens für ein herkömmliches Halbleiterbauteil, so daß für die Erzeugung eine übliche Halbleiterbauteil-Herstellungsausrüstung verwendet werden kann. Somit besteht kein Bedarf, eine zusätzliche Ausrüstung vorzusehen, und die Herstellungskosten sind minimiert.
  • Da zusätzlich der Zusammenbauprozeß durchgeführt werden kann, indem nicht nur ein Einheitssubstrat, sondern ein Streifentyp-Substrat oder ein Tafeltyp-Substrat verwendet wird, kann eine automatische und sehr schnelle Verarbeitung beim gesamten Herstellungsprozess erreicht werden, um so Herstellungskosten zu minimieren und die Produktivität zu verbessern.
  • Die vorliegende Erfindung schafft also eine Kugelgitteranordnung-(BGA)-Halbleiterbauteil-Einheit und deren Herstellungsverfahren unter Verwenden eines Trägerrahmens und eines Substrates sowie ein Verfahren zum Herstellen eines BGA-Halbleiterbauteiles, das die BGA-Halbleiterbauteil-Einheit verwendet. Beim Herstellen des herkömmlichen BGA-Halbleiterbauteiles kann eine übliche Bauteil-Herstellungsausrüstung nicht verwendet werden, da ein Boot während der Verarbeitung benutzt wird, das eine zusätzliche Ausrüstung erfordert und somit die Herstellungskosten steigert. Jedoch ist ein BGA-Halbleiterbauteil-Herstellungsverfahren, das einen Trägerrahmen und ein Substrat gemäß der vorliegenden Erfindung einsetzt, mit der herkömmlichen Halbleiterbauteil-Herstellungsausrüstung kompatibel. Mit anderen Worten, eine BGA-Halbleiterbauteil-Einheit wird hergestellt durch Befestigen eines Substrates mit einer Mehrschichtverdrahtung darin auf einem Trägerrahmen mit der gleichen Struktur wie bei einem herkömmlichen Leiterrahmen, sodann wird ein Halbleiterchip an der Einheit angebracht, und schließlich werden Verdrahtungs- und Formprozesse nacheinander vorgenommen. Das BGA-Halbleiterbauteil-Herstellungsverfahren ist kompatibel mit der herkömmlichen Herstellungsausrüstung, und eine automatische und schnelle Verarbeitung der gesamten Herstellungsoperation wird erreicht, um so Herstellungskosten zu minimieren und die Produktivität zu verbessern.

Claims (19)

  1. Verfahren zum Herstellen einer Einheit für ein Ball-Grid-Array-Halbleiterbauteil, mit folgenden Schritten: – Bilden eines Trägerrahmens (26) mit einer Vielzahl von Paddeln (21), einer die Paddel (21) tragenden Seitenschiene (22) und einem Verbindungsteil (23, 24) zum Verbinden der Paddel (21) miteinander, – Bilden eines Substrates (45) mit einer Vielzahl von Körpern (41), wobei jeder Körper (41) darin eine Mehrschichtschaltung enthält und ein in einem Mittenteil hiervon gebildetes Durchgangsloch (42) aufweist, und – Befestigen des Trägerrahmens (26) an dem Substrat (45), dadurch gekennzeichnet, daß – beim Bilden des Substrates (45) ein Streifentyp-Substrat gebildet wird, das eine Vielzahl von Einheitssubstraten (43) aufweist, die jeweils einen der Körper (41) aufweisen und miteinander in einer Reihe mittels sich zwischen benachbarten Einheitssubstraten (43) erstreckenden Verbindungsstegen (44) verbunden sind, und – die Vielzahl von Einheitssubstraten (43) im Ganzen mit dem Trägerrahmen (26) so verbunden wird, daß jeder Körper (41) an einem entsprechenden der Paddel (21) angebracht ist.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt des Befestigens des Trägerrahmens (26) an dem Substrat (45) das Verwenden eines schichtartigen Haftstoffes umfaßt.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt des Befestigens des Trägerrahmens (26) an dem Substrat (43) einen Siebdruck- oder Verteilprozeß unter Verwendung eines flüssigen Haftstoffes umfaßt.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Schritt des Bildens des Trägerrahmens (26) aus einem Bilden eines Streifentyp-Trägerrahmens besteht, der eine Vielzahl von Paddeln (21) hat, die miteinander in einer Reihe verbunden sind.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der Schritt des Bildens des Trägerrahmens (26) ein Bilden eines Tafeltyp-Trägerrahmens umfaßt, der eine Vielzahl von Seitenschienen (22, 22') hat, die miteinander mit Verbindungsstegen verbunden sind.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß der Schritt des Bildens des Substrates (45) ein Verbinden einer Vielzahl von Streifentyp-Substraten umfaßt, um ein Tafeltyp-Substrat zu bilden, das im Ganzen mit dem Trägerrahmen (26) verbunden wird.
  7. Verfahren zum Herstellen eines Ball-Grid-Array-Halbleiterbauteiles, umfassend die folgenden Schritte: – Bilden eines Trägerrahmens (26) mit einer Vielzahl von Paddeln (21), einer die Paddel (21) tragenden Seitenschiene (22) und einem Verbindungsteil (23, 24) zum Verbinden der Paddel (21) miteinander, – Bilden eines Substrates (43) mit einer Vielzahl von Körpern (41), wobei der Körper (41) darin eine Mehrschichtschaltung enthält und ein in einem Mittenteil hiervon gebildetes Durchgangsloch (42) aufweist, – Befestigen des Trägerrahmens (26) auf dem Substrat (43), – Befestigen eines Halbleiterchips auf den Paddeln (21) an den Innenseiten des Durchgangsloches (42), – elektrisches Verbinden des Halbleiterchips mit der Mehrschichtschaltung mittels eines leitenden Materials, und – Einformen des Halbleiterchips und des leitenden Materials, dadurch gekennzeichnet, dass – beim Bilden des Substrates (45) ein Streifentyp-Substrat gebildet wird, das eine Vielzahl von Einheitssubstraten (43) aufweist, die jeweils einen der Körper (41) aufweisen und miteinander in einer Reihe mittels sich zwischen benachbarten Einheitssubstraten (43) erstreckenden Verbindungsstegen (44) verbunden sind, und – die Vielzahl von Einheitssubstraten (43) im Ganzen mit dem Trägerrahmen (26) so verbunden wird, daß jeder Körper (41) an einem entsprechenden der Paddel (21) angebracht ist.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß der Einformungsschritt das Bilden eines Dammes auf der Oberseite des Substrates (43) zum Umgeben des Halbleiterchips und das Bilden eines Formteiles an dem Innenteil des Dammes umfaßt.
  9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß der Einformungsschritt ein Einbettungsverfahren verwendet.
  10. Verfahren nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß die Paddel (21) so gebildet werden, daß sie eine Vielzahl von Expoxy-Einführlöchern haben.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß der Einformungsschritt ein Transfer-Einformungsverfahren verwendet.
  12. Verfahren nach einem der Ansprüche 7 bis 11, gekennzeichnet durch einen Vereinzelungsprozeß zum Trimmen zwischen dem Trägerrahmen-Verbindungsteil (23) und dem Paddel (21).
  13. Verfahren nach einem der Ansprüche 7 bis 12, dadurch gekennzeichnet, daß der Schritt des Befestigens des Trägerrahmens (26) mit dem Substrat (43) einen Haftstoff des Schichttypes verwendet.
  14. Verfahren nach einem der Ansprüche 7 bis 12, dadurch gekennzeichnet, daß der Schritt des Befestigens des Trägerrahmens (26) mit dem Substrat (43) einen Siebdruck- oder Verteilprozeß mit einem flüssigen Haftstoff verwendet.
  15. Verfahren nach einem der Ansprüche 7 bis 14, dadurch gekennzeichnet, daß der Schritt des Bildens des Trägerrahmens (26) aus einem Erzeugen eines Streifentyp-Trägerrahmens besteht, der eine Vielzahl von Paddel (21) hat, die miteinander in einer Reihe verbunden sind.
  16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß der Schritt des Bildens des Trägerrahmens (26) aus einem Erzeugen eines Tafeltyp-Trägerrahmens besteht, der eine Vielzahl von Seitenschienen (22, 22') hat, die miteinander mittels Verbindungsstegen verbunden sind.
  17. Verfahren nach Anspruche 16, dadurch gekennzeichnet, daß der Schritt des Bildens des Substrates (43) ein Verbinden einer Vielzahl von Streifentyp-Substraten umfaßt, um ein Tafeltyp-Substrat zu erzeugen, das im Ganzen mit dem Trägerrahmen (26) verbunden wird.
  18. Verfahren nach einem der Ansprüche 7 bis 17, gekennzeichnet durch einen Prozeß zum Erzeugen einer Vielzahl von Vertiefungen (37) auf der Ober- oder Unterseite der Paddel (21).
  19. Verfahren nach einem der Ansprüche 7 bis 18, gekennzeichnet durch einen Prozeß zum Befestigen einer Vielzahl von Kühlrippen (38) an der Unterseite der Paddel (21).
DE19802575A 1997-01-25 1998-01-23 Verfahren zum Herstellen einer Einheit für ein Ball-Grid-Array-Halbleiterbauteil und zum Herstellen eines Ball-Grid-Array-Halbleiterbauteils Expired - Fee Related DE19802575B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2153/97 1997-01-25
KR1019970002185A KR970059825A (ko) 1997-01-25 1997-01-25 카메라용 필터를 고정하는 장치

Publications (2)

Publication Number Publication Date
DE19802575A1 DE19802575A1 (de) 1998-07-30
DE19802575B4 true DE19802575B4 (de) 2005-10-13

Family

ID=19495540

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19802575A Expired - Fee Related DE19802575B4 (de) 1997-01-25 1998-01-23 Verfahren zum Herstellen einer Einheit für ein Ball-Grid-Array-Halbleiterbauteil und zum Herstellen eines Ball-Grid-Array-Halbleiterbauteils

Country Status (2)

Country Link
KR (1) KR970059825A (de)
DE (1) DE19802575B4 (de)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61222151A (ja) * 1985-03-27 1986-10-02 Ibiden Co Ltd 半導体搭載用プリント配線板の製造方法
JPH01128532A (ja) * 1987-11-13 1989-05-22 Hitachi Ltd 半導体装置の製造方法
JPH05243469A (ja) * 1992-02-28 1993-09-21 Nec Kyushu Ltd 半導体装置用リードフレーム
JPH06132441A (ja) * 1992-10-19 1994-05-13 Sony Corp 樹脂封止型半導体装置及びその製造方法
JPH0837204A (ja) * 1994-07-25 1996-02-06 Mitsui High Tec Inc 半導体装置および半導体装置の製造方法
JPH0864635A (ja) * 1994-08-19 1996-03-08 Mitsui High Tec Inc 半導体装置
JPH08139228A (ja) * 1994-11-11 1996-05-31 Mitsui High Tec Inc 樹脂封止型半導体装置
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
JPH0922963A (ja) * 1995-07-06 1997-01-21 Mitsui High Tec Inc 半導体回路素子搭載基板フレームの製造方法
US5717252A (en) * 1994-07-25 1998-02-10 Mitsui High-Tec, Inc. Solder-ball connected semiconductor device with a recessed chip mounting area

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61222151A (ja) * 1985-03-27 1986-10-02 Ibiden Co Ltd 半導体搭載用プリント配線板の製造方法
JPH01128532A (ja) * 1987-11-13 1989-05-22 Hitachi Ltd 半導体装置の製造方法
JPH05243469A (ja) * 1992-02-28 1993-09-21 Nec Kyushu Ltd 半導体装置用リードフレーム
JPH06132441A (ja) * 1992-10-19 1994-05-13 Sony Corp 樹脂封止型半導体装置及びその製造方法
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
JPH0837204A (ja) * 1994-07-25 1996-02-06 Mitsui High Tec Inc 半導体装置および半導体装置の製造方法
US5717252A (en) * 1994-07-25 1998-02-10 Mitsui High-Tec, Inc. Solder-ball connected semiconductor device with a recessed chip mounting area
JPH0864635A (ja) * 1994-08-19 1996-03-08 Mitsui High Tec Inc 半導体装置
JPH08139228A (ja) * 1994-11-11 1996-05-31 Mitsui High Tec Inc 樹脂封止型半導体装置
JPH0922963A (ja) * 1995-07-06 1997-01-21 Mitsui High Tec Inc 半導体回路素子搭載基板フレームの製造方法
US5614443A (en) * 1995-07-06 1997-03-25 Mitsui High-Tec, Inc. Method of producing a frame made of connected semiconductor die mounting substrates

Also Published As

Publication number Publication date
DE19802575A1 (de) 1998-07-30
KR970059825A (ko) 1997-08-12

Similar Documents

Publication Publication Date Title
DE602004009821T2 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE102009006826B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE10223850B4 (de) Verfahren zum Verbinden eines optoelektrischen Moduls mit einem Halbleitergehäuse
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE69534543T2 (de) Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung
DE10229182B4 (de) Verfahren zur Herstellung einer gestapelten Chip-Packung
DE69133497T2 (de) Leiterrahmen für eine Halbleiteranordnung und dessen Herstellungsverfahren
DE19743767B4 (de) Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE4133183B4 (de) Gehäusekonstruktion für Chip-TAB-Bauelemente, Verwendung derselben und Verfahren zu deren Montage
DE10229692A1 (de) Leiterplatte, Mehrchippackung und zugehöriges Herstellungsverfahren
DE19754874A1 (de) Verfahren zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array, nach diesem Verfahren hergestelltes Ball Grid Array und flexible Verdrahtung zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array
DE10393441T5 (de) Verfahren zum Beibehalten der Lötmitteldicke bei Flip-Chip-Befestigungspackaging-Verfahren
DE4338432B4 (de) Integrierte Halbleiterschaltungsbaueinheit, Herstellungsverfahren dafür und Montageverfahren dafür
DE4230187A1 (de) Baueinheit mit speicher-ic, sowie verfahren zum herstellen einer solchen baueinheit
DE112018001998B4 (de) Basismaterial, formpackung, die dasselbe verwendet, basismaterialherstellungsverfahren und formpackungsherstellungsverfahren
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE102011082715A1 (de) Große Klebschichtdicke für Halbleitervorrichtungen
DE102009035623A1 (de) Halbleitervorrichtung
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
DE102020125813A1 (de) Verfahren zum herstellen eines chipgehäuses und chipgehäuse
DE60207282T2 (de) Verkapselung des anschlusslots zur aufrechterhaltung der genauigkeit der anschlussposition
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE19819217A1 (de) Befestigungsgrundplatte für eine elektronische Komponente
DE10301510B4 (de) Verfahren zur Herstellung eines Verkleinerten Chippakets

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140801