DE19751269A1 - Taktsignal-Synchronisierschaltung - Google Patents

Taktsignal-Synchronisierschaltung

Info

Publication number
DE19751269A1
DE19751269A1 DE19751269A DE19751269A DE19751269A1 DE 19751269 A1 DE19751269 A1 DE 19751269A1 DE 19751269 A DE19751269 A DE 19751269A DE 19751269 A DE19751269 A DE 19751269A DE 19751269 A1 DE19751269 A1 DE 19751269A1
Authority
DE
Germany
Prior art keywords
phase
clock signal
external clock
signal
circuit according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19751269A
Other languages
English (en)
Other versions
DE19751269B4 (de
Inventor
Sung Ho Wang
Young-Hyun Jun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19751269A1 publication Critical patent/DE19751269A1/de
Application granted granted Critical
Publication of DE19751269B4 publication Critical patent/DE19751269B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/081Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/0802Details of the phase-locked loop the loop being adapted for reducing power consumption
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)
  • Dc Digital Transmission (AREA)

Description

Die Erfindung betrifft eine Taktsignal-Synchronisierschal­ tung.
Nun wird unter Bezugnahme auf die Fig. 1 und 2 eine herkömm­ liche Taktsignal-Synchronisierschaltung beschrieben. Dabei ist Fig. 1 ein schematisches Blockdiagramm derselben, und Fig. 2 zeigt Signalverläufe, wie sie während ihres Betriebs auftreten.
Wie es in Fig. 1 dargestellt ist, verfügt eine herkömmliche Taktsignal-Synchronisierschaltung über einen Phasenkompara­ tor 5, eine Ladungspumpe 6, einen Phasenkompensator 2 und eine Steuerung 4.
Der Phasenkomparator 5 vergleicht ein von außen eingegebenes Taktsignal mit einem internen, phasenkompensierten Taktsi­ gnal, und er gibt ein Phasenabweichungssignal (voreilend oder nacheilend) aus. Die Ladepumpe 6 wird abhängig von die­ sem Phasenabweichungssignal selektiv geladen oder entladen, und sie gibt Ladungen zur Phasenabweichungskompensation aus. Der Phasenkompensator 2 kompensiert die Phasenabweichung des in ihn über einen Eingangspuffer 1 eingegebenen Taktsignals mittels eines Ladesignals von der Ladungspumpe 6. Die Steue­ rung 4 steuert die obigen jeweiligen Blöcke.
Der Phasenkomparator bei der oben genannten Taktsignal-Syn­ chronisierschaltung vergleicht die Phase des externen Takt­ signals mit der Phase des als Bezugstaktsignal verwendeten rückgekoppelten Taktsignals. Er gibt dann ein hohes Signal aus, wenn die Phase des externen Taktsignals derjenigen des rückgekoppelten Taktsignals voreilt. Dagegen gibt er ein niedriges Signal aus, wenn die Phase des externen Taktsi­ gnals derjenigen des rückgekoppelten Taktsignals nacheilt.
Gemäß Fig. 2 wird, wenn das von außen eingegebene Taktsignal bei der ansteigenden Flanke des rückgekoppelten Taktsignals niedrig ist, das Ausgangssignal des Taktsignal-Phasenkompa­ rators niedrig, so daß erkennbar ist, daß die Phase des von außen eingegebenen Taktsignals nacheilt. Wenn dagegen das von außen eingegebene Taktsignal bei der ansteigenden Flanke des rückgekoppelten Taktsignals bereits hoch ist, ist das Ausgangssignal des Phasenkomparators hoch, so daß er­ kennbar ist, daß die Phase des von außen eingegebenen Takt­ signals voreilt.
Bei dieser herkömmlichen Taktsignal-Synchronisierschaltung existieren verschiedene Probleme.
Da der Phasenkomparator bei dieser herkömmlichen Schaltung nur vergleicht, ob die Phase eines Vergleichstaktsignals derjenigen des Bezugstaktsignals voreilt oder nacheilt, wie­ derholt das Phasenregelungssystem Vorgänge zum Verzögern bzw. zum Beschleunigen der Phase, wenn versucht wird, die Phasen zu synchronisieren. Dies erhöht den Energieverbrauch in überflüssiger Weise. Insbesondere gilt dies für den Be­ reitschaftszustand.
Der Erfindung liegt die Aufgabe zugrunde, eine Taktsignal­ synchronisierschaltung mit verringertem Energieverbrauch zu schaffen.
Diese Aufgabe ist durch die Taktsignal-Synchronisierschal­ tung gemäß dem beigefügten Anspruch 1 gelöst.
Zusätzliche Merkmale und Aufgaben der Erfindung werden in der folgenden Beschreibung dargelegt und gehen teilweise aus dieser hervor, ergeben sich aber andererseits auch beim Aus­ üben der Erfindung. Die Aufgaben und andere Vorteile der Er­ findung werden durch die Maßnahmen erzielt, wie sie speziell in der Beschreibung, den Ansprüchen und den beigefügten Zeichnungen dargelegt sind.
Es ist zu beachten, daß sowohl die vorstehende allgemeine Beschreibung als auch die folgende detaillierte Beschreibung beispielhaft und erläuternd für die beanspruchte Erfindung sind.
Die Zeichnungen, die beigefügt sind, um das Verständnis der Erfindung zu fördern, veranschaulichen Ausführungsbeispiele der Erfindung und dienen zusammen mit der Beschreibung dazu, deren Prinzipien zu erläutern.
Fig. 1 ist ein schematisches Blockdiagramm, das eine her­ kömmliche Taktsignal-Synchronisierschaltung veranschaulicht; und
Fig. 2 zeigt Signalverläufe während des Betriebs eines Pha­ senkomparators in dieser bekannten Schaltung;
Fig. 3 ist ein schematisches Blockdiagramm, das ein Ausfüh­ rungsbeispiel einer erfindungsgemäßen Taktsignal-Synchroni­ sierschaltung veranschaulicht; und
Fig. 4A und 4B zeigen Signalverläufe bzw. eine Betriebsta­ belle für einen Phasenkomparator bei der Erfindung.
Wie es in Fig. 3 dargestellt ist, umfaßt die erfindungsge­ mäße Taktsignal-Synchronisierschaltung einen ersten Schmitt- Triggerabschnitt 37, einen zweiten Schmitt-Triggerabschnitt 38, einen ersten Inverter 39, einen zweiten Inverter 40, ei­ nen ersten Phasenkomparator 33, einen zweiten Phasenkompara­ tor 34, eine Ladungspumpe 35, einen Phasenkompensator 31 und eine Steuerung 32.
Der erste Schmitt-Triggerabschnitt 37 gibt durch Schmitt- Trigger-Umkehrung ein externes Taktsignal clkin aus. Der zweite Schmitt-Triggerabschnitt 38 gibt durch Schmitt-Trig­ ger-Umkehrung ein phasenkompensiertes Rückkopplungs-Taktsi­ gnal clkfbk aus. Der erste Inverter 39 invertiert dieses Si­ gnal. Der zweite Inverter 40 invertiert dagegen das von außen eingegebene Taktsignal clkin. Der erste Phasenkomparator 33 vergleicht das Taktsignal vom ersten Schmitt-Triggerab­ schnitt 37 mit dem Taktsignal vom ersten Inverter 39, und er gibt das zugehörige Phasenabweichungssignal (voreilend oder nacheilend) aus. Der zweite Phasenkomparator 34 vergleicht das Taktsignal vom zweiten Schmitt-Triggerabschnitt 38 mit dem Taktsignal vom zweiten Inverter 40, und er gibt das zu­ gehörige Phasenabweichungssignal aus. Die Ladungspumpe 35 wird durch die Phasenabweichungssignal vom ersten und zwei­ ten Phasenkomparator 33 und 34 selektiv geladen oder entla­ den, und sie gibt Ladung zur Phasenabweichungskompensation aus. Der Phasenkompensator 31 kompensiert die Phasenabwei­ chung des über einen Eingangspuffer 30 eingegebenen Taktsi­ gnals mittels des Ladesignals von der Ladungspumpe 35, und er gibt die kompensierte Phasenabweichung an einen Ausgangs­ puffer 36 aus. Die Steuerung 32 steuert die obigen jeweili­ gen Blöcke.
Die vom ersten und zweiten Schmitt-Triggerabschnitt 37 und 38 ausgegebenen Taktsignale weisen einen Nacheilungswert von bis zu 1/2 der zulässigen Grenze für den Taktsignaljitter auf, bezogen auf die vom ersten und zweiten Inverter 39 und 40 ausgegebenen Taktsignale.
Der erste Phasenkomparator 33 empfängt das von außen einge­ gebene Taktsignal clkin über den ersten Schmitt-Triggerab­ schnitt 37, und er empfängt das Rückkopplungs-Taktsignal clkfbk über den ersten Inverter 39. Der zweite Phasenkompa­ rator 34 empfängt das von außen eingegebene Taktsignal clkin über den zweiten Inverter 40, und er empfängt das Rückkopp­ lungs-Taktsignal clkfbk über den zweiten Schmitt-Triggerab­ schnitt 38. Der erste Phasenkomparator 33 und der zweite Phasenkomparator 34 weisen demgemäß symmetrische Ausgangs­ struktur auf.
Nun wird die Funktion dieser erfindungsgemäßen Taktsignal­ synchronisierschaltung beschrieben.
In Fig. 4A zeigt (a) den Fall, daß die Phase des externen Taktsignals derjenigen des Rückkopplungs-Taktsignals nach­ eilt. Wenn angenommen wird, daß die Verzögerungszeit des zweiten Schmitt-Triggerabschnitts 38 den Wert t2 hat, ver­ gleicht der zweite Phasenkomparator 34 die Phase des exter­ nen Taktsignals mit der Phase eines Taktsignals an einem Knoten 4, das eine Nacheilungszeit von bis zu t2 aufweisen kann. Wenn die Phase des externen Taktsignals clkin derjeni­ gen des Taktsignals am Knoten 4 nacheilt, wird der Ausgangs­ wert des zweiten Phasenkomparators 34 niedrig. In diesem Fall wird auch der Ausgangswert des ersten Phasenkomparators 33 niedrig.
Ferner zeigt (b) in Fig. 4A den Fall, daß das externe Takt­ signal und das Rückkopplungs-Taktsignal innerhalb einer Nacheilungszeit -t1-t2 synchronisiert sind. Da der zweite Phasenkomparator 34 ein externes Taktsignal clkin empfängt, dessen Phase voreilt, wird sein Ausgangswert hoch.
In Fig. 4A zeigt (c) den Fall, daß die Phase des externen Taktsignals derjenigen des Rückkopplungs-Taktsignals vor­ eilt. Der erste Phasenkomparator 33 vergleicht die Phase des externen Taktsignals clkin (am Knoten 3), wie es durch den ersten Schmitt-Triggerabschnitt 37 verzögert wurde, mit der Phase des Rückkopplungs-Taktsignals. Wenn die Phase des ex­ ternen Taktsignals derjenigen des Rückkopplungs-Taktsignals mit t1 oder mehr voreilt, wird der Ausgangswert des ersten Phasenkomparators 33 hoch. In ähnlicher Weise wird der Aus­ gangswert des zweiten Phasenkomparators 34 hoch.
Zusätzlich zu den obigen drei Fällen können das externe Taktsignal und das Rückkopplungs-Taktsignal eine Phasenab­ weichung von 180° aufweisen. In diesem Fall wird der Aus­ gangswert des ersten Phasenkomparators 33 hoch, während der Ausgangswert des zweiten Phasenkomparators 34 niedrig wird, wodurch sich die Phase des internen Taktsignals nicht än­ dert.
Die Ausgangssignale des ersten und zweiten Phasenkomparators 33 und 34 werden in die Ladungspumpe 35 eingegeben, wie es in Fig. 4B veranschaulicht ist. Die Ladungspumpe 35 wird se­ lektiv geladen oder entladen, um die ausgegebene Ladungs­ menge zu ändern.
Anders gesagt, zeigen hohe Ausgangssignale des ersten und zweiten Phasenkomparators 33 und 34, daß die Phase des ex­ ternen Taktsignals nacheilt. Wenn dagegen diese Ausgangssi­ gnale beide niedrig sind, zeigt dies, daß die Phase des ex­ ternen Taktsignals voreilt. Wenn von den Ausgangssignalen des ersten und des zweiten Phasenkomparators 33 und 34 das eine einen hohen Wert zeigt, während das andere einen nie­ drigen Wert zeigt, ist daraus erkennbar, daß die Taktsigna­ le synchronisiert sind.
Wenn bei der erfindungsgemäßen Taktsignal-Synchronisier­ schaltung die Phasen an den zwei Phasenkomparatoren mit ver­ schiedenen Ausgangsstrukturen synchronisiert sind, wird das Gesamtsystem in einen Energiesparmodus versetzt, der das Ge­ samtsystem oder einen Teil desselben deaktiviert.
Wie oben angegeben, existieren bei der erfindungsgemäßen Taktsignal-Synchronisierschaltung die folgenden Vorteile.
Wenn die Phasen an den Phasenkomparatoren ausgehend von den drei Fällen, daß nämlich Voreilung, Nacheilung oder Syn­ chronisierung vorliegt, synchronisiert sind, wird das gesam­ te System oder ein Teil desselben deaktiviert, um dadurch den Energieverbrauch wirkungsvoll zu verringern.

Claims (9)

1. Taktsignal-Synchronisierschaltung, gekennzeichnet durch:
  • - einen ersten Phasenkomparator (33) zum Vergleichen eines externen, um eine vorbestimmte Zeit verzögerten Taktsignals mit einem Rückkopplungs-Taktsignal, um die Phasenabweichung zwischen diesen Taktsignalen zu ermitteln;
  • - einen zweiten Phasenkomparator (34) zum Vergleichen des externen Taktsignals mit dem um eine vorbestimmte Zeit ver­ zögerten Rückkopplungs-Taktsignal, um die Phasenabweichung zwischen diesen Signalen zu ermitteln;
  • - einer Ladungspumpe (35) zum Ändern einer Ladungsmenge ab­ hängig von den Phasenabweichungssignalen vom ersten und zweiten Phasenkomparator;
  • - einen Phasenkompensator (31) zum Kompensieren der Phase des externen Taktsignals abhängig von der Ladungsmenge von der Ladungspumpe; und
  • - eine Steuerung (32) zum Versetzen des Gesamtsystems oder eines Teils desselben in einen Energiesparmodus, wenn die Phase des externen Taktsignals durch den Phasenkompensator (31) mit derjenigen des Rückkopplungs-Taktsignals synchroni­ siert ist.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß sie in den Eingangsstufen der Phasenkomparatoren (33, 34) folgendes aufweist:
  • - einen ersten Schmitt-Triggerabschnitt (37) zum Ausgeben des externen Taktsignals nach Schmitt-Trigger-Umkehrung;
  • - einen ersten Inverter (39) zum Invertieren des phasenkom­ pensierten Rückkopplungs-Taktsignals;
  • - einen zweiten Schmitt-Triggerabschnitt (38) zum Ausgeben des phasenkompensierten Rückkopplungs-Taktsignals nach Schmitt-Trigger-Umkehrung; und
  • - einen zweiten Inverter (40) zum Invertieren des externen Taktsignals.
3. Schaltung nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß der erste Phasenkomparator (33) die Phase des durch den schmitt-triggerinvertierten externen Taktsignals mit der Phase des invertierten Rückkopplungs- Taktsignals vergleicht und dann ein hohes Phasenabweichungs­ signal ausgibt, wenn die Phase des externen Taktsignals vor­ eilt, während sie ein niedriges Phasenabweichungssignal aus­ gibt, wenn die Phase des Rückkopplungs-Taktsignals voreilt.
4. Schaltung nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß der zweite Phasenkomparator (34) die Phase des durch den schmitt-triggerinvertierten Rück­ kopplungs-Taktsignals mit dem invertierten externen Taktsi­ gnal vergleicht und ein hohes Phasenabweichungssignal aus­ gibt, wenn die Phase des externen Taktsignals voreilt, wäh­ rend sie ein niedriges Phasenabweichungssignal ausgibt, wenn die Phase des Rückkopplungs-Taktsignals voreilt.
5. Schaltung nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß die Phase des externen Taktsi­ gnals (clkin) nacheilt, wenn die Phasenabweichungssignale vom ersten und zweiten Phasenkomparator (33, 34) beide hoch sind.
6. Schaltung nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß die Phase des externen Taktsi­ gnals (clkin) voreilt, wenn die Phasenabweichungssignale vom ersten und zweiten Phasenkomparator (33, 34) beide nie­ drig sind.
7. Schaltung nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß das Gesamtsystem oder ein Teil desselben ohne Änderung der Phase des externen Taktsignals (clkin) deaktiviert wird, wenn das Phasenabweichungssignal vom ersten Phasenkomparator (33) niedrig ist und das Phasen­ abweichungssignal vom zweiten Phasenkomparator (34) hoch ist.
8. Schaltung nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß die Phase des internen Taktsi­ gnals nicht geändert wird, wenn das Phasenabweichungssignal vom ersten Phasenkomparator (33) hoch ist und das Phasenab­ weichungssignal vom zweiten Phasenkomparator (34) niedrig ist.
9. Schaltung nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß durch den schmitt-triggerinver­ tierte Taktsignal bis zu 1/2 der zulässigen Grenze für den Taktsignaljitter im Vergleich zum invertierten Taktsignal nacheilt.
DE19751269A 1997-05-06 1997-11-19 Taktsignal-Synchronisierschaltung Expired - Lifetime DE19751269B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970017318A KR100215889B1 (ko) 1997-05-06 1997-05-06 클럭 동기 회로
KR17318/1997 1997-05-06

Publications (2)

Publication Number Publication Date
DE19751269A1 true DE19751269A1 (de) 1998-11-12
DE19751269B4 DE19751269B4 (de) 2006-07-27

Family

ID=19504948

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19751269A Expired - Lifetime DE19751269B4 (de) 1997-05-06 1997-11-19 Taktsignal-Synchronisierschaltung

Country Status (4)

Country Link
US (2) US6031402A (de)
JP (1) JP2976198B2 (de)
KR (1) KR100215889B1 (de)
DE (1) DE19751269B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6636090B2 (en) 2000-11-20 2003-10-21 Mitsubishi Denki Kabushiki Kaisha Phase-locked loop circuit outputting clock signal having fixed phase difference with respect to input clock signal
WO2017001603A3 (de) * 2015-06-30 2017-04-06 TRUMPF Hüttinger GmbH + Co. KG Vorrichtung zur erzeugung mehrerer takt- oder hochfrequenzsignale

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6141394A (en) * 1997-12-22 2000-10-31 Philips Electronics North America Corporation Fractional-N frequency synthesizer with jitter compensation
US6777995B1 (en) * 1999-02-26 2004-08-17 Micron Technology, Inc. Interlaced delay-locked loops for controlling memory-circuit timing
EP1250638B1 (de) * 2000-01-24 2008-07-16 Broadcom Corporation System und verfahren zur kompensation von durch versorgungsspannung induzierten signalverzögerungsfehlanpassungen
US6704881B1 (en) * 2000-08-31 2004-03-09 Micron Technology, Inc. Method and apparatus for providing symmetrical output data for a double data rate DRAM
JP3542574B2 (ja) * 2001-08-28 2004-07-14 Necマイクロシステム株式会社 システムクロック同期化回路
US6720810B1 (en) * 2002-06-14 2004-04-13 Xilinx, Inc. Dual-edge-correcting clock synchronization circuit
KR100585965B1 (ko) * 2003-12-27 2006-06-01 한국전자통신연구원 수신기 위상 보정장치 및 그 방법
KR100948067B1 (ko) 2008-07-10 2010-03-16 주식회사 하이닉스반도체 반도체 소자
CN102651647B (zh) * 2011-02-23 2015-01-07 联咏科技股份有限公司 延迟锁相回路及时脉信号产生方法
US8749908B2 (en) * 2011-03-17 2014-06-10 Lsi Corporation Systems and methods for sync mark detection
US8856842B2 (en) * 2012-01-10 2014-10-07 Intel Corporation Wireless video clock synchronization to enable power saving
US10170980B2 (en) 2015-07-07 2019-01-01 Dialog Semiconductor (Uk) Limited Method for synchronizing power charge-pump with system clock

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE413826B (sv) * 1978-09-21 1980-06-23 Ellemtel Utvecklings Ab Sett att i ett telekommunikationssystem reglera fasleget hos en styrd signal i forhallande till en referenssignal samt anordning for genomforande av settet
JPS5948567B2 (ja) * 1979-12-29 1984-11-27 富士通株式会社 シュミット・トリガ回路
US4872155A (en) * 1987-03-13 1989-10-03 Pioneer Electronic Corporation Clock generator circuit and a synchronizing signal detection method in a sampled format system and a phase comparator circuit suited for generation of the clock
US4893319A (en) * 1988-12-19 1990-01-09 Planar Systems, Inc. Clock regeneration circuit employing digital phase locked loop
CA2010265C (en) * 1989-02-17 1994-03-08 Hiroshi Horie Phase-locked loop apparatus
JP2995923B2 (ja) * 1991-04-11 1999-12-27 ソニー株式会社 同期クロック発生回路
DE4139117C1 (de) * 1991-11-28 1993-06-09 Texas Instruments Deutschland Gmbh, 8050 Freising, De
US5451894A (en) * 1993-02-24 1995-09-19 Advanced Micro Devices, Inc. Digital full range rotating phase shifter
WO1995022206A1 (en) * 1994-02-15 1995-08-17 Rambus, Inc. Delay-locked loop
JP3408030B2 (ja) * 1995-09-21 2003-05-19 日本プレシジョン・サーキッツ株式会社 位相比較器
KR100244466B1 (ko) * 1997-04-26 2000-02-01 김영환 클럭 위상 비교기

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6636090B2 (en) 2000-11-20 2003-10-21 Mitsubishi Denki Kabushiki Kaisha Phase-locked loop circuit outputting clock signal having fixed phase difference with respect to input clock signal
DE10134016B4 (de) * 2000-11-20 2004-01-15 Mitsubishi Denki K.K. Phasenregelkreisschaltung zur Ausgabe eines Taktsignals mit einer festen Phasendifferenz bezüglich eines eingegebenen Taktsignals
WO2017001603A3 (de) * 2015-06-30 2017-04-06 TRUMPF Hüttinger GmbH + Co. KG Vorrichtung zur erzeugung mehrerer takt- oder hochfrequenzsignale
US10551867B2 (en) 2015-06-30 2020-02-04 Trumpf Huettinger Gmbh + Co. Kg Generating a plurality of clock signals or high-frequency signals

Also Published As

Publication number Publication date
JPH10320076A (ja) 1998-12-04
KR100215889B1 (ko) 1999-08-16
JP2976198B2 (ja) 1999-11-10
KR19980082414A (ko) 1998-12-05
US6031402A (en) 2000-02-29
DE19751269B4 (de) 2006-07-27
US6184733B1 (en) 2001-02-06

Similar Documents

Publication Publication Date Title
DE19751269A1 (de) Taktsignal-Synchronisierschaltung
DE19924048A1 (de) Taktphasen-Berichtigungsschaltkreis
DE3826717C2 (de) Signalphasenabgleichsschaltung
DE2061032A1 (de) Taktimpulserzeuger mit Frequenzregelung und Datenimpulssynchronisierung
DE2711992B2 (de) Anordnung zur Synchronisierung von aus mindestens zwei unsynchronen Quellen stammenden Videosignalen
DE10109967A1 (de) Konverter
DE1952926B2 (de) Verfahren zur Synchronisierung zweier parallel arbeitender Datenverarbeitungseinheiten
EP0012899A1 (de) Digitale Phasenregelschaltung mit einer Hilfsschaltung
DE1228303B (de) Einrichtung zur Synchronisation von Zaehlsignalen mit einer Taktpulsfrequenz
DE102006029698A1 (de) Synchroner Signalgenerator
DE60018110T2 (de) Kodierte takte zur verteilung von mehreren taktsignalen zu mehreren geräten eines rechnersystems
DE19852457C2 (de) Verfahren und Vorrichtung zur Phasendrehung in einem Phasenregelkreis
DE1286073B (de) Elektronischer Taktgeber mit automatischer Phasenkorrektur fuer Empfaenger von fernuebertragenen Datenimpulsen
DE19709770A1 (de) Phasenangleichung durch eine Frequenz- und Phasendifferenz zwischen Eingangs- und VCO-Signalen mit einem Frequenzbereich, der durch einen Synchronismus zwischen den Eingangs- und den VCO-Signalen eingestellt ist
DE102006051763A1 (de) Phasenregelschleife zur Taktgewinnung
EP1039638B1 (de) Schaltungsanordnung zum störungsfreien Initialisieren von Verzögerungsregelschleifen mit schneller Verriegelung
DE69830541T2 (de) Takt-extraktionsschaltkreis
DE4028520C2 (de) Schneller digitaler Phasenregelkreis
DE2614074B2 (de) Synchronisierungsgenerator fuer eine farbbildsignalquelle
DE60210013T2 (de) Verfahren und Vorrichtung zum Synchronisieren eines Slave-Netzknotens auf einem Master-Netzknoten
DE102005001892B4 (de) Steuereinheit zur Steuerung eines synchronen Parallel-Serienwandlers
DE10143051B4 (de) Verzögerungsregelkreis zum Reduzieren der Last einer variablen Verzögerungseinheit beim Hochfrequenzbetrieb und zum stabilen Verriegeln eines externen Taktsignals
DE2803650A1 (de) Vorrichtung zur erzeugung einer impulsbreitenmodulierten welle
DE60111453T2 (de) Schaltung und Verfahren zur Synchronisierung von parallelgeschalteten spannungsgespeisten Wechselrichtern
DE69832239T2 (de) Phasenregelkreisschaltung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R071 Expiry of right