DE19737772A1 - Bipolargestützte aktive Pixelsensorzelle - Google Patents

Bipolargestützte aktive Pixelsensorzelle

Info

Publication number
DE19737772A1
DE19737772A1 DE19737772A DE19737772A DE19737772A1 DE 19737772 A1 DE19737772 A1 DE 19737772A1 DE 19737772 A DE19737772 A DE 19737772A DE 19737772 A DE19737772 A DE 19737772A DE 19737772 A1 DE19737772 A1 DE 19737772A1
Authority
DE
Germany
Prior art keywords
region
layer
conductive material
conductivity type
field oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19737772A
Other languages
English (en)
Other versions
DE19737772C2 (de
Inventor
Albert Bergemont
Min-Hwa Chi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Foveon Inc
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of DE19737772A1 publication Critical patent/DE19737772A1/de
Application granted granted Critical
Publication of DE19737772C2 publication Critical patent/DE19737772C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/11—Devices sensitive to infrared, visible or ultraviolet radiation characterised by two potential barriers, e.g. bipolar phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14681—Bipolar transistor imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

Die Erfindung betrifft eine bipolargestützte aktive Pixelsen­ sorzelle nach dem Oberbegriff des Anspruchs 1.
Ladungsgekoppelte Bauelemente (CCDs) waren bisher die Haupt­ stützen bekannter Abbildungsschaltkreise zur Umwandlung eines Pixels Lichtenergie in ein elektrisches Signal, das die Intensität der Lichten­ ergie wiedergibt. Im allgemeinen werden bei CCDs zum Umwandeln von Lich­ tenergie in eine elektrische Energie ein Photogate und eine Reihe von Elektroden verwendet, die die an dem Photogate gesammelte Ladung zu ei­ nem Ausgangsleseknoten verschieben.
Obwohl CCDs viele Vorteile haben, wozu eine hohe Empfindlich­ keit und Füllfaktor zählen, haben CCDs jedoch auch eine Anzahl Nachtei­ le. Besonders nachteilig sind die begrenzten Ausleseraten und die dyna­ mischen Bereichsbeschränkungen, die das Einbeziehen von CCDs in CMOS ge­ stützte Mikroprozessoren schwierig macht.
Um die Beschränkungen der CCD gestützten Abbildungsschaltkrei­ se zu überwinden, sind seit kurzem Abbildungsschaltkreise bekannt, die bipolargestützte aktive Pixelsensorzellen zur Umwandlung eines Pixels Lichtenergie in ein elektrisches Signal verwenden. Die beigefügte Fig. 1 zeigt beispielhaft einen Querschnitt einer vorbekannten bipolargestütz­ ten aktiven Pixelsensorzelle 10 mit einem kapazitiv gekoppelten Basisbe­ reich.
Wie in Fig. 1 dargestellt ist, umfaßt die Zelle 10 ein n-Wanne 14, die als ein Kollektor arbeitet und in einem p-Typ Substrat 12 ausge­ bildet ist, einen p-Typ Bereich 16, der als Basis arbeitet und in dem Kollektorbereich 14 ausgebildet ist, und einen n+ Bereich 18, der als ein Emitter arbeitet und in dem Basisbereich 16 ausgebildet ist.
Die Zelle 10 umfaßt ferner einen Feldoxidbereich FOX, der in dem Kollektorbereich 14 angrenzend an den Basisbereich 16 ausgebildet ist, eine erste n+ Polysilicium(poly)leitung 20, die auf dem Emitterbe­ reich 18 ausgebildet ist, eine Gateoxidschicht 22, die auf dem Basisbe­ reich 16 und der Polyleitung 20 angeordnet ist, und eine zweite n+ Poly­ silicium(poly)-Leitung 24, die auf dem Feldoxidbereich FOX und der Gate­ oxidschicht 22 angeordnet ist.
Die Polyleitung 24 ist üblicherweise n+ dotiert anstelle von p+, da zusätzliche Maskierungsschritte erforderlich wären, um die Poly­ leitung 24 mit einem p-Typ Material zu dotieren. Ferner kann ein in die Polyleitung 24 stark implantiertes p-Typ Material leicht in die Gate­ oxidschicht 22 diffundieren und diese schädigen.
Der Betrieb der aktiven Pixelsensorzelle 10 wird in zwei Schritten ausgeführt: Einem Bildintegrationsschritt, bei dem die Lich­ tenergie gesammelt und in ein elektrisches Signal umgewandelt wird, und einem Ableseschritt, wo das Signal abgelesen wird.
Zu Beginn des Bildintegrationsschrittes wird der Basis-Emit­ ter-Übergang in Sperrichtung vorgespannt durch Anlegen einer festen Spannung an die Polyleitung 24. Die an die Polyleitung 24 angelegte Spannung ist kapazitiv gekoppelt an den Basisbereich 16 durch einen Kopplungskondensator, der einen Teil der Polyleitung 24 als obere Plat­ te, die Gateoxidschicht 22 als Dielektrikum und einen Teil des Basisbe­ reichs 16 als untere Platte nutzt.
Ferner ist der Kollektor-Basis-Übergang ebenfalls in Sperrich­ tung vorgespannt durch Anlegen einer festen Spannung, wie Vcc, an den Kollektorbereich 14.
Während des Bildintegrationsschrittes trifft Lichtenergie in Form von Photonen auf die Zelle 10, wodurch eine Anzahl von Elektronen­ lochpaaren gebildet wird. Unter diesen Bedingungen bleiben die in dem Basisbereich 16 gebildeten Löcher in dem Basisbereich 16, während die in dem Kollektorbereich 14 und dem Emitterbereich 18 gebildeten Löcher zum Basisbereich 16 diffundieren, wo jedes zusätzliche Loch in dem Basisbe­ reich 16 die Ladung auf dem Basisbereich 16 erhöht.
Am Ende des Integrationsschrittes wird die Zelle 10 ausgelesen durch Impulsgaben an die Polyleitung 24 mit einer positiven Spannung, die dann wieder die Spannung an dem Basisbereich 16 erhöht. Die erhöhte Spannung an dem Basisbereich 16 in Kombination mit der aufgrund der ge­ sammelten Löcher erhöhten Ladung führt zu einem Vorspannen des Basis- Emitter-Übergangs in Durchlaßrichtung, wodurch ein verstärkter Strom von dem Emitterbereich 18 in die Polyleitung 20 fließt, der proportional zu der Anzahl gesammelter Löcher ist.
Nachteilig bei der Zelle 10 ist jedoch, daß die Kapazität des Kopplungskondensators relativ niedrig ist aufgrund der begrenzten Flä­ che, die zur Bildung des Kondensators verfügbar ist. Dies hat zur Folge, daß die feste Spannung und die Impulsspannung, die an dem Basisbereich 10 anliegen, wesentlich niedriger sind als die feste Spannung und die Impulsspannung, die an die Polyleitung 24 angelegt werden, wodurch der dynamische Bereich der Zelle 10 beschränkt wird.
Nachteilig bei der Zelle 10 ist ferner, daß die an die Poly­ leitung 24 angelegte Spannung dazu führen kann, daß die Oberfläche des Basisbereichs 16 invertiert wird, wodurch die Größe des Emitterbereichs 18 wirksam erhöht wird. Mit einer Erhöhung der effektiven Größe des Emitterbereichs 18 steigt auch der mit dem p-n Übergang verknüpfte Rest­ strom, wodurch der Störpegel ansteigt.
Aufgabe der Erfindung ist es daher, eine bipolargestützte ak­ tive Pixelsensorzelle nach dem Oberbegriff des Anspruchs 1 zu schaffen, bei der der dynamische Bereich erhöht und der Störpegel verringert ist.
Diese Aufgabe wird durch die Merkmale des kennzeichnenden Teils des Anspruchs 1 gelöst.
Hierdurch wird eine aktive Pixelsensorzelle geschaffen, bei der durch eine Erhöhung der Fläche und damit der Kapazität des Kopp­ lungskondensators der dynamische Bereich erhöht ist. Die Größe des Kopp­ lungskondensators ist erhöht durch ein Ausbilden des Kondensators über einem Teil von beiden, dem Basisbereich als auch dem Feldoxidbereich der Zelle. Damit wird eine erhöhte kapazitive Kopplung an den Basisbereich der Zelle erreicht. Durch eine Anordnung des Materials, das den Teil ei­ ner unteren Platte des Kondensators bildet, im direkten Kontakt mit dem Basisbereich, führt zu einer Reduzierung des Störpegels.
Gemäß einem bevorzugten Ausführungsbeispiel der Erfindung ist das leitfähige Material eines ersten Bereichs, das einen Teil der unte­ ren Platte des Kondensators bildet, stark dotiert, und zwar mit einem gleichen Leitfähigkeitstyp wie der Basisbereich der Zelle. Hierdurch wird der Störpegel weiter reduziert.
Weitere Ausgestaltungen der Erfindung sind der nachfolgenden Beschreibung und den Unteransprüchen zu entnehmen.
Die Erfindung wird nachstehend anhand der in den beigefügten Abbildungen dargestellten Ausführungsbeispiele näher erläutert.
Fig. 2 ist ein Querschnitt einer bipolargestützten aktiven Pi­ xelsensorzelle 100 gemäß einem ersten Ausführungsbeispiel,
Fig. 3A-3G zeigen Querschnitte, die die Entstehung der Zelle 100 veranschaulichen.
Fig. 4 ist eine Draufsicht einer Gestaltung der Zelle 100 nach einem Ausbilden einer Opferschicht 130,
Fig. 5A-5B sind Draufsichten einer Gestaltung der Zelle 100 nach einem Ausbilden des Emitterbereichs 118,
Fig. 6 ist eine Draufsicht einer Gestaltung der Zelle nach dem Ätzen einer ONO-Schicht 140 und einer Polysiliciumschicht 134 zum Aus­ bilden von gestapelten ONO/Polystrukturen 144,
Fig. 7 ist eine Draufsicht einer Gestaltung der Zelle 100 nach einem Ätzen einer ONO-Schicht 140 und einer Polysiliciumschicht 134 zum Ausbilden gestapelter ONO/Polystreifen 146,
Fig. 8 ist eine Draufsicht einer Gestaltung der Zelle 100 nach dem Ätzen einer Polysiliciumschicht 154,
Fig. 9 ist eine Draufsicht einer Gestaltung der Zelle 100 nach einem selbstjustierenden Ätzen einer Polysiliciumschicht 154,
Fig. 10 ist ein Querschnitt einer p-n-p bipolaren aktiven Pi­ xelsensorzelle 200 gemäß einem zweiten Ausführungsbeispiel.
Fig. 2 zeigt eine bipolargestützte aktive Pixelsensorzelle 100. Die Zelle 100 umfaßt eine n-Wanne 114, die als ein Kollektor arbei­ tet, der in einem p-Typ Substrat 112 ausgebildet ist, einen p-Typ-Be­ reich 116, der als eine Basis arbeitet und in dem Kollektorbereich 114 ausgebildet ist, und einen n+ Bereich 118, der als ein Emitter arbeitet und in dem Basisbereich 116 ausgebildet ist.
Die Zelle 100 enthält auch einen Feldoxidbereich FOX, der in dem Kollektorbereich 114, angrenzend an den Basisbereich 116, ausgebil­ det ist, eine erste stark dotierte n-Typ Polysilicium(poly)leitung 119, die auf dem Emitterbereich 118 angeordnet ist, und eine erste Schicht eines dielektrischen Materials 121, die über der Polyleitung 119 ange­ ordnet ist.
Die Zelle 100 enthält ferner eine stark dotierte p-Typ Polysi­ licium(poly)-Schicht 120, die auf einem Teil des Feldoxidbereichs FOX und des Basisbereichs 116 ausgebildet ist, eine zweite Schicht dielek­ trisches Material 122, die auf der Polyschicht 120 ausgebildet ist, und eine zweite stark dotierte n-Typ Polysiliciumleitung 124, die über der zweiten Schicht dielektrischen Materials 122 und einem Teil des Feld­ oxidbereichs FOX angeordnet ist. Alternativ kann die Polyleitung 124 do­ tiert sein mit einem p-Typ-Material anstelle eines n-Typ-Materials.
Der Betrieb der Zelle 100 ist der gleiche wie bei der vorbe­ kannten Zelle 10 der Fig. 1 mit der Ausnahme, daß die feste Spannung und die Impulsspannung nicht an die Polyleitung 24, sondern an die Polylei­ tung 124 angelegt sind. Die Spannungen, die an die Polyleitung 124 ange­ legt sind, sind kapazitiv gekoppelt an den Basisbereich 116 durch einen Kopplungskondensator, der die Polyleitung 124 als die obere Platte, die zweite Schicht dielektrischen Materials 122 als das Dielektrikum und die Polyschicht 120 sowie den Basisbereich 116 als die untere Platte be­ nutzt.
Ein wesentlicher Vorteil dieser Gestaltung ist, daß die Fläche des Kopplungskondensators und folglich die Kapazität deutlich erhöht wird durch Ausbilden des Kopplungskondensators über einem Teil des Feld­ oxidbereichs FOX. Durch Erhöhung der Kapazität des Kopplungskondensators wird auch der dynamische Bereich der Zelle 100 wesentlich erhöht. Zu­ sätzlich kann die Größe des Kopplungskondensators weiter erhöht werden durch Verwendung einer Mehrschichtenstruktur ähnlich zu denen, die in DRAM-Strukturen verwendet werden.
Wie aus Fig. 2 ersichtlich, liegt ein weiterer Vorteil darin, daß bei der stark dotierten Polyschicht 120 einige der p+ Dotierer in den Basisbereich 116 diffundieren während des thermischen Behandlungs­ schrittes, der zur Bildung der Zelle 100 durchgeführt wird, wodurch p+ Bereiche an der Oberfläche des Basisbereichs 116 gebildet werden.
Durch die Bildung von p+ Bereichen an der Oberfläche des Ba­ sisbereichs 116 bleibt die Oberfläche des Basisbereichs 116 während des Betriebs in Anreicherung, wodurch eine effektive Vergrößerung des Emit­ terbereichs 118 und die daraus folgende Erhöhung des Verluststroms ver­ mieden werden. Die mit Borschäden an der Gateoxidschicht verbundenen Probleme sind eliminiert, da die Gateoxidschicht von der Zelle 100 eli­ miniert worden ist.
Ein weiterer Vorteil der erfindungsgemäßen Zelle liegt darin, daß diese eingefügt werden kann in einen herkömmlichen CMOS Doppel-Poly­ fabrikationsprozeß durch Hinzufügung von nur drei zusätzlichen Maskie­ rungsschritten.
Die Fig. 3A-3G zeigen Querschnitte in Schemabildern zur Dar­ stellung der Entstehung der erfindungsgemäßen Zelle 100.
Wie in Fig. 3A dargestellt, beginnt ein Verfahren zur Herstel­ lung der erfindungsgemäßen Zelle mit der herkömmlichen Ausbildung einer n-Wanne 114 und einer p-Wanne (nicht dargestellt) in einem p-Typ-Sub­ strat 112, gefolgt von der Ausbildung eines Feldoxidbereichs FOX mittels des bekannten LOCOS Verfahrens (local oxidation of silicon process). Da­ nach wird über den Wannen und den freiliegenden Bereichen des Substrats 112 eine Opferoxidschicht 130 mit einer Dicke von etwa 400 Å aufgebracht. Fig. 4 zeigt eine Draufsicht, die die Gestaltung der Zelle 100 nach der Bildung der Opferschicht 130 zeigt.
Als nächstes wird, wie in Fig. 3B dargestellt, eine Basismaske 132 ausgebildet und strukturiert, um die n-Wanne 114 freizulegen. Danach wird zur Bildung des Basisbereichs 116 Bor in die n-Wanne 114 implan­ tiert mit einer Dosis von ungefähr 1013-1014 cm-2 und einer Implata­ tionsenergie von ungefähr 40-100 KeV. Die Implantationsdosis und -ener­ gie bestimmen die Tiefe der Basis, die dann wieder die Stromverstärkung (Beta) des Bipolartransistors bestimmt. Sobald der Basisbereich 116 ge­ bildet ist, wird die Maske 132 entfernt.
Als nächstes kann, wie in Fig. 3C dargestellt, der Emitterbe­ reich 118 nach Wahl an dieser Stelle ausgebildet werden durch Aufbrin­ gen und Strukturieren einer Emittermaske 133 auf der Opferschicht 130, um ein Gebiet des Basisbereichs 116 freizulegen. Bei dieser Option wird in das unmaskierte Gebiet des Basisbereichs 116 eine Implantation mit Arsen oder anderen ähnlichen Materialien vorgenommen bei einer Dosis von ungefähr 1015-1016 cm-2 und einer Implantationsenergie von ungefähr 30-100 KeV zum Bilden des Emitterbereichs 118. Sobald der Emitterbereich 118 ausgebildet worden ist, werden die Maske 133 und die Oxidschicht 130 entfernt.
Wird der Emitterbereich 118 an dieser Stelle nicht ausgebil­ det, wird die Opferschicht 130 entfernt, nachdem zuvor die Maske 132 entfernt worden ist. Wird der Emitterbereich 118 an dieser Stelle ausge­ bildet, so kann ferner die Opferoxidschicht 130 entfernt werden, nachdem die Maske 132 entfernt worden ist und ersetzt werden durch eine neue Op­ feroxidschicht.
Bezugnehmend jetzt auf Fig. 3D wird, nachdem die vorgenannten Schritte ausgeführt worden sind, eine erste Polysiliciumschicht 134 als nächstes auf den freigelegten Bereichen des Substrats 112, der Basis 116, des Emitters 118 und des Feldoxids FOX aufgebracht. Danach wird ei­ ne erste Dotierungsmaske 136 ausgebildet und strukturiert zum Freilegen gewählter Bereiche der Polyschicht 134. Anschließend werden die freige­ legten Bereiche der Polyschicht 134 mit Arsen dotiert, bei einer Dosis von ungefähr 1015-1016 cm-2 und einer Implantationsenergie von ungefähr 30-100 KeV zum Bilden von n+ Bereichen in der Polyschicht 134. Daraufhin wird die Maske 136 entfernt.
Alternativ, falls der Emitterbereich 118 nicht wie in Fig. 3C gezeigt ausgebildet worden ist, kann der Emitterbereich 118 hier ausge­ bildet werden durch Dotieren der Polyschicht 134 mit Arsen bei einer Do­ sis von ungefähr 1016 cm-2 und einer Implantationsenergie von ungefähr 30-100 KeV. Die Effektivität der Bildung des Emitterbereichs 118 während dieses Schrittes ist eine Funktion der Zahl der verfügbaren nachfolgen­ den thermischen Prozeßzyklen, die wiederum die n-Typ Dotierer dazu ver­ anlassen, in den Basisbereich 116 zu diffundieren. Der vorstehend in be­ zug auf die Fig. 3C diskutierte und zur Wahl stehende Schritt liefert einen besser definierten Emitterbereich, verlangt aber die Verwendung einer zusätzlichen Maske.
Die Fig. 5A-5B zeigen Draufsichten, die die Gestaltung der Zelle 100 nach der Bildung des Emitterbereichs 118 veranschaulichen. Wie in Fig. 5A dargestellt, kann der Emitterbereich 118 vollständig umgeben sein von dem Basisbereich 116 oder, wie in Fig. 5B darstellt, an den Feldoxidbereich FOX angrenzen.
Bezugnehmend jetzt auf Fig. 3E wird, sobald die Maske 136 ent­ fernt worden ist, eine zweite Dotierungsmaske 138 ausgebildet und struk­ turiert, um erneut gewählte Bereiche der Polyschicht 134 freizulegen. Als nächstes werden die freigelegten Bereiche der Polyschicht 134 mit Bor, BF2 oder anderen ähnlichen Materialien dotiert, mit einer Dosis von ungefähr 1015-1016 cm-2 und einer Implantationsenergie von ungefähr 20-50 KeV zum Ausbilden von p+ Bereichen in der Polyschicht 134. Danach wird die Maske 138 entfernt. Alternativ kann die Dotierungsfolge umge­ kehrt werden, so daß die Polyschicht 134 als erstes mit dem p-Typ Mate­ rial dotiert wird.
Bezugnehmend jetzt auf Fig. 3F wird, sobald die Polysilicium­ schicht 134 dotiert worden ist, eine Schicht aus dielektrischem Material 140, sowie Oxid-Nitrid-Oxid (ONO) über der Polysiliciumschicht 134 auf­ gebracht. Als nächstes wird eine Polymaske 142 ausgebildet und struktu­ riert auf der ONO-Schicht 140 zum Definieren der Strukturen, die von der Polyschicht 134 und der ONO-Schicht 140 gebildet werden.
Nachdem die Polymaske 142 gebildet worden ist, werden die un­ maskierten Bereiche der ONO-Schicht 140 und der darunter liegenden Poly­ schicht 134 entfernt zum Ausbilden der ONO-Schicht 121 über der Polylei­ tung 119, gestapelter ONO/Polystrukturen 144 oder alternativ gestapelter ONO/Polystreifen 146, einer Kondensatordielektrikumschicht 150 und einer darunter liegenden unteren Kondensatorplatte 148 einer Kondensatorkappe verbunden mit dem CMOS-Schaltkreis.
Fig. 6 zeigt eine Draufsicht der Gestaltung der Zelle 100 nach der Bildung gestapelter ONO/Polystrukturen 144. Fig. 7 zeigt eine Drauf­ sicht der Gestaltung der Zelle 100 nach der Bildung der gestapelten ONO-Polystreifen 146.
Einer der Vorteile dieses Verfahrens liegt darin, daß die Bil­ dung von gestapelten ONO/Polystrukturen 144 und Streifen 146 unempfind­ lich ist gegenüber Versatzfehlern. Werden, wie in den Fig. 6 und 7 dar­ gestellt, ONO/Polystrukturen 144-A oder Streifen 146-A aufgrund eines Versatzfehlers nach rechts verschoben, wird dadurch der Umfang der Poly­ schicht 120, der in Kontakt steht mit der rechten Seite des Basisbe­ reichs 116, verringert, so daß dann ebenfalls die gestapelten ONO/Struk­ turen 144-B oder Streifen 146-B nach rechts verschoben werden, wodurch der Umfang der Polyschicht 120, der in Kontakt steht mit einer linken Seite des Basisbereichs 116, in gleichem Umfang vergrößert wird. Folg­ lich bleibt die gleiche Größe an Poly-p-Schicht 120 in Kontakt mit dem Basisbereich 116, und zwar ungeachtet jeglicher Versatzfehler.
Nachdem gestapelte ONO/Polystrukturen 144 oder Streifen 146 ausgebildet worden sind, wird eine p-Kanal-Schwellenspannungsmaske (nicht dargestellt) aufgebracht und strukturiert zum Freilegen der p-Ka­ nalbereiche des Substrats 112. Danach wird in die p-Kanalbereiche Bor implantiert, um die Schwellenspannungen der zu bildenden p-Kanal-CMOS- Bauelemente festzulegen. Die p-Kanal-Schwellenspannungsmaske wird dann entfernt und der Verfahrensschritt wird dann wiederholt, um die Schwel­ lenspannungen der n-Kanal-CMOS-Bauelemente festzulegen.
Wie in Fig. 3G dargestellt, wächst als nächstes eine Gateoxid­ schicht 152 über dem Substrat 112 in den n- und p-Kanalbereichen als auch über den freiliegenden Bereichen des Basisbereichs 116. Zusätzlich zur Bildung der Gateoxidschicht 152 schließt dieser Oxiationsschritt auch die Seiten der Polyleitung 119, der Polyschicht 120 und der Poly­ platte 148 ab.
Alternativ kann die ONO-Schicht 140 aufgebracht werden nachdem die Polyschicht 134 zum Abschließen der Seiten der Polyleitung 119, der Polyschicht 140 und der Polyplatte 148 definiert worden ist. Die ONO/­ Schicht 140 liefert einen besseren Verschluß, erfordert jedoch einen zu­ sätzlichen Maskierungsschritt.
Die Verwendung der ONO-Schicht 140 zur Bildung der Schicht aus dielektrischem Material 122 des Kopplungskondensators anstelle der Gate­ oxidschicht, wie dies sonst üblich ist, bringt den Vorteil, daß die Dicke der Gateoxidschicht 152 nunmehr optimiert werden kann auf die Bedürf­ nisse des CMOS-Bauelements.
Weiter bezugnehmend auf Fig. 3G wird eine zweite Polysilicium­ schicht 154 aufgebracht und dotiert, nachdem die Gateoxidschicht 152 ausgebildet worden ist. Danach wird eine Polymaske 156 ausgebildet und strukturiert, um die von der Polyschicht 154 gebildeten Strukturen zu definieren.
Als nächstes werden die unmaskierten Bereiche der Polysilici­ umschicht 154 entfernt, um zweite Polyleitungen 124, die Gates 158 der n- und p-Kanal-CMOS-Bauelemente und die obere Platte 160 der Kondensator­ kappe, verbunden mit dem CMOS-Schaltkreis, auszubilden.
Fig. 8 zeigt eine Draufsicht der Zelle 100 nach dem Ätzen der Polyschicht 154. Die Polyschicht 154 ist ausgebildet mit einer Öffnung 164, die geringfügig größer ist als das gateoxidabgedeckte Basis-Emit­ tergebiet. Durch Verwendung einer geringfügig größeren Öffnung wird die Polyschicht 154 ebenfalls unempfindlich gegenüber Versatzfehlern. Alter­ nativ können Öffnungen in anderen Größen in der Polyschicht 154 ausge­ bildet sein.
Werden gestapelte ONO/Polystreifen 146 verwendet, dann wird die Maske 156 gehärtet und eine zweite Maske (nicht dargestellt) wird zum Schutz der ersten Polyleitung 119 und des Randes ausgebildet und strukturiert. Die gehärtete Maske 156 und die zweite Maske werden dann als eine selbstjustierende Maske zum Definieren von gestapelten ONO/Po­ lystrukturen verwendet, wie in Fig. 9 dargestellt ist. Danach werden die zweite Maske und die Maske 156 entfernt.
Sobald die Masken entfernt worden sind, wird eine Oxidschicht (nicht dargestellt) ausgebildet zum Verschließen der Seitenwände der Po­ lyschicht 124, der Gates 158 und der oberen Platten 160. Danach folgen herkömmliche Rück-Ende-Verfahrensschritte, z. B. pldd, nldd, p+ und n+ Implantationen, zusammen mit Kontakt und über Ausbildung.
Somit ist ein Verfahren zur Gestaltung der Zelle 100 in einem CMOS-Verfahrensablauf beschrieben worden, das lediglich drei zusätzli­ chen Maskierungsschritt erfordert, nämlich den Einsatz der Basismaske 132, den Einsatz der Dotiermaske 136 und der Einsatz der Dotiermaske 138.
Außer der Verwendung einer n-p-n bipolaren Zelle, kann auch eine p-n-p bipolare Zelle verwendet werden. Fig. 10 zeigt einen Quer­ schnitt einer p-n-p bipolaren Zelle 200 gemäß einem weiteren Ausfüh­ rungsbeispiel der Erfindung.
Wie in Fig. 10 dargestellt ist, enthält die Zelle 200 eine n-Wanne 214, die als der Basisbereich arbeitet und in einem p-Typ Sub­ strat 212 ausgebildet ist, das als der Kollektorbereich arbeitet, und einen p-Typ-Bereich 216, der als der Emitterbereich arbeitet und im Ba­ sisbereich 214 ausgebildet ist.
Die Zelle 200 enthält ferner einen Feldoxidbereich FOX, eine stark dotierte p-Typ-Polysiliciumleitung 218, eine erste Schicht eines dielektrischen Materials 221, die auf der Polyleitung 218 ausgebildet ist, eine stark dotierte n-Typ-Polysiliciumschicht 220, eine Schicht ei­ nes dielektrischen Materials 222, die auf der Polyschicht 220 angeordnet ist, und eine stark dotierte n-Typ Polysiliciumleitung 224, die über der Schicht aus dielektrischem Material 222 und einem Teil des Feldoxidbe­ reichs FOX angeordnet ist.
Der Nachteil bei der Verwendung der Zelle 200 liegt allerdings darin, daß die n-Wanne 214 deutlich tiefer ist als der Basisbereich 116 der Zelle 100. Die Zelle 200 besitzt deshalb eine niedrigere Beta und deshalb eine niedrigere Stromverstärkung. Die Zelle 200 kann ebenfalls in Übereinstimmung mit den in bezug auf die Fig. 3A-3G diskutierten Ver­ fahrensschritten gebildet werden, natürlich entsprechend angepaßt an die Änderung von einer n-p-n auf eine p-n-p bipolare Zelle.

Claims (16)

1. Bipolargestützte aktive Pixelsensorzelle, ausgebildet in einem Substrat eines ersten Leitfähigkeitstyps mit einem Kollektorbe­ reich, einem Emitterbereich, einer ersten auf dem Emitter angeordneten Leitung, einem Feldoxidbereich und einem kapazitiv gekoppelten Basisbe­ reich, dadurch gekennzeichnet, daß ein erster Bereich (120, 220) aus leitfähigem Material auf einem ersten Teil des Feldoxidbereichs (FOX) und des Basisbereichs (116, 214) angeordnet ist, eine Schicht (122, 222) aus einem dielektrischen Material auf dem ersten Bereich (120, 220) aus leitfähigem Material angeordnet ist und eine zweite Leitung (124, 224) über der Schicht (122, 222) aus dielektrischem Material und einem Teil des Feldoxidbereichs (FOX) angeordnet ist.
2. Zelle nach Anspruch 1, dadurch gekennzeichnet, daß der erste Bereich (120, 220) aus leitfähigem Material des gleichen Leitfähigkeits­ typs wie der Basisbereich (116, 214) besteht.
3. Zelle nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der erste Bereich (120, 220) aus leitfähigem Material des ersten Leitfä­ higkeitstyps besteht.
4. Zelle nach einem der Ansprüche 1 bis 3, dadurch gekenn­ zeichnet, daß der erste Bereich (120, 220) aus leitfähigem Material stark dotiert ist.
5. Zelle nach einem der Ansprüche 1 bis 4, dadurch gekenn­ zeichnet, daß der erste Bereich (120, 220) aus leitfähigem Material Po­ lysilicium umfaßt.
6. Zelle nach einem der Ansprüche 1 bis 5, dadurch gekenn­ zeichnet, daß die erste Leitung (119, 218) Polysilicium umfaßt.
7. Zelle nach einem der Ansprüche 1 bis 6, dadurch gekenn­ zeichnet, daß die zweite Leitung über einem Teil der ersten Leitung an­ geordnet ist.
8. Zelle nach einem der Ansprüche 1 bis 7, dadurch gekenn­ zeichnet, daß der Kollektorbereich (114) von einem zweiten Leitfähig­ keitstyp ist und in dem Substrat (112) ausgebildet ist, der Basisbereich (116) vom ersten Leitfähigkeitstyp ist und in dem Kollektorbereich (114) ausgebildet ist, der Emitterbereich (118) vom zweiten Leitfähigkeitstyp ist und in dem Basisbereich (116) ausgebildet ist, und der Feldoxidbe­ reich (FOX) in dem Kollektorbereich (114) angrenzend an den Basisbereich (116) ausgebildet ist.
9. Zelle nach einem der Ansprüche bis 1 bis 7, dadurch gekenn­ zeichnet, daß der Basisbereich (214) von einem zweiten Leitfähigkeitstyp und in dem Substrat (212) ausgebildet ist, der Emitterbereich (216) vom ersten Leitfähigkeitstyp und in dem Basisbereich (214) ausgebildet ist, und der Feldoxidbereich (FOX) in dem Substrat (212) angrenzend an den Basisbereich (214) ausgebildet ist.
10. Zelle nach einem der Ansprüche 1 bis 9, dadurch gekenn­ zeichnet, daß ein zweiter Bereich aus leitfähigem Material angeordnet ist auf einem zweiten Teil des Feldoxidbereichs und des Basisbereichs und die Schicht aus dielektrischem Material ebenfalls auf dem zweiten Bereich aus leitfähigem Material angeordnet ist.
11. Zelle nach Anspruch 10, dadurch gekennzeichnet, daß der zweite Bereich aus leitfähigem Material des ersten Leitfähigkeitstyps besteht.
12. Zelle nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß der zweite Bereich aus leitfähigem Material stark dotiert ist.
13. Zelle nach einem der Ansprüche 10 bis 12, dadurch gekenn­ zeichnet, daß der zweite Bereich aus leitfähigem Material Polysilicium umfaßt.
14. Verfahren zur Gestaltung einer aktiven Pixelsensorzelle in einem Substrat eines ersten Leitfähigkeitstyps, umfassend die Schritte:
Ausbilden eines Wannenbereichs eines zweiten Leitfähigkeits­ typs in dem Substrat,
Ausbilden eines Feldoxidbereichs in dem Wannenbereich,
Ausbilden eines Basisbereichs des ersten Leitfähigkeitstyps in dem Wannenbereich,
Ausbilden einer ersten Schicht leitfähigen Materials auf dem Feldoxidbereich und dem Basisbereich,
Ausbilden einer Schicht dielektrischen Materials auf der er­ sten Schicht leitfähigen Materials,
Ätzen der Schicht dielektrischen Materials und der darunter liegenden ersten Schicht leitfähigen Materials zur Ausbildung einer er­ sten Leitung auf dem Emitterbereich, eines Bereichs leitfähigen Materi­ als auf einem Teil des Feldoxidbereichs als auch des Basisbereichs, ei­ nes ersten dielektrischen Bereichs, der über der ersten Leitung liegt, und eines zweiten dielektrischen Bereichs, der über dem Bereich leitfä­ higen Materials liegt,
Ausbilden einer zweiten Schicht leitfähigen Materials auf dem Feldoxidbereich, dem ersten dielektrischen Bereich und dem zweiten die­ lektrischen Bereich, und
Ätzen der zweiten Schicht leitfähigen Materials zur Ausbildung einer zweiten Leitung über dem zweiten dielektrischen Bereich und einem Teil des Feldoxidbereichs.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß der Schritt des Bildens des Basisbereichs ferner umfaßt einen Schritt des Ausbildens einer Maske zum Freilegen des Wannenbereichs und Implan­ tieren des Wannenbereichs.
16. Verfahren nach Anspruch 14 oder 15, dadurch gekennzeich­ net, daß der Schritt des Ätzens der Schicht dielektrischen Materials zum Bilden von Streifen dielektrischen und leitfähigen Materials verwendet wird.
DE19737772A 1996-10-22 1997-08-29 Aktive Pixelsensorzelle und Verfahren zu ihrer Herstellung Expired - Fee Related DE19737772C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/735,025 US5760458A (en) 1996-10-22 1996-10-22 Bipolar-based active pixel sensor cell with poly contact and increased capacitive coupling to the base region

Publications (2)

Publication Number Publication Date
DE19737772A1 true DE19737772A1 (de) 1998-06-04
DE19737772C2 DE19737772C2 (de) 2002-06-20

Family

ID=24954037

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19737772A Expired - Fee Related DE19737772C2 (de) 1996-10-22 1997-08-29 Aktive Pixelsensorzelle und Verfahren zu ihrer Herstellung

Country Status (3)

Country Link
US (2) US5760458A (de)
KR (1) KR100255411B1 (de)
DE (1) DE19737772C2 (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL1011381C2 (nl) 1998-02-28 2000-02-15 Hyundai Electronics Ind Fotodiode voor een CMOS beeldsensor en werkwijze voor het vervaardigen daarvan.
US6259145B1 (en) * 1998-06-17 2001-07-10 Intel Corporation Reduced leakage trench isolation
US6624850B1 (en) 1998-12-30 2003-09-23 Eastman Kodak Company Photogate active pixel sensor with high fill factor and correlated double sampling
US6218656B1 (en) 1998-12-30 2001-04-17 Eastman Kodak Company Photodiode active pixel sensor with shared reset signal row select
US6657665B1 (en) 1998-12-31 2003-12-02 Eastman Kodak Company Active Pixel Sensor with wired floating diffusions and shared amplifier
US6376868B1 (en) 1999-06-15 2002-04-23 Micron Technology, Inc. Multi-layered gate for a CMOS imager
US6654057B1 (en) * 1999-06-17 2003-11-25 Micron Technology, Inc. Active pixel sensor with a diagonal active area
US6326652B1 (en) 1999-06-18 2001-12-04 Micron Technology, Inc., CMOS imager with a self-aligned buried contact
US6414342B1 (en) 1999-06-18 2002-07-02 Micron Technology Inc. Photogate with improved short wavelength response for a CMOS imager
US6444536B2 (en) * 1999-07-08 2002-09-03 Agere Systems Guardian Corp. Method for fabricating bipolar transistors
US6204524B1 (en) 1999-07-14 2001-03-20 Micron Technology, Inc. CMOS imager with storage capacitor
US6483144B2 (en) * 1999-11-30 2002-11-19 Agere Systems Guardian Corp. Semiconductor device having self-aligned contact and landing pad structure and method of forming same
KR100477788B1 (ko) * 1999-12-28 2005-03-22 매그나칩 반도체 유한회사 커패시터가 접속된 포토다이오드를 갖는 씨모스이미지센서 및 그 제조방법
KR20010061351A (ko) * 1999-12-28 2001-07-07 박종섭 커패시터가 접속된 포토다이오드를 갖는 씨모스이미지센서의 단위화소
US6365926B1 (en) 2000-09-20 2002-04-02 Eastman Kodak Company CMOS active pixel with scavenging diode
US6504195B2 (en) 2000-12-29 2003-01-07 Eastman Kodak Company Alternate method for photodiode formation in CMOS image sensors
JP3536832B2 (ja) * 2001-09-17 2004-06-14 ソニー株式会社 固体撮像装置およびその製造方法
US6867440B1 (en) * 2002-08-13 2005-03-15 Newport Fab, Llc Self-aligned bipolar transistor without spacers and method for fabricating same
KR101000600B1 (ko) * 2003-04-30 2010-12-10 크로스텍 캐피탈, 엘엘씨 이온주입의 시트저항 측정용 테스트패턴 및 그가 내장된씨모스 이미지 센서 및 그의 제조 방법
KR100657142B1 (ko) * 2005-06-03 2006-12-13 매그나칩 반도체 유한회사 이미지센서의 픽셀 쉬링크를 위한 콘택 구조 및 그 제조방법
US7321141B2 (en) * 2006-04-18 2008-01-22 United Microelectronics Corp. Image sensor device and manufacturing method thereof

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5309013A (en) * 1985-04-30 1994-05-03 Canon Kabushiki Kaisha Photoelectric conversion device
JPH0760888B2 (ja) * 1985-06-12 1995-06-28 キヤノン株式会社 光電変換装置
CA1289242C (en) * 1985-11-13 1991-09-17 Shigetoshi Sugawa Device and method of photoelectrically converting light into electrical signal
JPH07120767B2 (ja) * 1986-09-19 1995-12-20 キヤノン株式会社 光電変換装置
JPS63239856A (ja) * 1987-03-27 1988-10-05 Hitachi Ltd 半導体集積回路装置及びその製造方法
US5089433A (en) * 1988-08-08 1992-02-18 National Semiconductor Corporation Bipolar field-effect electrically erasable programmable read only memory cell and method of manufacture
US5262850A (en) * 1988-09-20 1993-11-16 Canon Kabushiki Kaisha Photoelectric converting device having reduced line sensor space
FR2638042A1 (fr) * 1988-10-14 1990-04-20 Thomson Csf Procede pour reduire la remanence d'un phototransistor, notamment de type nipin
US5241169A (en) * 1989-11-21 1993-08-31 Canon Kabushiki Kaisha Photoelectric conversion device having an improved control electrode structure and apparatus equipped with same
US5182624A (en) * 1990-08-08 1993-01-26 Minnesota Mining And Manufacturing Company Solid state electromagnetic radiation detector fet array
CA2056087C (en) * 1990-11-27 1998-01-27 Masakazu Morishita Photoelectric converting device and information processing apparatus employing the same
US5260592A (en) * 1991-02-19 1993-11-09 Synaptics, Incorporated Integrating photosensor and imaging system having wide dynamic range with varactors
US5324958A (en) * 1991-02-19 1994-06-28 Synaptics, Incorporated Integrating imaging systgem having wide dynamic range with sample/hold circuits
US5097305A (en) * 1991-02-19 1992-03-17 Synaptics Corporation Integrating photosensor and imaging system having wide dynamic range
JPH04312082A (ja) * 1991-04-10 1992-11-04 Sony Corp 固体撮像装置
JP2768453B2 (ja) * 1992-03-03 1998-06-25 キヤノン株式会社 固体撮像装置及びそれを用いた装置
US5406332A (en) * 1992-03-06 1995-04-11 Canon Kabushiki Kaisha Photoelectric converting device
JP3356816B2 (ja) * 1992-03-24 2002-12-16 セイコーインスツルメンツ株式会社 半導体光電気変換装置
US5557131A (en) * 1992-10-19 1996-09-17 At&T Global Information Solutions Company Elevated emitter for double poly BICMOS devices
US5411900A (en) * 1993-03-05 1995-05-02 Deutsche Itt Industries, Gmbh Method of fabricating a monolithic integrated circuit with at least one CMOS field-effect transistor and one NPN bipolar transistor
US5501998A (en) * 1994-04-26 1996-03-26 Industrial Technology Research Institution Method for fabricating dynamic random access memory cells having vertical sidewall stacked storage capacitors
US5429980A (en) * 1994-10-05 1995-07-04 United Microelectronics Corporation Method of forming a stacked capacitor using sidewall spacers and local oxidation
US5593905A (en) * 1995-02-23 1997-01-14 Texas Instruments Incorporated Method of forming stacked barrier-diffusion source and etch stop for double polysilicon BJT with patterned base link
US5592017A (en) * 1995-03-23 1997-01-07 Texas Instruments Incorporated Self-aligned double poly BJT using sige spacers as extrinsic base contacts
US5552619A (en) * 1995-05-10 1996-09-03 National Semiconductor Corporation Capacitor coupled contactless imager with high resolution and wide dynamic range
US5566044A (en) * 1995-05-10 1996-10-15 National Semiconductor Corporation Base capacitor coupled photosensor with emitter tunnel oxide for very wide dynamic range in a contactless imaging array
US5581112A (en) * 1995-10-23 1996-12-03 Northern Telecom Limited Lateral bipolar transistor having buried base contact

Also Published As

Publication number Publication date
US5760458A (en) 1998-06-02
KR100255411B1 (ko) 2000-05-01
DE19737772C2 (de) 2002-06-20
KR19980032350A (ko) 1998-07-25
US6136635A (en) 2000-10-24

Similar Documents

Publication Publication Date Title
DE19737772A1 (de) Bipolargestützte aktive Pixelsensorzelle
DE60031221T2 (de) Photodiode für einen CMOS Bildsensor mit einem schwebenden Dotierungsbereich
DE19630434C2 (de) Bipolarphototransistorpixelelement
DE4116694C2 (de) Mit einer Fotodiode versehene Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE4112072C2 (de) MIS-Transistor mit hoher Stehspannung und Verfahren zu seiner Herstellung
DE69533523T2 (de) Verfahren zur Schwellspannungseinstellung einer MIS Anordnung und Ladungsdetektionseinrichtung
DE102005060700B4 (de) CMOS-Bildsensor und Verfahren zur Herstellung
DE60034389T2 (de) Festkörperbildaufnahmevorrichtung und Verfahren zu ihrer Herstellung
DE2736878C2 (de) Photoelektrisches Element fpr eine monolithische Bildaufnahmeeinrichtung
DE19637790A1 (de) Pixelsensorzelle
DE102007062126A1 (de) CMOS-Bildsensor und Herstellungsverfahren desselben
DE2802987A1 (de) Festkoerper-abbildungsvorrichtung
DE4010885C2 (de)
DE19908457A1 (de) CMOS-Bildsensor und Verfahren zu seiner Herstellung
DE3425908C2 (de)
DE10256201A1 (de) Halbleiterbaugruppe, die einen Festkörper-Bildsensor mit unterdrückter Änderung der Störstellenkonzentrationsverteilung in einem Halbleitersubstrat hat, und Verfahren zu dessen Herstellung
DE69738645T2 (de) Aktiver Pixelsensor mit Durchbruch-Rücksetzstruktur und Unterdrückung des Übersprechsignales
DE2804466C3 (de) Festkörper-Bildaufnahmeeinrichtung
DE19719326A1 (de) Aktive Pixelsensorzelle
DE19737771A1 (de) Bipolargestützte aktive Pixelsensorzelle
DE69208213T2 (de) Ladungsübertragungsanordnung mit einem Übergangstyp-Ausgangstransistor
WO2004025739A2 (de) Verfahren zum herstellen einer integrierten pin-diode und zugehörige schaltungsanordnung
DE69030164T2 (de) Festkörper-Bildaufnahmevorrichtung und deren Herstellungsmethode
DE3515013A1 (de) Festkoerper-bildsensor
DE69032255T2 (de) Monolithische Halbleiteranordnung mit CCD-, bipolaren und MOS-Strukturen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: FOVEONICS, INC., CUPERTINO, CALIF., US

D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: FOVEON, INC., SANTA CLARA, CALIF., US

8339 Ceased/non-payment of the annual fee