KR20010061351A - 커패시터가 접속된 포토다이오드를 갖는 씨모스이미지센서의 단위화소 - Google Patents

Abstract

본 발명은 포토다이오드의 커패시턴스를 증대시켜 노이즈를 감소시키고 아울러 출력신호를 증대시켜 이미지센서의 특성을 향상시키기 위한 CMOS 이미지센서의 단위화소를 제공하는데 그 목적이 있는 것으로, 이를 위한 본 발명의 CMOS 이미지 센서 단위화소는, 소자분리절연막의 에지에 정렬되며 반도체층 내에 불순물 이온주입에 의해 형성된 포토다이오드; 및 평면상으로 상기 포토다이오드와 상기 소자분리절연막의 경계면을 따라 형성되며, 포토다이오드에 콘택된 하부전극, 유전체 및 상부전극이 적층되어 형성된 커패시터를 포함하여 이루어짐을 특징으로 한다.

Description

커패시터가 접속된 포토다이오드를 갖는 씨모스 이미지센서의 단위화소{CMOS image sensor having photodiode coupled capacitor}

본 발명은 CMOS 이미지센서(image sensor)에 관한 것으로, 특히 커패시턴스를 증대시키기 위하여 커패시터가 접속된 포토다이오드를 갖는 CMOS 이미지센서 단위화소에 관한 것이다.

CMOS 이미지센서라 함은 CMOS 제조 기술을 이용하여 광학적 이미지를 전기적신호로 변환시키는 소자로서, 화소수만큼 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용하고 있다. 현재 이미지센서로 널리 사용되고 있는 CCD(Charge Coupled Device) 이미지센서에 비하여 CMOS 이미지센서는, 구동 방식이 간편하고 다양한 스캐닝 방식의 구현이 가능하며, 신호처리 회로를 단일칩에 집적할 수 있어 제품의 소형화가 가능할 뿐만 아니라, 호환성의 CMOS 기술을 사용하므로 제조 단가를 낮출 수 있고, 전력 소모 또한 크게 낮다는 장점을 지니고 있다.

도1에는 본 출원인에 의해 제안된바 있는 종래의 CMOS 이미지센서의 단위화소 회로도가 도시되어 있다. 도1을 참조하면, CMOS 이미지센서의 단위화소는, 1개의 포토다이오드(PD)와 4개의 NMOS트랜지스터로 구성되어 있다. 4개의 NMOS트랜지스터는 포토다이오드(PD)에서 생성된 광전하를 플로팅센싱노드로 운송하기 위한 트랜스퍼트랜지스터(Tx)와, 다음 신호검출을 위해 상기 플로팅센싱노드에 저장되어 있는 전하를 배출하기 위한 리셋트랜지스터(Rx)와, 소스팔로워(Source Follower) 역할을 하는 드라이브트랜지스터(Dx), 및 스위칭(Switching) 역할로 어드레싱(addressing)을 할 수 있도록 하는 셀렉트트랜지스터(Sx)로 구성된다.

여기서, 트랜스퍼트랜지스터(Tx)와 리셋트랜지스터(Rx)는 양의 문턱 전압(Positive Threshold Voltage)으로 인한 전압 강하로 전하(전자)가 손실되어 전하운송효율이 저하되는 현상을 방지하기 위하여 매우 약한 문턱 전압을 갖는 네이티브(Native) NMOS트랜지스터로 형성되어 진다. 단위화소의 출력단(Out)과 접지단 간에는 바이어스 제공을 위한 로드트랜지스터가 접속되어 있다. 그리고, 포토다이오드(PD)와 플로팅센싱노드의 기판은 접지 되어 있다. 도면에서 "Cf"는 플로팅센싱노드가 갖는 커패시턴스를, "Cp"는 핀드 포토다이오드가 갖는 커패시턴스를 각각 나타낸다.

도2는 역시 본 출원인에 의해 제안된 바 있는 종래의 CMOS 이미지센서 단위화소 구조를 나타내는 단면도로서, 도1의 회로도가 반도체기판 상에 구현된 구조를 도시하고 있으며, 도면부호 1은 P⁺실리콘기판, 2는 P-에피택셜층, 3은 P-웰, 4는 필드산화막, 5는 게이트산화막, 6은 게이트전극, 7은 N^-확산영역, 8은 P⁰확산영역, 9는 N⁺플로팅확산, 10은 산화막스페이서를 각각 나타낸다. 도2를 참조하면, 포토다이오드(PD)는 P-에피택셜층(2)과 N^-확산영역(7) 및 P⁰확산영역(8)이 적층된 PNP 접합 구조를 갖고 있으며, N^-확산영역(7)에 의해 포토다이오드의 커패시턴스 Cp가 형성되고, 트랜스퍼트랜지스터(Tx)와 리셋트랜지스터(Rx)의 각 일측접합을 공동으로 구현하는 플로팅확산영역(FD)에 의해 플로팅센싱노드의 커패시턴스 Cf가 형성된다.

이와 같이 구성된 이미지센서 단위화소에 대한 동작을 간략하게 설명해 보면, 처음에는 리셋트랜지스터(Rx), 트랜스퍼트랜지스터(Tx), 및 셀렉트트랜지스터(Sx)를 온시켜 단위화소를 리셋시킨다. 이때 N^-확산영역(7)은 서서히 공핍되기 시작하여 완전공핍될때의 피닝전압(pinning voltage)까지 커패시턴스 Cp는 캐리어 차징(carrier charging)이 발생하고, 플로팅센싱노드의 커패시턴스 Cf는 공급전압 VDD 전압까지 캐리어 차징이 발생한다. 그리고 트랜스퍼트랜지스터(Tx)를 오프시키고 셀렉트 트랜지스터(Sx)를 온시킨 다음 리셋트랜지스터(Rx)를 오프시킨다. 이와 같은 동작 상태에서 단위화소 출력단(Out)으로부터 출력전압 V1을 읽어 버퍼에 저장시키고 난 후, 트랜스퍼트랜지스터(Tx)를 온시켜 빛의 세기에 따라 변화된 커패시턴스 Cp의 캐리어들을 커패시턴스 Cf로 이동시킨 다음, 다시 출력단(Out)에서 출력전압 V2를 읽어들여 V1 - V2에 대한 아날로그 데이터를 디지털 데이터로 변경시키므로 단위화소에 대한 한 동작주기가 완료된다.

이와 같이 CMOS 이미지센서를 구성하는 단위화소는 외부로부터 입사한 빛에 의해 전자가 발생 및 보관되는 포토다이오드 부분과 포토다이오드에 보관되었던 전자를 포토다이오드로부터 전달받아 전기적 출력신호(전압 또는 전류)로 변환하는 회로로 구성되어 있다. 이때 최대 출력신호는 포토다이오드로부터 꺼낼 수 있는 전자의 수와 직접적으로 비례하기 때문에 포토다이오드의 전자수용능력 즉 커패시턴스(capacitance)가 클수록 최대 출력신호를 증가시킬 수 있다. 일반적으로 실리콘을 이용한 포토다이오드는 PN 접합 또는 PNP나 NPN과 같은 이중접합 구조를 이용하여 제조되는데 이들 접합이 전자를 수용할 수 있는 능력은 실리콘기판의 농도 및 접합을 형성하기 위해 기판에 주입되는 도판트(dopant)의 농도와 주입 깊이 등에 의해 변화된다. 포토다이오드의 커패시턴스를 충분히 확보하지 못하는 경우 외부광원에 의해 발생한 전자의 수가 포토다이오드에 보관되지 못하고 기판 쪽으로 새어나가게 되어 최대 출력신호가 감소할뿐만 아니라 새어 나간 전자에 의한노이즈(noise) 발생 따위의 부수적인 문제가 발생하게 된다.

따라서 포토다이오드의 커패시턴스를 충분히 확보하는 것이 매우 중요한데 전술한 바와 같이 포토다이오드의 커패시턴스는 기판 농도 및 도판트의 주입농도, 주입깊이 등에 의해 민감하게 변화하므로 공정상 임의로 조절하기는 쉽지 않다.

도3a는 실질적인 포토다이오드의 크기 및 그 평면적 상태를 보여주기 위한 종래의 일부 단위화소의 평면도로서, 포토다이오드(PD)와 트랜스퍼트랜지스터의 게이트(Tx) 및 플로팅센싱노드(FD)만을 개략적으로 나타낸 것이다. 도3b는 도3a의 A-A'선에 따른 단면도이다.

본 발명은 포토다이오드의 커패시턴스를 증대시켜 노이즈를 감소시키고 아울러 출력신호를 증대시켜 이미지센서의 특성을 향상시키기 위한 CMOS 이미지센서의 단위화소를 제공하는데 목적이 있다.

도1은 종래의 CMOS 이미지센서의 단위화소 회로도,

도2는 종래의 CMOS 이미지센서 단위화소 구조를 나타내는 단면도,

도3a 및 도3b는 실질적인 포토다이오드의 크기 및 그 평면적 상태를 보여주기 위한 종래기술에 따른 일부 단위화소의 평면도 및 단면도,

도4a 및 도4b는 본 발명을 개념적으로 나타낸 CMOS 이미지센서의 일부 단위화소의 평면도 및 단면도,

상기 목적을 달성하기 위한 본 발명의 CMOS 이미지 센서 단위화소는, 소자분리절연막의 에지에 정렬되며 반도체층 내에 불순물 이온주입에 의해 형성된 포토다이오드; 및 평면상으로 상기 포토다이오드와 상기 소자분리절연막의 경계면을 따라 형성되며, 포토다이오드에 콘택된 하부전극, 유전체 및 상부전극이 적층되어 형성된 커패시터를 포함하여 이루어짐을 특징으로 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도4a 및 도4b는 본 발명의 일실시예에 따른 CMOS 이미지센서의 일부 단위화소의 평면도 및 단면도이다.

도4a 및 도4b를 참조하면, 본 발명의 이미지센서 단위화소는 종래와는 다르게 포토다이오드(photodiode)에 커패시터(Cap.)가 접속되어 있음을 알 수 있다.

구체적으로, 실리콘기판(Si-sub.)에는 활성영역을 정의하기 위한 소자분리절연막(FOX)이 형성되어 있고, 소자분리절연막(FOX)의 에지와 트랜스퍼트랜지스터(Tx)의 게이트의 일측면 에지에 정렬되어 포토다이오드(photodiode)가 형성되게 된다.

플로팅확산(FD)은 트랜스퍼트랜지스터의 게이트 타측 기판에 형성된다.

포토다이오드는 반도체층에 이온주입에 의해 불순물을 도핑하여 형성하고 PN 포토다이오드, PNP 또는 NPN 다중접합 포토다이오드 등이 모두 적용된다.

중요하게 평면상으로 소자분리막과 포토다이오드의 경계선을 따라 하부전극, 유전체 및 상부전극이 적층되어 커패시터(cap.)가 형성되는 바, 이렇게 소자분리막과 포토다이오드의 경계선을 따라 커패시터를 형성하므로써 커패시터의 표면적을 증대시켜 커패시턴스를 최대한 확보할 수 있다.

그리고 커패시터의 하부전극은 층간절연막을 사이에 두고 포토다이오드에 콘택되어 있다. 하부전극 및 상부전극에는 도핑된 폴리실리콘을 적용하고, 유전체는 실리콘산화막을 적용하거나 보다 더 커패시턴스를 높이기 위해 ONO(oxide, nitride, oxide) 구조의 절연막 또는 유전상수가 큰 Ta₂O₅등의 고유전체를 적용하는 것이 가능하다.

이러한 구조에서의 동작을 간단히 살펴본다.

외부로부터 포토다이오드로 빛이 입사되어 포토다이오드 내에 전자가 생성될 때 커패시터의 상부전극에 양의 전압을 인가하면 커패시터에 전자를 모으게 된다. 즉 커패시터가 없었을 때에 비해 추가로 제작한 커패시터의 커패시턴스만큼 전자를 추가적으로 더 수용할 수 있게 된다. 전자의 축적이 끝나고 외부로 전자를 꺼내고자 하는 순간에는 커패시터 상부전극에 인가했던 양의 전압을 제거함으로써 외부 회로로 전자를 빼낼 수 있게 된다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

본 발명은 포토다이오드가 전자를 수용할 수 있는 능력을 증대시킴으로써, 종래의 포토다이오드에 비해 더 많은 전자를 축적할 수 있고, 이에 의해 이미지센서의 출력전압폭이 훨씬 넓어지기 때문에 뛰어난 해상도를 얻을 수 있다.

Claims (4)

1. CMOS 이미지 센서에 있어서,

   소자분리절연막의 에지에 정렬되며 반도체층 내에 불순물 이온주입에 의해 형성된 포토다이오드; 및

   평면상으로 상기 포토다이오드와 상기 소자분리절연막의 경계면을 따라 형성되며, 포토다이오드에 콘택된 하부전극, 유전체 및 상부전극이 적층되어 형성된 커패시터

   를 포함하여 이루어진 CMOS 이미지 센서.
2. 제1항에 있어서,

   상기 하부전극 및 상부전극은 각각 도핑된 폴리실리콘임을 특징으로 하는 CMOS 이미지 센서.
3. 제1항에 있어서,

   상기 유전체는 산화막, ONO막 또는 Ta₂O₅중 어느 하나임을 특징으로 하는 CMOS 이미지 센서.
4. 제1항에 있어서,

   상기 포토다이오드는 PN, PNP 또는 NPN 포토다이오드중 어느 하나임을 특징으로 하는 CMOS 이미지 센서.