KR20060090540A - 씨모스 이미지 센서 및 그 제조방법 - Google Patents
씨모스 이미지 센서 및 그 제조방법 Download PDFInfo
- Publication number
- KR20060090540A KR20060090540A KR1020050013623A KR20050013623A KR20060090540A KR 20060090540 A KR20060090540 A KR 20060090540A KR 1020050013623 A KR1020050013623 A KR 1020050013623A KR 20050013623 A KR20050013623 A KR 20050013623A KR 20060090540 A KR20060090540 A KR 20060090540A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- region
- capacitor
- active region
- image sensor
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000003990 capacitor Substances 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000004020 conductor Substances 0.000 claims abstract description 9
- 239000011229 interlayer Substances 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 52
- 238000009792 diffusion process Methods 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 10
- 238000007667 floating Methods 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 5
- 125000006850 spacer group Chemical group 0.000 claims description 3
- 239000000463 material Substances 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
씨모스 이미지 센서 및 그 제조방법을 제공한다. 이 씨모스 이미지 센서는 두개의 전달 게이트 사이에 커패시터를 구비하여 상기 커패시터에 신호 전하를 저장하였다가 출력할 수 있다. 따라서 고속으로 움직이는 피사체의 정지 화면을 촬상하는 경우에도 동시간대의 신호 전하를 각 화소의 커패시터에 저장하였다가 출력할 수 있어 왜곡이 발생하지 않는다. 이 씨모스 이미지 센서의 제조 방법은 기판 상에 게이트 전극들을 형성한 후 층간 절연막을 덮고 두개의 전달 게이트 전극 사이에 콘택홀을 형성한 후 도전물질을 채워 하부 전극을 형성하고, 이후 유전체막을 증착한 후 그 위에 상부 전극을 패터닝하여 커패시터를 형성한다. 따라서 이러한 커패시터에 일차적으로 신호 전하가 저장되었다가 출력될 수 있으므로, 씨모스 이미지 센서에 있어서도 고속으로 움직이는 피사체의 정지 화면을 왜곡없이 출력할 수 있다.
Description
도 1은 본 발명에 따른 씨모스 이미지 센서의 평면도이다.
도 2는 본 발명에 따른 씨모스 이미지 센서의 등가회로도이다.
도 3a 내지 도 3e는 본 발명의 제 1 실시예에 따른 씨모스 이미지 센서 제조방법을 설명하기 위하여 도시한 것으로, 도 1의 A-A'를 잘라 취한 단면도이다.
도 4a 내지 도 4b는 본 발명의 제 2 실시예에 따른 씨모스 이미지 센서 제조방법을 설명하기 위하여 도시한 것으로, 도 1의 A-A'를 잘라 취한 단면도이다.
본 발명은 씨모스 이미지 센서 및 그 제조방법에 관한 것으로, 더욱 상세하게는 저장 커패시터를 포함하는 씨모스 이미지 센서 및 그 제조방법에 관한 것이다.
이미지 센서는 픽셀 어레이(pixel array), 즉 이차원적으로 매트릭스 형태로 배열된 복수 개의 픽셀들로 이루어지며, 각 픽셀은 광감지 수단과 전송 및 신호 출력(readout) 디바이스들을 포함한다. 전송 및 신호 출력 디바이스들의 구조에 따라 이미지 센서는 크게 전하결합형(Charge Coupled Device/CCD) 이미지 센서와 씨모스(Complementary Metal Oxide Semiconductor/CMOS) 이미지 센서로 나눌 수 있다. 전하결합형 이미지 센서는 전송 및 신호출력을 위해서 모스(MOS) 커패시터를 사용하며, 개개의 모스 커패시터가 서로 근접한 위치에 있어 전위 차에 의해 전하 캐리어가 커패시터에 저장되고 인접한 커패시터로 이송된다. 반면, 씨모스 이미지 센서는 픽셀 개수만큼의 모스 트랜지스터를 사용하여 차례차례 출력을 검출하는 스위칭 방식을 사용한다.
씨모스 이미지 센서는 전하결합형 이미지 센서에 비하여 구동 방식이 간편하고, 씨모스 기술을 사용하므로 제조 단가를 낮출 수 있으며 전력 소모가 낮은 장점을 지니고 있다. 그러나 전하결합형 이미지 센서가 포토 다이오드에 입사한 빛을 신호 전하로 축척하여 모든 화소를 동시에 수직 씨씨디로 출력할 수 있어 고속으로 움직이는 피사체를 정지 상태로 촬상하는 것이 가능한 반면, 씨모스 이미지 센서는 픽셀의 개수만큼 모스 트랜지스터를 사용하여 차례로 출력하므로, 고속으로 움직이는 물체를 정지 상태로 촬상하면 피사체가 왜곡되는 현상을 보인다.
따라서, 이러한 문제점을 해결하기 위하여 포토 다이오드에서 발생한 신호 전하를 일차적으로 저장해 두었다가 한꺼번에 출력하는 방법이 필요하게 되었다. 종래에는 이러한 문제점을 해결하기 위하여 포토 다이오드에서 발생한 신호 전하를 일차적으로 부유확산층(floating diffusion)영역에 저장하였다가 한꺼번에 출력하여 정지 화면을 보여주는 방식을 사용하였다. 하지만 이러한 방법에 따르면 부유확산층 영역의 고농도의 N형 불순물 도핑과 금속 접합(metal junction) 때문에 암전 류(dark current) 또는 누설 전류(leakge current)가 유발되어 화면 아래쪽에 백점(white spot)이 다량으로 발생하는 문제가 발생하였다.
본 발명은 상술한 문제점을 해결하기 위하여 제안된 것으로, 본 발명의 목적은 누설 전류 유발 없이 포토 다이오드로부터 발생한 신호 전하를 저장하였다가 출력할 수 있는 씨모스 이미지 센서 및 그 제조 방법을 제공하는데 있다.
상술한 기술적 과제를 달성하기 위하여 본 발명은 씨모스 이미지 센서를 제공한다. 이 이미지 센서는 반도체 기판 상에 포토 다이오드 영역 및 활성 영역이 정의된 후, 상기 포토 다이오드 영역에 인접하는 활성 영역상에 두개의 전달 게이트(Tx1, Tx2), 리셋 게이트(Rx), 드라이브 게이트(Dx), 로우 선택 게이트(Sx)가 차례로 소정 간격을 두고 형성된다. 그리고 상기 두개의 전달 게이트 사이에는 포토 다이오드 영역으로부터 형성된 신호 전하를 저장할 수 있는 커패시터가 형성된다. 따라서, 동 시간대의 신호 전하를 커패시터에 저장하였다가 출력할 수 있으므로, 고속으로 움직이는 피사체의 정지화면을 촬상할 수 있는 씨모스 이미지 센서가 제공된다.
상술한 기술적 과제를 달성하기 위하여 본 발명은 씨모스 이미지 센서의 제조방법을 제공한다. 이 방법은, 반도체 기판에 포토 다이오드 영역 및 활성 영역을 정의하는 소자 분리 패턴을 형성하고, 상기 포토 다이오드 영역 내에 포토 다이오드를 형성한다. 그리고 상기 포토 다이오드 영역외의 활성 영역 상에 두개의 전달 게이트, 리셋 게이트, 드라이브 게이트, 로우 선택 게이트를 소정 간격을 두고 형성한다. 이후 층간 절연막을 증착한 후, 상기 두개의 전달 게이트 사이에 콘택홀을 형성하고 도전물질을 채워 하부 전극을 형성하고, 유전체막 및 상부 전극을 이루는 도전물질을 증착한 후 패터닝하여 상부 전극을 형성한다. 이렇게 형성된 하부 전극과 상부 전극으로 이루어진 커패시터에는 포토 다이오드로부터 형성된 신호 전하가 저장되었다가 출력될 수 있다. 이때 상기 콘택홀을 도전물질로 채워넣은 후 상기 콘택홀 상에 하부 전극을 형성하고 그위에 유전체막 및 상부 전극을 형성할 수도 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명에 따른 씨모스 이미지 센서의 평면도이며, 도 2는 본 발명에 따른 씨모스 이미지 센서의 등가회로도이다.
도 1을 참고하면, 씨모스 이미지 센서는 소자 분리 패턴에 의하여 기판에 한 정된 포토 다이오드 영역(10) 및 활성 영역(20)을 포함한다. 통상적으로 상기 포토 다이오드 영역(10)은 광효율을 높이기 위하여 넓게 형성되며, 활성 영역(20)은 상기 포토 다이오드 영역(10)의 일측에서 연장되어 형성된다. 본 발명에 따른 씨모스 이미지 센서의 활성 영역(20) 상에는 제 1 및 제 2 전달 게이트(transfer gate, 21, 23), 리셋 게이트(25), 드라이버 게이트(27) 그리고 로우 선택 게이트(29)가 차례로 소정 간격을 두고 형성된다. 이때 제 1 전달 게이트(21)와 제 2 전달 게이트(23) 사이에는 상부 전극(41)과 하부 전극(43)으로 이루어진 커패시터(40)가 포함된다. 이때 커패시터(40)는 포토 다이오드(10)에서 발생된 신호 전하를 저장하는 기능을 한다. 그리고 상기 제 2 전달 게이트(23)와 리셋 게이트(25) 사이의 활성 영역(20) 내에는 부유확산층(30)이 형성된다. 상기 부유확산층(30)은 메탈 콘택(metal contact, 50)에 의하여 상기 드라이버 게이트(27)와 전기적으로 연결된다.
도 2를 참조하여 본 발명에 따른 씨모스 이미지 센서의 동작을 설명하면, 리셋 트랜지스터(Rx)가 턴-온되면 부유확산층(F/D)의 전위가 인가 전압(Vdd)과 동일하게 된다. 외부에서 포토 다이오드(PD)에 빛이 입사되면 전자-정공쌍(electron-hole pair/EHP)이 생성되어 신호 전하가 제 1 전달 트랜지스터(Tx1)에 축적된다. 상기 제 1 전달 트랜지스터(Tx1)가 턴-온이 되고, 커패시터(Cpip)의 상부 전극에 하이 레벨의 전압(Vdd)이 인가되면, 신호 전하가 커패시터(Cpip) 쪽으로 전달되고, 이후 제 1 전달 트랜지스터(Tx1)가 턴-오프되면 커패시터(Cpip)에 신호 전하가 저장된다. 이어서 커패시터(Cpip) 상부 전극에 로우 레벨의 전압을 인가하고 제 2 전달 트랜지스터(Tx2)와 드라이버 트랜지스터(Dx)가 턴-온이 되며, 로우 선택 트랜지 스터(Sx)가 턴-온이 되면 신호 전하가 출력(Out)된다. 그리고 리셋 트랜지스터(Rx)가 턴-온되면, 부유확산층(F/D)의 전위는 인가 전압(Vdd)과 동일해지며, 이러한 과정이 반복되어 영상신호가 출력된다.
도면상에는 하나의 포토 다이오드에 하나의 리셋 트랜지스터가 연결된 구조만을 도시하였으나 여러개의 포토 다이오드가 하나의 리셋 트랜지스터를 공유하여 사용하는 구조로 변형될 수도 있다.
도 3a 내지 도 3e는 본 발명의 제 1 실시예에 따른 씨모스 이미지 센서 제조방법을 설명하기 위하여 도시한 것으로, 도 1의 A-A'를 잘라 취한 단면도이다.
도 3a을 참조하면, 반도체 기판 내에 불순물을 주입하여 깊은 P 웰(101)을 형성한다. 통상적으로 상기 반도체 기판은 실리콘 기판(100) 상에 P형 에피택시얼층(100a)를 적층하여 형성할 수 있다. 그리고 상기 깊은 P 웰(101)은 상기 P형 에피택시얼층(100a)내에 불순물을 주입함으로써 상기 실리콘 기판(100)과 상기 P형 에피택시얼층(100a)의 경계영역(boundary region)에 형성된다. 이때 깊은 P 웰(101)은 상기 P형 에피택시얼층(100a)보다 높은 농도로 도핑된다.
이후 소자 분리 패턴(미도시)에 의하여 상기 반도체 기판에 포토 다이오드 영역(도 1의 10)과 활성 영역(도 1의 20)이 한정된다. 이때 포토 다이오드 영역(도 1의 10) 주변의 활성 영역(도 1의 20)에는 P 웰(103)을 형성한다. 이때 P 웰(103)은 상기 P형 에피택시얼층(100a)보다 높은 농도로 도핑된다. 이후 상기 반도체 기판 상에 게이트 산화막(102)을 포함하는 제 1 전달 게이트(21), 제 2 전달 게이트(23) 및 리셋 게이트(25)가 소정 간격을 두고 형성된다. 상기 제 1 전달 게이트 (21), 제 2 전달 게이트(23) 및 리셋 게이트(25)는 각각 도전층(31, 33, 35)과 하드 마스크막(36)이 적층된 구조로 형성된다. 하드 마스크막(36)은 후속 공정에서 형성되는 커패시터와 상기 게이트들을 구성하는 도전층(31, 33, 35)이 전기적으로 쇼트(short)되는 것을 방지하는 역할을 하며, 일반적으로 실리콘 질화막(SiN)으로 형성하는 것이 바람직하다.
도 3b를 참조하면, 상기 포토 다이오드 영역(도 1의 10) 내에 N형 포토 다이오드(105)를 형성하고, 상기 N형 포토 다이오드(105) 상부에 P형 포토다이오드(107)를 형성한다. 그리고 이후 소스 및 드레인으로 사용하기 위하여 제 1 전달 게이트(21)와 제 2 전달 게이트(23) 사이 및 제 2 전달 게이트(23)와 리셋 게이트(25) 사이의 활성 영역에 N형 저농도 확산층 영역(111)을 형성한다.
상술한 것과 달리 포토 다이오드는 상기 게이트들을 형성하기 이전에 미리 형성될 수도 있으며, 이외에도 상술한 공정들의 순서는 바뀔 수 있다.
도 3c를 참조하면, 상기 구조 상에 질화막을 콘포멀(conformal)하게 증착한 후, 포토 다이오드 영역과 제 1 전달 게이트(21)의 일부를 포토 레지스트 패턴(미도시)으로 가린채, 전면 식각을 통하여 게이트 전극들의 측벽에 스페이서 구조(115)를 형성한다. 그리고 이후 포토 레지스트 패턴(미도시)을 제거하면 도 3c에 도시된 바와 같이 제 1 전달 게이트(21)의 일부 영역 및 포토 다이오드 영역 상에는 질화막 패턴(113)이 남게 된다. 그리고 이전 공정에서 형성된 N형 저농도 확산층 영역(111)내에 N형 고농도 확산층 영역(117)을 형성한다.
이때에는 제 1 전달 게이트(21)와 제 2 전달 게이트 (23)사이에 활성 영역 상에 N형 고농도 확산층(117)을 형성하지 않을 수도 있다. N형 고농도 확산층을 형성하지 않아도, N형 저농도 확산층(111)을 통하여 포토 다이오드로부터 전달된 신호 전하가 하부 전극(43) 쪽으로 전달될 수 있으므로, 커패시터(40)에 신호 전하를 저장하는 것에는 문제가 발생하지 않는다. 또한 하부 전극(43)이 형성되면서 N형 고농도 확산층과 사이에 손상이 발생하여 누설전류 및 암전류가 발생되는 것을 방지할 수 있는 점에서도 효과적이다.
도 3d를 참조하면, 상기 구조 상에 층간 절연막(119)을 증착한 후, 화학적 기계적 연마 공정을 통하여, 상기 제 1 전달 게이트(21) 상의 일부에 남아있는 질화막 패턴(113)의 상부를 노출시킨다. 그리고 제 1 전달 게이트(21)와 제 2 전달 게이트(23) 사이에 콘택홀(121)을 형성한 후, 도전성 있는 물질을 채워넣어 커패시터의 하부 전극(43)을 완성한다. 이때 도전성 있는 물질로는 예를들면 폴리실리콘을 사용할 수 있다. 이때 폴리실리콘은 고농도의 N형 불순물로 도핑된 폴리실리콘을 이용하는 것이 바람직하다. 좀 더 자세하게 설명하면, 패터닝을 통하여 콘택홀(121)을 형성한 후 폴리실리콘층을 증착하고 화학적 기계적 연마 또는 에치백(etch back) 공정을 통하여 상기 콘택홀에 폴리실리콘을 채운다.
도 3e를 참조하면, 상기 구조 상에 유전체막(123)을 증착한 후, 또다시 도전층을 증착하고 패터닝하여 상기 하부 전극(43) 상에 위치하는 상부 전극(41)을 형성한다. 이때 일반적으로 유전체막(123)은 ONO막(Oxide/Nitride/Oxide)으로 형성한다. 그리고 상부 전극(41)을 이루는 도전층은 상기 하부 전극(43) 형성 시 사용한 도전층과 마찬가지로 폴리실리콘을 이용하여 형성할 수 있다.
따라서, 이와 같이 형성된 커패시터에 포토 다이오드로부터 형성된 신호 전하를 저장하였다가 출력할 수 있으므로, 씨모스 이미지 센서에 있어서도 고속의 피사체를 정지 화면으로 촬상하는 것이 가능해진다.
도 4a 내지 도 4b는 본 발명의 제 2 실시예에 따른 씨모스 이미지 센서 제조방법을 설명하기 위하여 도시한 것으로, 도 1의 A-A'를 잘라 취한 단면도이다.
제 2 실시예에서는 전술한 제 1 실시예에서 도 3a 내지 도 3c를 참조하여 설명한 공정과 동일한 공정을 수행한다. 하지만 이때 상술한 바와 같이 제 1 전달 게이트(21)와 제 2 전달 게이트(23) 사이의 활성 영역에는 저농도의 N형 확산층 영역(111) 내에 고농도의 N형 확산층 영역을 추가로 형성하지 않는다. 그리고 이후 도 4a에 도시된 것처럼 층간 절연막(119)을 증착한 후, 화학적 기계적 연마 공정을 이용하여 제 1 전달 게이트(21) 상에 남아있는 질화막 패턴(113)의 상부가 노출되도록 한다. 그리고 제 1 전달 게이트(21)와 제 2 전달 게이트(23) 사이에 콘택홀(121)을 형성한 후, 콘택홀(121)을 도전성 있는 물질로 채워넣어 콘택 플러그(131)를 형성한다. 그리고 상기 층간 절연막(119) 상에 도전층을 증착하고 패터닝하여 하부 전극(43)을 형성한다. 이후 유전체막(123) 및 도전층을 차례로 증착하고 상기 도전층을 패터닝하여 상기 하부 전극(43) 상에 상부 전극(41)을 형성한다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이 본 발명에 의하면, 고속으로 움직이는 피사체의 정지 화면을 촬상하였을 때, 씨모스 이미지 센서의 각 픽셀에서 동 시간대에 포토 다이오드로부터 생성된 신호 전하를 커패시터 내에 저장하였다가 출력할 수 있으므로, 종래에 발생하였던 피사체의 왜곡 현상 등이 발생하지 않는다. 또한 커패시터가 반도체 기판 상에 형성되므로, 기판 내에 부유확산층에 저장 영역을 마련하였을 때 보다 암전류 또는 누설 전류 발생의 위험이 적다.
Claims (8)
- 수광부와;상기 수광부에서 형성된 신호 전하를 부유확산층 영역으로 전달하기 위하여 활성 영역 상에 차례로 형성된 제 1 및 제 2 전달 트랜지스터; 그리고상기 제 1 및 제 2 전달 트랜지스터 사이의 활성 영역 상에 형성되어 상기 신호 전하를 저장하는 커패시터를 포함하는 씨모스 이미지 센서.
- 제 1항에 있어서,상기 커패시터가 형성되는 활성 영역에는 저농도의 N형 불순물이 주입된 확산층 영역이 형성되는 씨모스 이미지 센서.
- 제 2항에 있어서,상기 저농도의 N형 불순물이 주입된 확산층 영역 내에 고농도의 N형 불순물이 주입된 확산층 영역이 더 형성되는 씨모스 이미지 센서.
- 다이오드 영역과 활성 영역을 포함하는 반도체 기판의 다이오드 영역에 수광부를 형성하는 단계;상기 반도체 기판의 활성 영역 상에 제 1 및 제 2 전달 트랜지스터, 리셋 트랜지스터, 드라이브 트랜지스터 및 로우 선택 트랜지스터를 차례로 형성하는 단계;층간 절연막을 형성하는 단계;상기 층간 절연막을 패터닝하여 콘택홀을 형성함으로서 상기 제 1 및 제 2 전달 트랜지스터 사이의 활성 영역을 노출시키는 단계;상기 콘택홀에 도전물질을 채워넣어 커패시터의 하부 전극을 형성하는 단계; 그리고유전체막과 도전층을 형성한 후 상기 도전층을 패터닝하여 상기 커패시터의 상부 전극을 형성하는 단계를 포함하는 씨모스 이미지 센서 제조방법.
- 제 4항에 있어서,상기 콘택홀에 도전물질을 채워넣어 커패시터의 하부 전극을 형성하는 단계는상기 콘택홀에 도전물질을 채워넣어 콘택플러그를 형성하는 단계; 및상기 콘택플러그 상에 도전층을 형성한 후 패터닝하여 상기 하부 전극을 형성하는 단계를 포함하는 씨모스 이미지 센서 제조방법.
- 제 4항에 있어서,상기 다이오드 영역과 활성 영역을 포함하는 반도체 기판에 포토 다이오드를 형성하는 단계 이후에상기 활성 영역에 저농도의 N형 불순물이 주입된 확산층 영역을 형성하는 단계를 포함하는 씨모스 이미지 센서 제조방법.
- 제 4항에 있어서,상기 층간 절연막을 형성하는 단계 이전에상기 형성된 제 1 및 제 2 전달 트랜지스터, 리셋 트랜지스터, 드라이브 트랜지스터 및 로우 선택 트랜지스터 상에 질화막을 콘포멀하게 증착하는 단계; 및상기 제 1 전달 트랜지스터의 일부 및 상기 수광부를 가린채 전면 식각하여 상기 제 1 및 제 2 전달 트랜지스터, 리셋 트랜지스터, 드라이브 트랜지스터 및 로우 선택 트랜지스터의 측벽에 스페이서 구조를 형성하는 단계를 포함하는 씨모스 이미지 센서 제조방법.
- 제 7항에 있어서,상기 스페이서 구조를 형성하는 단계 이후에,상기 제 1 전달 트랜지스터와 상기 제 2 전달 트랜지스터 사이의 활성 영역을 제외하고, 저농도의 N형 불순물이 주입된 확산층 영역 내에 고농도의 N형 불순물이 주입된 확산층 영역을 더 형성하는 단계를 포함하는 씨모스 이미지 센서 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20050011311 | 2005-02-07 | ||
| KR1020050011311 | 2005-02-07 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060090540A true KR20060090540A (ko) | 2006-08-11 |
Family
ID=37571700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050013623A KR20060090540A (ko) | 2005-02-07 | 2005-02-18 | 씨모스 이미지 센서 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060090540A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100660866B1 (ko) * | 2005-06-20 | 2006-12-26 | 삼성전자주식회사 | 이미지 센서에서 저잡음 글로벌 셔터 동작을 실현한 픽셀회로 및 방법 |
| KR100749097B1 (ko) * | 2006-05-25 | 2007-08-14 | (주) 픽셀플러스 | 커플링 캐패시터를 사용하는 포토다이오드를 포함하는이미지 센서 픽셀 및 그의 신호 감지 방법 |
| WO2007139256A1 (en) * | 2006-05-25 | 2007-12-06 | Pixelplus Co., Ltd. | Image sensor pixel having pinned photodiode with coupling capacitor and method for sensing a signal thereof |
-
2005
- 2005-02-18 KR KR1020050013623A patent/KR20060090540A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100660866B1 (ko) * | 2005-06-20 | 2006-12-26 | 삼성전자주식회사 | 이미지 센서에서 저잡음 글로벌 셔터 동작을 실현한 픽셀회로 및 방법 |
| KR100749097B1 (ko) * | 2006-05-25 | 2007-08-14 | (주) 픽셀플러스 | 커플링 캐패시터를 사용하는 포토다이오드를 포함하는이미지 센서 픽셀 및 그의 신호 감지 방법 |
| WO2007139256A1 (en) * | 2006-05-25 | 2007-12-06 | Pixelplus Co., Ltd. | Image sensor pixel having pinned photodiode with coupling capacitor and method for sensing a signal thereof |
| WO2007139253A1 (en) * | 2006-05-25 | 2007-12-06 | Pixelplus Co., Ltd. | Image sensor pixel having photodiode with coupling capacitor and method for sensing a signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9054003B2 (en) | Image sensors and methods of fabricating the same | |
| US11323667B2 (en) | Image sensor including a transparent conductive layer in a trench | |
| US11527567B2 (en) | Image sensor | |
| KR101550067B1 (ko) | 이미지 센서 및 이의 제조 방법 | |
| US7535037B2 (en) | Solid state image sensor devices having non-planar transistors | |
| KR100672669B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 | |
| KR20160019264A (ko) | Cmos 이미지 센서 | |
| US11670661B2 (en) | Image sensor and method of fabricating same | |
| KR100809322B1 (ko) | 이미지 센서 제조 방법 및 이에 따라 제조된 이미지 센서 | |
| CN111048539A (zh) | 图像传感器 | |
| US20230197762A1 (en) | Complementary metal-oxide-semiconductor image sensor and method of making | |
| US11183526B2 (en) | Image sensor | |
| KR20040058691A (ko) | 누화현상을 감소시킨 시모스 이미지센서 및 그 제조방법 | |
| KR100606910B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 | |
| KR20060090540A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100660345B1 (ko) | 씨모스 이미지 센서 및 그의 제조방법 | |
| US7994551B2 (en) | Image sensor and method of fabricating the same | |
| KR100792335B1 (ko) | 이미지 센서 및 이의 제조 방법 | |
| US20230044820A1 (en) | Image sensor | |
| US20220352220A1 (en) | Pixel layout with photodiode region partially surrounding circuitry | |
| KR20060127498A (ko) | 암전류를 감소시키기 위한 씨모스 이미지 센서의 제조 방법 | |
| KR20070034292A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100724257B1 (ko) | 이미지 센서의 포토 다이오드 및 그 형성방법 | |
| CN116805634A (zh) | Cmos图像传感器 | |
| KR20060110508A (ko) | 이미지 센서의 픽셀 구조 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |