KR20060077119A - 변환 이득의 비선형성을 개선할 수 있는 씨모스 이미지센서 - Google Patents

Abstract

본 발명은 변환 이득의 비선형성을 개선할 수 있는 단위 화소에 4개의 트랜지스터를 갖는 CMOS 이미지센서를 제공하기 위한 것으로, 이를 위해 본 발명은,제1도전형의 반도체층에 형성된 포토다이오드; 상기 포토다이오드에서 생성된 광전하를 턴-온 동작에 의해 전송하기 위해 상기 포토다이오드와 그 일측이 인접하도록 상기 반도체층에 형성된 트랜스퍼 트랜지스터; 상기 트랜스퍼 트랜지스터로부터 상기 광전하를 전송받아 전압 레벨의 신호로 전송하기 위해 상기 트랜스퍼 트랜지스터의 타측과 인접하도록 상기 반도체층 표면 하부에 형성된 제2도전형의 플로팅 확산영역; 및 상기 플로팅 확산영역을 감싸도록 상기 플로팅 확산영역 하부에 형성된 제1도전형의 웰을 포함하는 CMOS 이미지센서를 제공한다.

CMOS 이미지센서, 플로팅 확산영역, P웰, 변환 이득, 캐패시턴스.

Description

변환 이득의 비선형성을 개선할 수 있는 씨모스 이미지센서{CMOS IMAGE SENSOR FOR IMPROVING NON-LINEARITY OF CONVERSION GAIN}

도 1은 하나의 단위 화소에 4개의 트랜지스터를 포함하는 CMOS 이미지센서의 단위 화소를 도시한 회로도.

도 2는 도 1의 회로도를 실제 공정으로 구현한 4개의 트랜지스터를 갖는 종래의 CMOS 이미지센서를 도시한 단면도.

도 3는 도 1의 회로도를 실제 공정으로 구현한 4개의 트랜지스터를 갖는 본 발명의 CMOS 이미지센서를 도시한 단면도.

도 4는 광 감도 특성을 광도에 따른 전압의 변화로 도시한 그래프.

* 도면의 주요부분에 대한 부호의 설명 *

SUB : P형 기판 P-epi : P형 에피층

Fox : 필드산화막 P-Well-1, P-Well-2 : P웰

PD : 포토다이오드 FD : 플로팅 확산영역

LDD : Lightly Doped Drain Tx : 트랜스퍼 트랜지스터

Rx : 리셋 트랜지스터 Dx : 드라이브 트랜지스터

Sx : 셀렉트 트랜지스터

본 발명은 이미지센서에 관한 것으로 특히, 변환 이득(Conversion gain)의 선형성을 개선시킨 하나의 단위 화소에 4개의 트랜지스터를 갖는 CMOS 이미지센서에 관한 것이다.

CMOS(Complementary Metal Oxide Semiconductor) 이미지센서는 현재 모바일 폰(Mobile phone), PC(Personal Computer)용 카메라(Camera) 및 전자기기 등에서 광범위하게 사용되고 있는 디바이스(Device)이다. CMOS 이미지센서는 기존에 이미지센서로 사용되던 CCD에 비해 구동방식이 간편하며, 신호 처리 회로(Signal Processing Circuit)를 한 칩에 집적할 수 있어서 SOC(System On Chip)이 가능하므로 모듈의 소형화를 가능하게 한다.

또한, 기존에 셋-업(Set-up)된 CMOS 기술을 호환성 있게 사용할 수 있으므로 제조 단가를 낮출 수 있는 등 많은 장점을 가지고 있다.

도 1은 하나의 단위 화소에 4개의 트랜지스터를 포함하는 CMOS 이미지센서의 단위 화소(Unit Pixel)를 도시한 회로도이다.

도 1에 도시된 단위 화소는, 광감도(Sensitivity)를 높이고 단위 화소 간의 크로스 토크(Cross talk) 효과를 줄이기 위하여 서브미크론(Sub-micron) CMOS 에피 (Epi) 공정이 적용되었다.

도 1을 참조하면, 이미지센서의 단위 화소(U/C; Unit Cell)는, PNP 또는 PNPN 등의 구조를 이루며, 빛을 입력받아 이에 해당하는 만큼 전자-정공 쌍 즉, 광전하(Photo-generated Charge)을 형성하는 포토다이오드(PD)와, 턴-온 동작에 따라 포토다이오드에 축적된 광전하를 플로팅 확산영역(FD)으로 전달하기 위해 트랜스퍼 트랜지스터(Tx)와, 트랜스퍼 트랜지스터(Tx)의 턴-온 동작에 의해 전달된 광전하를 전달받는 플로팅 확산영역(FD)과, 리셋 신호에 따라 플로팅 확산영역(FD)을 전원전압(VDD) 레벨로 리셋시키기 위한 리셋 트랜지스터(Rx)와, 플로팅 확산영역(FD)으로 부터 전달되는 광전하에 해당하는 전기 신호에 따라 턴-온되는 양이 달라지며, 이에 따라 광전하의 양에 비례하는 전기 신호를 출력하는 드라이브 트랜지스터(Dx)와, 셀렉트 신호의 제어를 받아 턴-온되며 드라이브 트랜지스터(Dx)를 통해 출력되는 단위 화소의 신호를 출력하기 위한 셀렉트 트랜지스터(Sx)를 구비하여 구성된다.

도시된 Lx는 로드 트랜지스터(Load transistor)이며, 플로팅 확산노드(FD)는 Cfd의 용량을 갖는다.

상기한 구조를 갖는 단위 화소로부터 출력(Vout)을 얻어내는 동작원리를 살펴보는 바, 이하에서는 각 트랜지스터를 Tx, Rx, Dx, Sx로 칭하며, 포토다이오드는 PD라 칭한다.

먼저, Tx, Rx, Sx를 오프 시킨다. 이때 PD는 완전한 공핍(Fully depletion) 상태이다. 집광(Integration)을 시작하여 광전하를 PD에 모은다.

Rx를 턴-온시켜 FD를 리셋(Reset) 시킨 다음, Sx를 턴-온시켜 리셋 동작 시의 단위 화소의 출력 전압(V1)을 측정한다. 이 값은 단지 FD의 직류 전위 변화(CD level shift)를 의미한다.

이어서, 적정 집광 시간 후에 Tx를 온 시켜 PD에 있는 모든 광전하를 FD로 운송시킨다. Tx를 오프 시킨다.

FD로 운송된 전하에 의한 출력 전압(V2)을 측정한다.

출력 전압(V1-V2)는 V1과 V2 사이의 차이에서 얻어진 광전하 운송의 결과이며, 이는 노이즈(Noise)가 배제된 순수 시그날 값이 된다. 이러한 방법을 CDS(Corelated Double Sampling)라고 한다.

상기한 과정을 반복한다.

도 2는 도 1의 회로도를 실제 공정으로 구현한 4개의 트랜지스터를 갖는 종래의 CMOS 이미지센서를 도시한 단면도이다.

도 2를 참조하면, 고농도 P형(P++)의 기판(SUB)에 P형의 에피층(P-epi)이 형성되어 있다.

에피층(P-epi)에 STI(Shallow Trench Isolation) 구조의 필드산화막(Fox)이 국부적으로 형성되어 있다.

필드 산화막(Fox)과 인접한 에피층(P-epi)의 표면 및 그 저면으로 확장되도록 배리드 포토다이오드(PD)가 형성되어 있다.

포토다이오드(PD)는 하부의 N형 불순물 영역(n-)과 그 상부의 P형 불순물 영역(P0)으로 이루어진다.

아울러, 트랜스퍼 트랜지스터(Tx)와 리셋 트랜지스터(Rx)와 드라이브 트랜지스터(Dx)와 셀렉트 트랜지스터(Sx)로 이루어지는 4개의 트랜지스터가 에피층(P-epi)에 CMOS 공정을 통해 형성되어 있으며, 트랜스퍼 트랜지스터(Tx)와 리셋 트랜지스터(Rx)의 소스에 해당하는 부분은 플로팅 확산영역(FD)을 이루고 있다.

4개의 트랜지스터 중에서 트랜스퍼 트랜지스터(Tx)와 리셋 트랜지스터(Rx)는 양의 문턱전압(Positive threshold voltage)으로 인한 전압 강하로 전자가 손실되어 전하 운송 효율이 저하되는 현상을 방지하기 위하여 음의 문턱 전압(Negative threshold voltage)을 갖는 네이티브(Native) NMOS 트랜지스터로 형성한다.

드라이브 트랜지스터와 셀렉트 트랜지스터(Sx)는 통상의 NMOS 트랜지스터로 형성되며, 이를 위해 드라이브 트랜지스터와 셀렉트 트랜지스터(Sx)가 형성될 활성영역 하부에는 P웰(P-Well)이 형성된다.

P웰(P-Well) 내에 형성되는 드라이브 트랜지스터와 셀렉트 트랜지스터(Sx)의 소스/드레인 접합은 저농도의 N형 도핑 영역을 갖는 LDD(Lightly Doped Drain) 구조의 접합으로 형성된다.

상기한 도 2의 구조에서 알 수 있듯이, 플로팅 확산영역(FD)의 캐패시턴스가 전압에 의존하여 변화한다.

이는, 광전하를 전기적 신호로 변환하는 변환 이득의 선형성이 전압에 의존하도록 함으로써, 비선형성이 나타나는 문제가 있다.

상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, 변환 이득의 비선형성을 개선할 수 있는 단위 화소에 4개의 트랜지스터를 갖는 CMOS 이미지센서를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은, 제1도전형의 반도체층에 형성된 포토다이오드; 상기 포토다이오드에서 생성된 광전하를 턴-온 동작에 의해 전송하기 위해 상기 포토다이오드와 그 일측이 인접하도록 상기 반도체층에 형성된 트랜스퍼 트랜지스터; 상기 트랜스퍼 트랜지스터로부터 상기 광전하를 전송받아 전압 레벨의 신호로 전송하기 위해 상기 트랜스퍼 트랜지스터의 타측과 인접하도록 상기 반도체층 표면 하부에 형성된 제2도전형의 플로팅 확산영역; 및 상기 플로팅 확산영역을 감싸도록 상기 플로팅 확산영역 하부에 형성된 제1도전형의 웰을 포함하는 CMOS 이미지센서를 제공한다.

또한, 상기 목적을 달성하기 위하여 본 발명은, 제1도전형의 반도체층에 형성된 포토다이오드; 상기 포토다이오드에서 생성된 광전하를 턴-온 동작에 의해 전송하기 위해 상기 포토다이오드와 그 일측이 인접하도록 상기 반도체층에 형성된 트랜스퍼 트랜지스터; 상기 트랜스퍼 트랜지스터로부터 상기 광전하를 전송받아 전압 레벨의 신호로 전송하기 위해 상기 트랜스퍼 트랜지스터의 타측과 인접하도록 상기 반도체층 표면 하부에 형성된 제2도전형의 플로팅 확산영역; 상기 플로팅 확산영역을 감싸도록 상기 플로팅 확산영역 하부에 형성된 제1도전형의 제1웰; 상기 플로팅 확산영역에서 제공되는 신호를 소스 팔로워 동작에 의해 출력하기 위해 상기 반도체층에 형성된 드라이브 트랜지스터; 외부의 셀렉트 신호에 응답하여 상기 드라이브 트랜지스터의 출력 신호를 출력하기 위해 상기 드라이브 트랜지스터와 인접한 상기 반도체층에 형성된 셀렉트 트랜지스터; 및 상기 드라이브 트랜지스터와 상기 셀렉트 트랜지스터를 감싸도록 상기 상기 드라이브 트랜지스터와 상기 셀렉트 트랜지스터 하부에 형성된 제1도전형의 제2웰을 구비하며, 상기 제1웰은 상기 제2웰에 비해 그 불순물 농도가 낮은 것을 특징으로 하는 CMOS 이미지센서를 제공한다.

본 발명은 종래의 문제점이었던 변환 이득의 비선형성을 개선시키기 위하여 플로팅 확산영역 하부에 P웰을 배치하거나, 플러팅 확산영역에 메탈 캐패시턴스를 직렬연결시킴으로써, 플로팅 확산영역의 캐패시턴스 변동을 최소화시킨다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.

도 3는 도 1의 회로도를 실제 공정으로 구현한 4개의 트랜지스터를 갖는 본 발명의 CMOS 이미지센서를 도시한 단면도이다.

도 3을 참조하면, 고농도 P형(P++)의 기판(SUB)에 P형의 에피층(P-epi)이 형성되어 있다.

이렇듯, 고농도 P형(P++)의 기판(SUB)과 P형의 에피층(P-epi)이 적층된 구조를 사용하게 되면 다음과 같은 장점이 있다.

첫째, 저농도의 에피층(P-epi)이 존재하므로 저전압 배리드 포토다이오드(Baried Photo diode)에서의 공핍층 깊이(Depletion depth)를 증가시킬 수 있어 우수한 감광 특성을 얻을 수 있다. 이러한 장점을 충분히 가질 수 있도록 에피층(P-epi)의 두께를 5㎛ ∼ 10㎛의 두께를 갖도록 한다.

둘때, 에피층(P-epi)의 하부에 고농도의 기판(SUB)을 갖게되면 기판(SUB)의 갚은 곳에서 발생될 수 있는 광전하들을 기판(SUB)에서 재결합(Recombination)시킴으로써, 광전하의 랜덤 드리프트(Random drift)에 의한 화소간 크로스토크(Cross talk) 현상을 방지할 수 있다. 이를 위해서 통상 에피층(P-epi)에 비해 기판(SUB)이 약 만배 정도의 농도를 갖도록 한다.

에피층(P-epi)에 STI 구조의 필드산화막(Fox)이 국부적으로 형성되어 있다.

필드 산화막(Fox)과 인접한 에피층(P-epi)의 표면 및 그 저면으로 확장되도록 배리드 포토다이오드(PD)가 형성되어 있다.

포토다이오드(PD)는 청색광에 대한 광감도 향상과 전하 운송 효율(Charge transfer efficiency) 등을 향상시키기 위하여 에피층(P-epi)에 매립된 형태의 배리드 포토다이오드로 형성한다.

포토다이오드(PD)는 하부의 N형 불순물 영역(n-)과 그 상부의 P형 불순물 영역(P0)으로 이루어진다.

아울러, 트랜스퍼 트랜지스터(Tx)와 리셋 트랜지스터(Rx)와 드라이브 트랜지 스터(Dx)와 셀렉트 트랜지스터(Sx)로 이루어지는 4개의 트랜지스터가 에피층(P-epi)에 CMOS 공정을 통해 형성되어 있으며, 트랜스퍼 트랜지스터(Tx)와 리셋 트랜지스터(Rx)의 소스에 해당하는 부분은 플로팅 확산영역(FD)을 이루고 있다.

한편, 종래의 경우 4개의 트랜지스터 중에서 트랜스퍼 트랜지스터(Tx)와 리셋 트랜지스터(Rx)는 양의 문턱전압으로 인한 전압 강하로 전자가 손실되어 전하 운송 효율이 저하되는 현상을 방지하기 위하여 음의 문턱 전압을 갖는 네이티브 NMOS 트랜지스터로 형성하고, 드라이브 트랜지스터와 셀렉트 트랜지스터(Sx)는 통상의 NMOS 트랜지스터로 형성되며, 이를 위해 드라이브 트랜지스터와 셀렉트 트랜지스터(Sx)가 형성될 활성영역 하부에는 P웰(P-Well-1)을 형성하였다.

그러나, 본 발명에서는 트랜스퍼 트랜지스터(Tx)와 리셋 트랜지스터(Rx) 하부에 P웰(P-Well-2)를 형성한다.

이 때, 전하 운송 효율 저하를 방지하기 위해 P웰(P-Well-2)의 불순물 농도를 P웰(P-Well-1)에 비해 낮게 한다.

한편, 상기한 실시예에서는 트랜스퍼 트랜지스터(Tx)와 리셋 트랜지스터(Rx)의 채널이 모두 P웰(P-Well-2) 내부에 형성되도록 하였으나, 플로팅 확산영역(FD) 하부에만 P웰(P-Well-2)을 형성할 수도 있다.

P웰(P-Well-1) 내에 형성되는 드라이브 트랜지스터와 셀렉트 트랜지스터(Sx)의 소스/드레인 접합은 저농도의 N형 도핑 영역을 갖는 LDD 구조의 접합으로 형성된다.

이하에서는 상기한 도 3의 구조를 갖는 본 발명의 이미지센서의 단위 화소의 특성을 살펴본다.

도 4는 광 감도 특성을 광도에 따른 전압의 변화로 도시한 그래프이다.

상기한 바와 같이, 본 발명은 플로팅 확산영역(FD)을 P웰(P-Well-2) 안에 구현한 것이다. 일반적으로 플로팅 확산영역(FD)은 도 2와 같이 고농도 N(n+)형의 불순물 접합 영역으로 구현하였다.

플로팅 확산영역(FD)은 포토다이오드(PD)에서 발생한 전하를 트랜스퍼 트랜지스터(Tx)를 사용하여 전압으로 변환시키는 역할을 한다. 이 때, 포토다이오드(PD)에서 발생한 전하를 ΔQ = CΔV의 변환식에 의하여 전압의 변화량 ΔV가 나타나게 된다.

여기서, ΔQ는 포토다이오드(PD)에서 발생한 전하량이며, C는 플로팅 확산영역(FD)의 캐패시턴스이다. 도 4의 'A'는 종래의 플로팅 확산영역(FD)을 사용하였을 경우 광감도 특성을 나타내는 바, 플로팅 확산영역(FD)의 전압에 대한 캐패시턴스 특성이 비선형성을 가지고 있기 때문에 곡선 형태로 나타난다.

여기서, 감도(S)는 'QE(Quantum Eficiency, 양자효율) × 변환 이득 ×포토다이오드(PD)의 면적(필 팩터, Fill factor) × 화소 사이즈'의 함수이다.

여기서, QE와 필 팩터 및 화소 사이즈는 상수로 생각할 수 있으므로, 감도(S)는 변환 이득을 나타낸다고 할 수 있다.

플로팅 확산영역(FD)의 전압에 대한 캐패시턴스 의존성을 PN 접합 다이오드의 공핍층 해석을 통해 고찰할 수 있다. PN 접합의 C = dQ/dV((e×ε×Na× Nd)/(2(VD-V)×(Na+Nd)))^1/2이다.

여기서, Na는 억셉터의 농도를 나타내고, Nd는 도너의 농도를나타내며, D는 공핍층의 두께를 나타낸다.

공핍층의 두께 D의 변화량을 평행판 캐패시턴스라 하면, C는 1/(VD-V)^1/2에 비례한다. 따라서, 플로팅 확산영역(FD)에 가해지는 역 바이어스 전압의 크기가 증가하면, 공핍층의 폭이 증가하여 평행판 캐패시턴스 C가 점점 작아지게 된다. 이러한 현상이 플로팅 확산영역(FD)에서도 발생하므로, 이러한 현상을 작게 하기 위해서는 P웰(P-Well-2) 속에 플로팅 확산영역을 만든다.

한편, 본 발명의 다른 예로서 플로팅 확산영역(FD)에 기판에 연결된 또 다른 캐패시턴스 성분이 직렬로 연결되도록 할 수도 있다.

전술한 바와 같이 이루어지는 본 발명은, 플로팅 확산영역이 전압의 함수이므로 전압의 변동에 따라 발생하는 변환 이득의 비선형성을 플로팅 확산영역 하부의 P웰 또는 기판과의 사이에 직렬 접속된 캐패시턴스 성분을 통해 완화시켜 선형성을 증가시킬 수 있음을 실시예를 통해 알아 보았다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상술한 본 발명은, 플로팅 확산영역의 변환 이득의 선형성을 확보함으로써, 이미지센서의 성능을 향상시키는 효과가 있다.

Claims (6)

1. 제1도전형의 반도체층에 형성된 포토다이오드;

   상기 포토다이오드에서 생성된 광전하를 턴-온 동작에 의해 전송하기 위해 상기 포토다이오드와 그 일측이 인접하도록 상기 반도체층에 형성된 트랜스퍼 트랜지스터;

   상기 트랜스퍼 트랜지스터로부터 상기 광전하를 전송받아 전압 레벨의 신호로 전송하기 위해 상기 트랜스퍼 트랜지스터의 타측과 인접하도록 상기 반도체층 표면 하부에 형성된 제2도전형의 플로팅 확산영역; 및

   상기 플로팅 확산영역을 감싸도록 상기 플로팅 확산영역 하부에 형성된 제1도전형의 웰

   을 포함하는 CMOS 이미지센서.
2. 제 1 항에 있어서,

   상기 웰은 상기 트랜스퍼 트랜지스터 하부까지 확장되어 형성된 것을 특징으로 하는 CMOS 이미지센서.
3. 제 1 항 또는 제 2 항에 있어서,

   리셋 신호에 따라 상기 플로팅 확산영역을 리셋시키기 위해 상기 플로팅 확산영역과 인접한 상기 반도체층에 형성된 리셋 트랜지스터를 더 포함하며,

   상기 웰은 상기 리셋 트랜지스터 하부까지 확장되어 형성된 것을 특징으로 하는 CMOS 이미지센서.
4. 제1도전형의 반도체층에 형성된 포토다이오드;

   상기 포토다이오드에서 생성된 광전하를 턴-온 동작에 의해 전송하기 위해 상기 포토다이오드와 그 일측이 인접하도록 상기 반도체층에 형성된 트랜스퍼 트랜지스터;

   상기 트랜스퍼 트랜지스터로부터 상기 광전하를 전송받아 전압 레벨의 신호로 전송하기 위해 상기 트랜스퍼 트랜지스터의 타측과 인접하도록 상기 반도체층 표면 하부에 형성된 제2도전형의 플로팅 확산영역;

   상기 플로팅 확산영역을 감싸도록 상기 플로팅 확산영역 하부에 형성된 제1도전형의 제1웰;

   상기 플로팅 확산영역에서 제공되는 신호를 소스 팔로워 동작에 의해 출력하기 위해 상기 반도체층에 형성된 드라이브 트랜지스터;

   외부의 셀렉트 신호에 응답하여 상기 드라이브 트랜지스터의 출력 신호를 출력하기 위해 상기 드라이브 트랜지스터와 인접한 상기 반도체층에 형성된 셀렉트 트랜지스터; 및

   상기 드라이브 트랜지스터와 상기 셀렉트 트랜지스터를 감싸도록 상기 상기 드라이브 트랜지스터와 상기 셀렉트 트랜지스터 하부에 형성된 제1도전형의 제2웰을 구비하며,

   상기 제1웰은 상기 제2웰에 비해 그 불순물 농도가 낮은 것을 특징으로 하는 CMOS 이미지센서.
5. 제 4 항에 있어서,

   상기 제1웰은 상기 트랜스퍼 트랜지스터 하부까지 확장되어 형성된 것을 특징으로 하는 CMOS 이미지센서.
6. 제 4 항 또는 제 5 항에 있어서,

   리셋 신호에 따라 상기 플로팅 확산영역을 리셋시키기 위해 상기 플로팅 확산영역과 인접한 상기 반도체층에 형성된 리셋 트랜지스터를 더 포함하며,

   상기 제1웰은 상기 리셋 트랜지스터 하부까지 확장되어 형성된 것을 특징으로 하는 CMOS 이미지센서.

Images