JP2000286443A - 受光素子及びそれを用いた光電変換装置 - Google Patents

Abstract

(57)【要約】 【課題】 ホトダイオード部のＰＮ接合容量を極力低減
し、光生成キャリアを有効活用し、さらに暗電流を低減
し、高歩留まりが維持でき、また、高感度、特に赤から
赤外感度が高い受光素子及びそれを用いた光電変換装置
等を実現する。 【解決手段】 半導体基板５１７上に設けられた第１導
電型の第１エピタキシャル半導体領域５１９と、上記第
１エピタキシャル半導体領域５１９内に該領域の主面に
面して設けられた第２導電型の第２半導体領域５０１、
５０２、５０３と、該第２半導体領域５０１、５０２、
５０３と上記第１エピタキシャル半導体領域５１９の主
表面上に設けられた第１導電型の第３半導体領域５２０
と、上記第２半導体領域５０１、５０２、５０３に直接
接続され、該第２半導体領域の電位を制御する電極領域
５１１と、を有することを特徴とする受光素子。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、イメージスキャナ
やファクシミリ、複写機等の画像読み取りシステムに用
いられるイメージセンサの受光素子構造及びこれを用い
た光電変換装置に関わるものであり、特に、例えばカメ
ラに用いられるオートフォーカスセンサのように画素の
開口部が数十ミクロン以上の比較的大きい受光素子を有
し、かつ赤、もしくは赤外感度が要求される光電変換装
置に好適な受光素子構造に関わるものである。

【０００２】

【従来の技術】近年、一次元の光電変換装置の分野にお
いては、縮小光学系を用いたＣＣＤや、複数の半導体光
センサチップをマルチ実装した、等倍系の密着型イメー
ジセンサや、ＣＣＤ、またはバイポーラトランジスタや
ＣＭＯＳトランジスタを用いたオートフォーカスセンサ
のように、比較的大きな開口部を有する受光素子の開発
が積極的に行われている。これらの光電変換装置におい
ては、受光素子は、半導体のＰＮ接合から成るホトダイ
オードを用いるのが一般的である。

【０００３】従来技術（１） たとえば、特開昭５５−１５４７８４号公報にはＰＮ接
合が形成されていない基板表面部に、基板と同一導電型
で、かつ基板より不純物濃度が高い領域を設け、基板表
面で発生する暗電流を低減させた構造が提案されてい
る。

【０００４】従来技術（２） また、一次元の光電変換装置用の受光素子として、特開
昭６１−２６４７５８号公報に開示されているように、
ＰＮ接合が形成する接合容量を低減させたものが提案さ
れている。

【０００５】従来技術（３） さらに密着型イメージセンサに用いる感光部構造とし
て、例えば、特開平１−３０３７５２号公報に開示され
ているように、チップ端部のスクライブに起因する暗電
流の低減をはかったものが提案されている。

【０００６】従来技術（４） また、ＣＣＤにおける受光素子構造としては、例えば特
開昭６０−１４５８６５号公報に開示されているよう
に、Ｎ型基板／Ｐ型領域／Ｎ（Ｎ⁺ ）型領域／Ｐ ⁺ 型領
域という断面構造を有するホトダイオードが一般的に用
いられている。

【０００７】従来技術（５） 一方、受光素子を用いた光電変換装置として、例えば特
開平９−２０５５８８号公報には、ホトダイオードを受
光素子とし、この受光素子の電荷をソースホロアアンプ
を用いて一括読み出しを行う光電変換装置が提案されて
いる。

【０００８】

【発明が解決しようとする課題】しかしながら、上記従
来技術（１）〜（４）を用いて光生成キャリアをＰＮ接
合部に蓄積し、電荷−電圧変換手段を用いて信号電圧を
読み出す増幅型の光電変換装置に適用した場合、高感度
が得られないという問題が生ずる。

【０００９】また、上記従来技術（５）に示すような増
幅型光電変換装置の場合、光出力は式にて表わされ
る。

【００１０】Ｖ_p ＝Ｑ_p ／Ｃｓ … ここで、Ｑ_p はＰＮ接合部に蓄積される電荷量、Ｃｓ
は光電変換部の容量である。

【００１１】この光電変換部の容量Ｃｓは、例えば、ホ
トダイオード、ＭＯＳソースホロア、リセットＭＯＳか
ら成る増幅型光電変換装置の場合、 Ｃｓ＝Ｃｐｄ＋Ｃａ … と表わすことができる。

【００１２】ここで、Ｃｐｄは受光部のＰＮホトダイオ
ードのＰＮ接合容量、Ｃａは光電変換部に接続されてい
るその他の容量で、上記の場合、ＭＯＳソースホロアを
形成するＭＯＳトランジスタのゲート容量や、リセット
ＭＯＳを形成するＭＯＳトランジスタのソース／ウエル
の接合容量、ソース／ゲート重なり容量、配線容量、等
が含まれる。

【００１３】従って、高感度を実現するためには、光生
成キャリアを有効に蓄積すること、キャリアが蓄積され
る光電変換部の容量をできるだけ小さくすることが必要
となる。

【００１４】しかしながら、半導体基板中に反対導電型
の領域を形成して得られるホトダイオードを受光部に用
いた密着型イメージセンサにおいては、例えば、３００
ｄｐｉの解像度の場合、画素ピッチは約８４．７ミクロ
ンとなるため、光キャリアを有効に取り出すためには、
開口部とほぼ同一面積のＰＮ接合が必要となるが、式
におけるホトダイオード部のＰＮ接合容量が増加する。

【００１５】一方、ホトダイオード部のＰＮ接合容量を
小さくするために、ＰＮ接合面積を小さくすると、ＰＮ
接合により形成される空乏層領域が開口に対して過少と
なり、ＰＮ接合部に蓄積されるキャリアが減少する。

【００１６】上記従来技術（２）（特開昭６１−２６４
７５８号公報）には蓄積領域の接合容量を低減するため
に、蓄積部を環状、または一部分が切断された環状に形
成することが開示されているが、上記従来技術（１）
（特開昭５５−１５４７８４号公報）に開示されている
ように、基板表面で発生する暗電流を抑制するために、
基板と同一導電型でかつ基板よりも不純物濃度が高い領
域を基板表面に設けた場合には、従来技術（１）に示さ
れているように、接合部の周囲部で空乏層が狭くなり、
ＰＮ接合容量の周囲長依存が大きくなる（特開昭６１−
２６４７５８号公報の図２）。

【００１７】従って、従来技術（２）に開示されている
構造では、ＰＮ接合部の面積は減少しているものの、周
囲長が増加するため、ＰＮ接合部の容量値を十分に小さ
くすることができず、高感度化が困難であった。

【００１８】また、上記従来技術（１）（特開昭５５−
１５４７８４号公報）に開示されているように、基板表
面で発生する暗電流を抑制するために、基板と同一導電
型でかつ基板よりも不純物濃度が高い領域を基板表面に
設けた構造を開口部が比較的大きな光電変換装置に適用
した場合、この表面部分は例えばＡＬエッチング時やレ
ジストのアッシング時にプラズマダメージにより基板表
面部に欠陥が生成され、この欠陥部分から発生したキャ
リアが受光部に到達し暗電流の原因となる。

【００１９】［発明の目的］本発明の目的は、ホトダイ
オード部のＰＮ接合容量を極力低減し、かつ、光生成キ
ャリアを有効に活用することが可能で、さらに暗電流を
低減し、製造プロセスがばらついても高歩留まりが維持
でき、また、高感度、特に赤色光から赤外光に対する感
度が高く、例えばオートフォーカスシステム等に好適な
受光素子の構造を提案し、高性能な光電変換装置、及び
それを用いた画像入力システム、位置検出システムを提
供することにある。

【００２０】

【課題を解決するための手段】上記の課題を解決するた
めに、本発明は、図５に示すように、半導体基板５１７
上に設けられた第１導電型の第１エピタキシャル半導体
領域５１９と、上記第１エピタキシャル半導体領域５１
９内に該領域の主表面に面して設けられた第２導電型の
第２半導体領域５０１、５０２、５０３と、該第２半導
体領域５０１、５０２、５０３と上記第１エピタキシャ
ル半導体領域５１９の主表面上に設けられた第１導電型
の第３半導体領域５２０と、上記第２半導体領域５０
１、５０２、５０３に直接接続され、該第２半導体領域
の電位を制御する電極領域５１１と、を有することを特
徴とする受光素子により、上記課題を解決しようとする
ものである。

【００２１】また、上記電極領域５１１は、第２導電型
の第４半導体領域５１１であり、かつ該第４半導体領域
５１１と電気的に接続された配線手段４０５を有するこ
とを特徴とする受光素子でもある。

【００２２】また、上記受光素子は、遮光層４０６で規
定される開口部４０１を有し、かつ上記第２半導体領域
５０１、５０２、５０３及び上記第３半導体領域５２０
の少なくとも一部は上記開口部４０１内に設けられてい
ることを特徴とする受光素子でもある。

【００２３】また、上記半導体基板５１７は第２導電型
であり、かつ上記第１エピタキシャル半導体領域５１９
の周囲に第２導電型の第５半導体領域５２１を有するこ
とを特徴とする受光素子でもある。

【００２４】また、本発明は、図７に示すように、半導
体基板５２２は第１導電型であり、かつ上記半導体基板
５２２と上記第１エピタキシャル半導体領域５１９間に
第１導電型の第６半導体領域５２３を有し、該第６半導
体領域５２３の不純物濃度は上記半導体基板５２２、及
び上記第１エピタキシャル半導体領域５１９よりも高い
ことを特徴とする受光素子でもある。

【００２５】また、本発明は、上記課題を解決するため
の光電変換装置として、受光素子と、上記受光素子をリ
セットするリセット手段と、上記受光素子部に蓄積され
た電荷を電圧信号に変換する電荷−電圧変換手段と、を
有する光電変換装置において、上記本発明の受光素子を
用い、上記光電変換装置の暗時、及び飽和出力時におい
て、上記第１エピタキシャル半導体領域５１９と上記第
３半導体領域５２０の間の上記第２半導体領域５０１、
５０２、５０３が空乏化していることを特徴とする光電
変換装置を提供するものである。

【００２６】以下実施態様例を用いて、本発明の構成、
動作、および作用効果について説明する。

【００２７】

【発明の実施の形態】以下、図１、図２、図３を用いて
本発明の実施態様例を説明する。

【００２８】図１は、本発明の特徴を最もよく表した図
面であり、同図（Ａ）は、本発明の受光素子部の平面
図、同図（Ｂ）は（Ａ）の線分Ｘ−Ｘ′における断面構
造図、同図（Ｃ）は、線分Ｘ−Ｘ′におけるポテンシャ
ルプロファイル図、同図（Ｄ）は、線分Ｙ−Ｙ′におけ
るポテンシャルプロファイル図、である。

【００２９】図中１０１は、前述の電極領域であり、具
体的には、ｎ型層とｎ型の高濃度不純物領域などからな
る。

【００３０】図中１０３，１０４，１０５は、それぞれ
前述の第１半導体領域（エピタキシャル領域）、第２半
導体領域、第３半導体領域である。

【００３１】図中１０２が、前述の第１、第２、第３半
導体領域からなる、ホトダイオード領域であり、この領
域で光で発生したキャリアが電極領域１０１に捕獲され
る。

【００３２】図２に線分Ｙ−Ｙ′における、不純物プロ
ファイルの具体例の一つを示す。

【００３３】ｎ型の半導体基板の表面にｐ型のエピタキ
シャル領域（１０３）、ついでｎ層を配し、ｎ層を表面
のｐ層とｐ型のエピタキシャル領域で挟む構造にする。
この時、ｎ層には、表面のｐ層とｐ型の半導体基板の両
側に空乏層が形成され、図１（Ｄ）のようなポテンシャ
ル構造が形成される。この結果、発生した電子・正孔対
の電子はこのポテンシャルの溝に集められ、最終的に
は、最もポテンシャルの低い電極領域１０１に収集され
る。

【００３４】このようなポテンシャル構造がない場合で
は、発生した電子は、拡散により、シリコン中を迷走
し、電極１０１の形成する空乏層を通過した電子は、電
極１０１に到達するが、ライフタイム以内に到達できな
ければ、正孔と再結合してしまう。

【００３５】電極１０１の近傍で発生した電子は、電極
に到達しやすいが、受光部の端で発生した電子は、例え
ば、約４０μｍ（３００ｄｐｉ開口画素の中心部を仮
定）離れた電極領域に到達する確立は極めて低く、結果
として、感度が大きく損なわれる。

【００３６】これに対し、本発明の構造では、少なくと
も表面から約１μｍ以内に発生した電子は殆ど収集する
ことができる。特に、可視光センサで問題となる青色の
感度については、青色光のその殆どがシリコン表面１μ
ｍ以内で吸収される。従って、前述の通り、本発明によ
れば、発生した電荷の殆どを収集することができる。

【００３７】また、高エネルギーイオン注入などの技術
を用い、レトログレードウェル構造などを用いたり、そ
の逆にエピタキシャル領域１０３の濃度を下げ、空乏層
を広げることでより深いところで発生した電子を収集す
ることもできる。

【００３８】さらに、基板表面に高濃度の不純物層を形
成し、その上に低不純物濃度のエピタキシャル層を設
け、本発明を適用することにより、長波長感度の高い受
光部構造を得ることも可能である。

【００３９】また、本発明においては、エピタキシャル
層中にホトダイオードを形成しているため、空乏層中の
欠陥に起因する暗電流を抑制でき、特に密着型イメージ
センサや、カメラのＡＦセンサ等に用いられる、比較的
大面積のホトダイオードを有する光電変換装置に好適で
ある。

【００４０】また、基板と反対導電型のエピタキシャル
領域中にホトダイオードを形成している為、基板からホ
トダイオード中へのキャリアの侵入を抑制することがで
きる。

【００４１】本発明の更なる特徴は、ｎ層１０４がほぼ
全体にわたって空乏化するように、表面のｐ層１０５、
エピタキシャル領域１０３、ｎ層１０４の不純物濃度と
接合深さ、及び電極１０１の電位が設定されている点で
ある。その結果、ｎ層１０４は容量としては、殆ど寄与
しなくなり、受光部容量の低減が可能となる。

【００４２】より詳細な説明のため、図３に電極１０１
の電位とその時の容量の関係を示す。

【００４３】電圧が低いときには、ｎ層１０４は空乏化
しておらず、容量としては、ｎ層１０４と表面のｐ層１
０５間の空乏層容量と、ｎ層１０４と基板１０３間の空
乏層容量が見える。ここで、電極１０１の電圧が上がる
に従い、空乏層が広がるため、徐々に容量が減少する
が、１０４−１０５間、１０４−１０３間の空乏層が接
続されると、ｎ層がほぼ完全に空乏化し、容量が急激に
減少する。その状態が図中Ａ点であり、以下この電圧を
空乏化電圧と称する。

【００４４】空乏化電圧は、表面のｐ層１０５、ｎ層１
０４、p型エピタキシャル領域１０３の不純物濃度で決
定されるため、 ・受光素子をリセットした状態における電極１０１の電
位、 ・光電変換装置の光出力が飽和した状態の電極１０１の
電位 を、この空乏化電圧以上に設定することで、ｎ層１０４
の容量、即ち電極１０１部分における容量を、実質的に
電極１０１の底部の接合容量Ｃｏ程度にまで小さくする
ことが可能となり、高感度が実現できる。

【００４５】ここで、光により発生した電荷が電極１０
１に蓄積されることにより、電極の電位は変化するが、
動作点を空乏化電圧以上になるよう設計することによ
り、電極１０１部分の容量は線形性を有しているため、
高感度でかつ線形性の良好な光電変換特性を得ることが
できる。

【００４６】また、空乏化電圧を境に容量値は、Ｃｏか
ら、ｎ層１０４の面積で決定される容量値まで指数関数
的に増加する。

【００４７】例えば、電極１０１とｎ層１０４の面積が
各々、１．２μｍ×１．２μｍ、及び８０μｍ×８０μ
ｍであった場合、その容量比は約４４００倍となる。

【００４８】この特徴を利用することにより、指数関数
的な光電変換特性を有し、極めてダイナミックレンジが
大きい光電変換装置を実現することも可能となる。

【００４９】尚、説明を簡略化するために、１０３，１
０４，１０５を、おのおのｐ型エピタキシャル領域、ｎ
層、ｐ層として説明してきたが、本発明はこの導電型に
限定されるものではなく、おのおのがｎ型エピタキシャ
ル領域、ｐ層、ｎ層のように上記と反対の導電型でも良
い。

【００５０】また、電極１０１は、電極の機能を果たせ
ばよいため、必ずしも高濃度不純物領域に限定されるも
のではなく、電圧を制御できる程度のオーミックコンタ
クトを得ることができれば金属を直接半導体領域に接続
した構成でも構わない。

【００５１】

【実施例】以下、実施例を用いて本発明の詳細を説明す
る。

【００５２】［実施例１］図４は本発明の第１の実施例
における３画素分の受光素子の平面構造図、図５は図４
のＡ−Ａ′部における断面構造図である。

【００５３】図４において、開口部４０１中に受光素子
となるホトダイオードの第１ｐ型領域５０１（第２半導
体領域）、第２ｐ型領域５０２（第２半導体領域）、第
３ｐ型領域５０３（第２半導体領域）が形成され、上記
ホトダイオード中に形成されたｐ⁺ 型領域５１１（第４
半導体領域（電極領域））は、第１ＡＬ層で形成される
配線４０５により電気的に接続されている。また、受光
素子の開口部４０１は第２ＡＬ層で形成される遮光層４
０６により規定されている。ここで、開口部４０１の大
きさは２０μｍ×１００μｍである。

【００５４】図５において、ｐ型半導体基板５１７に設
けられたｎ^- 型エピタキシャル領域５１９（第１エピタ
キシャル領域）の開口部４０１中に第１ｐ型領域５０
１、第２ｐ型領域５０２、第３ｐ型領域５０３が形成さ
れ、さらに第１ｐ型領域５０１、第２ｐ型領域５０２、
第３ｐ型領域５０３中にはｐ⁺ 型領域５１１が島状に設
けられている。また、第１ｐ型領域５０１、第２ｐ型領
域５０２、第３ｐ型領域５０３の主表面には、ｎ型表面
領域５２０（第３半導体領域）が設けられ、ｎ^-型エピ
タキシャル領域５１９と電気的に接続されている。

【００５５】従って、第１ｐ型領域５０１、第２ｐ型領
域５０２、第３ｐ型領域５０３とｎ ^- 型エピタキシャル
領域５１９、及びｎ型表面領域５２０とのｐｎ接合によ
ってホトダイオードが形成されており、ホトダイオード
で光電変換された光キャリアはｐ⁺ 型領域５１１に収集
され、第１ＡＬ層で形成される配線４０５の電位を変化
せしめる。

【００５６】また、おのおのの受光素子はｐ型半導体基
板５１７と電気的に接続されたｐ⁺領域５２１（第５半
導体領域）で素子分離されているが、要求される素子分
離性能によっては、このｐ⁺ 領域５２１を除去すること
も可能である。

【００５７】さらに、ｐ型領域５１１は第１ＡＬ層で形
成される配線４０５により電気的に接続され、第２ＡＬ
層で形成される遮光層４０６の上部には保護膜５１２が
設けられている。

【００５８】図５において、おのおのの領域のおおよそ
の表面濃度／接合深さを以下に示す。

【００５９】 ｐ型基板５１７ ：約５×１０¹⁴（ｃｍ^-3） ｎ^- 型エピタキシャル領域５１９：約１×１０¹⁵（ｃｍ^-3）／約１０．０μｍ 第１ｐ型領域５０１ ：約２×１０¹⁶（ｃｍ^-3）／約０．５０μｍ 第２ｐ型領域５０２ ：約３×１０¹⁶（ｃｍ^-3）／約０．６０μｍ 第３ｐ型領域５０３ ：約４×１０¹⁶（ｃｍ^-3）／約０．７０μｍ ｎ型表面領域５２０ ：約３×１０¹⁷（ｃｍ^-3）／約０．３０μｍ ｐ⁺ 型領域５１１ ：約３×１０¹⁹（ｃｍ^-3） また、本実施例における第１ｐ型領域５０１、第２ｐ型
領域５０２、第３ｐ型領域５０３のおのおのの空乏化電
圧は、 第１ｐ型領域５０１：約−１．０Ｖ 第２ｐ型領域５０２：約−１．５Ｖ 第３ｐ型領域５０３：約−２．０Ｖ となっている。

【００６０】従って、例えば、電源電圧５Ｖ動作におい
てｎ^- 型エピタキシャル領域５１９を電源電圧に接続し
た場合には、ｐ⁺ 型領域５１１及び配線４０５の電位が
３Ｖ以下であれば、第１ｐ型領域５０１、第２ｐ型領域
５０２、第３ｐ型領域５０３は空乏化することになる。

【００６１】さらに、第１ｐ型領域５０１、第２ｐ型領
域５０２、第３ｐ型領域５０３の空乏化電圧がｐ⁺ 型領
域５１１に向かって高くなっているため、光キャリアの
ポテンシャルの勾配が形成されるため、本実施例のよう
に、開口部のアスペクト比が５というような細長い受光
素子の場合でも、より効率よく光キャリアをｐ⁺ 型領域
５１１部分に収集することが可能となる。

【００６２】尚、本実施例においては、第１ｐ型領域５
０１、第２ｐ型領域５０２、第３ｐ型領域５０３はすべ
てイオン注入法により形成し、イオン注入時のドーズ量
と加速エネルギーを変化させて図５に示すような領域を
形成している。

【００６３】また、図示していないが、本実施例におい
てはｐ型基板５１７からｐ⁺ 型領域５１１方向に向かっ
てｎ^- 型エピタキシャル領域５１９の不純物濃度を減少
させ、ポテンシャルの勾配を設けた構成となっているた
め、第１ｐ型領域５０１、第２ｐ型領域５０２、第３ｐ
型領域５０３と、ｎ^- 型エピタキシャル領域５１９で形
成される空乏層近傍で吸収された光による光キャリアの
みならず、ｎ^- 型エピタキシャル領域５１９の中性領域
で吸収された光による光キャリアも信号としてｐ⁺ 型領
域５１１に効率よく収集される構成となっている。

【００６４】一方、ｐ型基板５１７とｎ^- 型エピタキシ
ャル領域５１９で形成される空乏層近傍で吸収された光
による光キャリアは光信号に寄与しない。

【００６５】従って、本発明の受光素子は、ある程度の
赤感度が要求されるが、赤外感度をカットしたい場合等
の用途に好適である。

【００６６】また、ある画素に飽和以上の光キャリアが
蓄積されても、あふれた光キャリアは周囲のｐ型領域に
吸収されるため、他の画素へ影響を与えることなく、に
じみの少ない、高品質な信号を得ることができる。

【００６７】加えて、本実施例においてはｐ型基板中５
１７にて発生したキャリアはｐ型基板中５１７とｎ^- 型
エピタキシャル領域５１９とのｐｎ接合によりｐ⁺ 型領
域５１１へ混入することが無いため、高温時の暗電流特
性も良好である。

【００６８】さらに、本発明においては、低濃度のエピ
タキシャル成長層中にホトダイオードを形成しているた
め、ｎ型表面領域５２０の不純物濃度を１０¹⁷（ｃ
ｍ^-3）程度にしても空乏化電圧が制御でき、かつ、ｎ型
表面領域５２０を受光部全面にイオン注入法を用いて形
成してもｐ⁺ 型領域５１１とｎ型表面領域５２０の間に
逆バイアスを印加してもブレークダウン等を引き起こさ
ないため、アライメントずれ等による不具合を生じるこ
と無く、安定した受光部容量を得ることができ、感度バ
ラツキ等の不具合を抑制することができる。

【００６９】また、受光素子部において、シリコンと酸
化膜の界面部に存在する空乏層はｐ ⁺ 型領域５１１の周
囲部のみで、かつｐ⁺ 型領域５１１を島状に形成してい
るため、キャリア収集効率が高く、低暗電流が実現でき
る。

【００７０】［実施例２］本実施例は、本発明者らが特
開平９−２０５５８８号公報に提案している光電変換装
置に上記の第１の実施例に示した受光素子を適用し、こ
の光電変換装置をカメラのオートフォーカスセンサに応
用した例である。

【００７１】図６は本発明第１の実施例における３画素
分の受光素子の平面構造図、図７は図６のＢ−Ｂ′部に
おける断面構造図、図８は本実施例における光電変換装
置の１画素の等価回路図である。

【００７２】図６において、開口部４０１中に受光素子
となるホトダイオードの第１ｐ型領域５０１（第２半導
体領域）、第２ｐ型領域５０２（第２半導体領域）、第
３ｐ型領域５０３（第２半導体領域）が形成され、上記
ホトダイオード中に形成されたｐ⁺ 型領域５１１（第４
半導体領域（電極領域））は、第１ＡＬ層で形成される
配線４０５により電気的に接続されている。また、受光
素子の開口部４０１は第２ＡＬ層で形成される遮光層４
０６により規定されている。ここで、開口部４０１の大
きさは１８μｍ×１００μｍ、画素ピッチは２４μｍで
ある。

【００７３】図７において、ｎ型半導体基板５２２中に
ｎ⁺ 型埋込み層５２３（第６半導体領域）が形成され、
さらに、その上部にエピタキシャル成長法を用いてｎ^-
型エピタキシャル領域５１９（第１エピタキシャル領
域）が設けられている。

【００７４】また、ｎ^- 型エピタキシャル領域５１９の
開口部４０１中には第１ｐ型領域５０１、第２ｐ型領域
５０２、第３ｐ型領域５０３が形成され、さらに第１ｐ
型領域５０１、第２ｐ型領域５０２、第３ｐ型領域５０
３中にはｐ⁺ 型領域５１１が島状に設けられている。

【００７５】また、第１ｐ型領域５０１、第２ｐ型領域
５０２、第３ｐ型領域５０３の主表面には、ｎ型表面領
域５２０（第３半導体領域）が設けられ、ｎ^- 型エピタ
キシャル領域５１９（第１エピタキシャル領域）と電気
的に接続されている。

【００７６】従って、第１ｐ型領域５０１、第２ｐ型領
域５０２、第３ｐ型領域５０３とｎ ^- 型エピタキシャル
領域５１９、及びｎ型表面領域５２０とのｐｎ接合によ
ってホトダイオードが形成されており、ホトダイオード
で光電変換された光キャリアはｐ⁺ 型領域５１１に収集
され、第１ＡＬ層で形成される配線４０５の電位を変化
せしめる。

【００７７】さらに、ｐ型領域５１１は第１ＡＬ層で形
成される配線４０５により電気的に接続され、第２ＡＬ
層で形成される遮光層４０６の上部には保護膜５１２が
設けられている。

【００７８】図７において、おのおのの領域のおおよそ
の表面濃度／接合深さを以下に示す。

【００７９】 ｐ型基板５１７ ：約５×１０¹⁵（ｃｍ^-3） ｎ^- 型エピタキシャル領域５１９：約３×１０¹⁵（ｃｍ^-3）／約８．０μｍ 第１ｐ型領域５０１ ：約２×１０¹⁶（ｃｍ^-3）／約０．８０μｍ 第２ｐ型領域５０２ ：約３×１０¹⁶（ｃｍ^-3）／約０．７５μｍ 第３ｐ型領域５０３ ：約４×１０¹⁶（ｃｍ^-3）／約０．７０μｍ ｎ型表面領域５２０ ：約６×１０¹⁷（ｃｍ^-3）／約０．３０μｍ ｐ⁺ 型領域５１１ ：約３×１０¹⁹（ｃｍ^-3） また、本実施例における第１ｐ型領域５０１、第２ｐ型
領域５０２、第３ｐ型領域５０３のおのおのの空乏化電
圧は、 第１ｐ型領域５０１：約−１．３Ｖ 第２ｐ型領域５０２：約−１．８Ｖ 第３ｐ型領域５０３：約−２．２Ｖ となっている。

【００８０】従って、例えば、電源電圧５Ｖ動作におい
てｎ^- 型エピタキシャル領域５１９を電源電圧に接続し
た場合には、ｐ⁺ 型領域５１１及び配線４０５の電位が
３Ｖ以下であれば、第１ｐ型領域５０１、第２ｐ型領域
５０２、第３ｐ型領域５０３は空乏化することになる。

【００８１】さらに、第１ｐ型領域５０１、第２ｐ型領
域５０２、第３ｐ型領域５０３の空乏化電圧がｐ⁺ 型領
域５１１に向かって高くなっているため、光キャリアの
ポテンシャルの勾配が形成されるため、本実施例のよう
に、開口部のアスペクト比が５以上というような細長い
受光素子の場合でも、より効率よく光キャリアをｐ⁺型
領域５１１部分に収集することが可能となる。

【００８２】尚、本実施例においては、第１ｐ型領域５
０１、第２ｐ型領域５０２、第３ｐ型領域５０３はすべ
てイオン注入法により形成し、イオン注入時のドーズ量
と加速エネルギーを変化させて図７に示すような不純物
プロファイルを形成している。

【００８３】また、本実施例においては、第１ｐ型領域
５０１、第２ｐ型領域５０２、第３ｐ型領域５０３と、
ｎ^- 型エピタキシャル領域５１９で形成される空乏層近
傍で吸収された光のみならず、おおよそｎ⁺ 型埋込み層
５２３の中央部までに吸収された光による光キャリアが
信号としてｐ⁺ 型領域５１１に収集される構成となって
いる。また、隣接画素間の画素分離領域を積極的には設
けていないため、画素間のクロストークはある程度発生
するが、オートフォーカスセンサの場合にはこの画素間
クロストークは許容できる。

【００８４】従って、本発明の受光素子は、特に赤、及
び赤外の感度、具体的には、波長７００〜９００ｎｍ程
度の波長に対しての感度が要求される場合の用途に好適
である。

【００８５】加えて、本実施例においては、ｎ⁺ 型埋込
み層５２３のポテンシャルバリアにより、ｎ型半導体基
板５２２中にて発生した少数キャリアのｐ⁺ 型領域５１
１への混入を抑制しているため、高温時の暗電流特性も
良好である。

【００８６】さらに、本発明においては、低濃度のエピ
タキシャル成長層中にホトダイオードを形成しているた
め、ｎ型表面領域５２０の不純物濃度を１０¹⁷（ｃ
ｍ^-3）程度にしても空乏化電圧が制御でき、かつ、ｎ型
表面領域５２０を受光部全面にイオン注入法を用いて形
成してもｐ⁺ 型領域５１１とｎ型表面領域５２０の間に
逆バイアスを印加してもブレークダウン等を引き起こさ
ないため、アライメントずれ等による不具合を生じるこ
と無く、安定した受光部容量を得ることができ、感度バ
ラツキ等の不具合を抑制することができる。

【００８７】また、受光素子部において、シリコンと酸
化膜の界面部に存在する空乏層はｐ ⁺ 型領域５１１の周
囲部のみで、かつｐ⁺ 型領域５１１を島状に形成してい
るため、キャリア収集効率が高く、低暗電流が実現で
き、特に、カメラのオートフォーカスセンサのように比
較的長い蓄積時間で動作する応用の場合有効となる。

【００８８】図８は本実施例における光電変換装置の１
画素の等価回路図である。

【００８９】尚、図示していないが、本実施例において
は４０画素を一次元状に配置し、そのブロックを複数配
置してオートフォーカス用センサを形成している。

【００９０】図８において、本実施例の画素部は、上記
の第１の実施例に示した受光素子６０１、受光素子６０
１をリセットするためのリセットＭＯＳスイッチ６０
２、受光素子６０１の信号電荷を電圧信号に変換するた
めの第１ＭＯＳソースホロア６０３、受光素子６０１の
リセット時のノイズ信号を蓄積期間中保持するためのＭ
ＯＳスイッチ６０４、及び保持容量６０５、保持容量６
０５の信号をインピーダンス変換するための第２ＭＯＳ
ソースホロア６０３′、リセット直後のノイズ信号電荷
を読み出すためのＭＯＳスイッチ６０７、及びノイズ信
号保持容量６０９、光信号蓄積後の光信号電荷を読み出
すためのＭＯＳスイッチ６０８、及び光信号保持容量６
１０、により構成される（同図の点線部分）。

【００９１】また、本実施例における光電変換装置に
は、おのおのの画素における、上記ノイズ信号保持容量
６０９のノイズ信号、及び上記光信号保持容量６１０の
光信号を、それぞれノイズ信号共通出力線６９０、及び
光信号共通出力線６９１に順次読み出すためのシフトレ
ジスタ６１３、ノイズ信号共通出力線６９０、及び光信
号共通出力線６９１の電圧をインピーダンス変換するた
めのバッファアンプ６１４，６１４′、上記ノイズ信号
共通出力線６９０、及び光信号共通出力線６９１の電圧
の差分信号を得、かつ信号を増幅するための差動増幅ア
ンプ６１５、上記差動増幅アンプ６１５の出力をインピ
ーダンス変換し、光電変換装置の外部に信号を出力する
出力バッファアンプ６９２、が設けられており、さらに
１画素読み出しごとにノイズ信号共通出力線６９０、及
び光信号共通出力線６９１をリセットするための共通出
力線リセット手段６９３が設けられている。

【００９２】図６に示した光電変換装置の光出力電圧は
以下の式のようになる。 Ｖ_P＝（Ｑ_P／Ｃ_PD）×Ｇｓｆ１×Ｇｓｆ２×（Ｃ_T／（Ｃ_T＋Ｃ_H））×Ｇａｍ ｐ … ここで、 Ｑ_P ：光信号電荷 Ｃ_PD ：受光部容量 Ｇｓｆ１：第１ソースホロアゲイン Ｇｓｆ２：第２ソースホロアゲイン Ｃ_T ：ノイズ信号、及び光信号蓄積容量の容量値 Ｃ_H ：ノイズ信号及び光信号共通出力線容量の容量値 Ｇａｍｐ：差動増幅アンプゲイン である。

【００９３】図６において、 Ｖ１_PD：受光素子のリセット直後の受光素子部の電位、 Ｖ２_PD：光電荷蓄積後の受光素子部の電位、 とすると、上記式は次式のように表すことができる。 Ｖ２_PD−Ｖ１_PD≡ΔＶ_PD≡（Ｑ_P／Ｃ_PD） ＝Ｖ_P／（Ｇｓｆ１×Ｇｓｆ２×（Ｃ_T／(Ｃ_T＋Ｃ_H))×Ｇａｍｐ) … ここで、ΔＶ_PDは光電荷による受光素子部の電位変化で
ある。

【００９４】従って、式において、Ｖ１_PD及びＶ２_PD
を受光素子部における空乏化領域内に設定することによ
り、高感度な光電変換装置を実現することができる。

【００９５】本実施例においては、上記、及び式に
おいて、 Ｇｓｆ１＝Ｇｓｆ２＝０．９ Ｃ_T／（Ｃ_T＋Ｃ_H）＝０．５ Ｇａｍｐ＝２０ 光電変換装置の電源電圧：５Ｖ、 受光素子の空乏化電圧：−２．２Ｖ 光出力（Ｖ_P）の飽和出力：２Ｖ 受光素子のリセット電圧（Ｖｒｅｓ）：０．８Ｖ、 と設定した。

【００９６】従って、、及び式より、 ・リセット直後の受光素子部の電位（Ｖ１_PD）：約０．
５０Ｖ ・飽和出力時の受光素子部の電位（Ｖ２_PD）：約０．７
５Ｖ となる。

【００９７】上記の電源電圧、空乏化電圧の値より、受
光素子部の電位が２．８Ｖ以下であれば受光素子部は空
乏化状態となることがわかる。

【００９８】ここで、本実施例においては、リセット直
後の受光素子部の電位（Ｖ１_PD）、及び飽和出力時の受
光素子部の電位（Ｖ２_PD）は共に２．８Ｖ以下であるた
め、受光部容量が小さい範囲で使用でき、高感度化が実
現できる。

【００９９】尚、本実施例における受光部容量を測定し
た結果、受光素子のｐ⁺ 領域部の接合容量、ソースホロ
アＭＯＳのゲート容量、リセットＭＯＳのドレイン部の
接合容量、その他、配線容量等の寄生容量等、すべての
合計で、約２５ｆＦであった。

【０１００】また本実施例において、空乏化電圧のバラ
ツキが−２．２Ｖ±２Ｖ程度ある場合、受光素子部の空
乏化領域は０．８Ｖ〜４．８Ｖとなるが、本実施例にお
ける動作点は空乏化領域の最小値である１Ｖよりも小さ
いため、空乏化電圧が±２Ｖ程度ばらついても高歩留ま
りが維持できる。

【０１０１】尚、上記で、リセット直後の受光素子部の
電位がリセット電圧（Ｖｒｅｓ）より小さくなっている
のは、リセットスイッチにＮＭＯＳを用いているため、
リセットスイッチをオフする時に受光素子部の電位がマ
イナス側に振られることによるものである。

【０１０２】以上示したオートフォーカスセンサをカメ
ラに適用した結果、良好なオートフォーカス特性が得ら
れた。

【０１０３】尚、本実施例においてはオートフォーカス
センサへの適用を例に示したが、本発明はオートフォー
カスセンサに限定されるものではなく、例えば視線検知
センサ等のような検出センサへ応用することも可能であ
る。

【０１０４】

【発明の効果】以上説明したように、本発明によれば、
エピタキシャル層中にホトダイオードを形成しているた
め、空乏層中の欠陥に起因する暗電流を抑制でき、この
ため、特に密着型イメージセンサや、カメラのＡＦセン
サ等に用いられる比較的大面積のホトダイオードを有す
る光電変換装置に好適である。

【０１０５】また、赤色光から赤外光に対して高感度で
かつ暗電流が低減可能な受光素子を得ることができ、さ
らに製造プロセスがばらついても高歩留まりが維持でき
る高性能な光電変換装置を実現することができる。

【０１０６】また、基板と反対導電型のエピタキシャル
領域中にホトダイオードを形成している為、基板からホ
トダイオード中へのキャリアの侵入を抑制することがで
きる。

【図面の簡単な説明】

【図１】（Ａ）：本発明の一実施形態の受光素子部の平
面図 （Ｂ）：（Ａ）の線分Ｘ−Ｘ′における断面構造図 （Ｃ）：線分Ｘ−Ｘ′におけるポテンシャルプロファイ
ル図 （Ｄ）：線分Ｙ−Ｙ′におけるポテンシャルプロファイ
ル図

【図２】図１（Ｄ）の線分Ｙ−Ｙ′における不純物プロ
ファイルの具体例を示す図

【図３】電極１０１の電位と容量の関係を示す図

【図４】本発明の第１の実施例における受光素子の平面
構造図

【図５】図４のＡ−Ａ′部における断面構造図

【図６】本発明の第２の実施例における受光素子の平面
構造図

【図７】図６のＢ−Ｂ′部における断面構造図

【図８】本発明の第２の実施例における光電変換装置の
１画素の等価回路図

【符号の説明】

１０１ 電極領域 １０２ ホトダイオード領域 １０３ 第１半導体領域 １０４ 第２半導体領域 １０５ 第３半導体領域 １０６ 基板 ４０１ 開口部 ４０６ 遮光層 ５０１ 第１p型領域（第２半導体領域) ５０２ 第２p型領域（第２半導体領域) ５０３ 第３p型領域（第２半導体領域) ５１１ ｐ⁺型領域（第４半導体領域（電極領域)) ５１２ 保護層 ５１７ p型基板 ５１９ ｎ^-型エピタキシャル領域（第１エピタキシャ
ル領域) ５２０ ｎ型領域（第３半導体領域） ５２１ ｐ⁺型領域（第５半導体領域） ５２２ ｎ型半導体基板 ５２３ ｎ⁺型埋め込み層（第６半導体領域）

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M118 AA05 AA10 AB10 BA14 CA03 CA04 CA18 DD09 DD10 DD12 EA01 FA08 FA50 GB11 5C024 AA06 BA00 BA01 CA31 FA01 GA01 GA06 GA41 GA51 5F049 MA02 MB03 NA03 NA05 NB03 NB10 PA10 QA03 QA15 RA02 RA06 SZ10 WA01 WA03

Claims (9)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に設けられた第１導電型の
   第１エピタキシャル半導体領域と、 上記第１エピタキシャル半導体領域内に該領域の主表面
   に面して設けられた第２導電型の第２半導体領域と、 上記第２半導体領域と上記第１エピタキシャル半導体領
   域の主表面上に設けられた第１導電型の第３半導体領域
   と、 上記第２半導体領域に直接接続され、該第２半導体領域
   の電位を制御する電極領域と、を有することを特徴とす
   る受光素子。
2. 【請求項２】 上記電極領域は、第２導電型の第４半導
   体領域であり、かつ該第４半導体領域と電気的に接続さ
   れた配線手段を有することを特徴とする請求項１記載の
   受光素子。
3. 【請求項３】 上記受光素子は、遮光層で規定される開
   口部を有し、 かつ上記第２半導体領域及び上記第３半導体領域の少な
   くとも一部は上記開口部内に設けられていることを特徴
   とする請求項１又は請求項２記載の受光素子。
4. 【請求項４】 上記半導体基板は第２導電型であり、か
   つ上記第１エピタキシャル半導体領域の周囲に第２導電
   型の第５半導体領域を有することを特徴とする請求項１
   又は請求項２記載の受光素子。
5. 【請求項５】 上記半導体基板は第１導電型であり、か
   つ上記半導体基板と上記第１エピタキシャル半導体領域
   間に第１導電型の第６半導体領域を有し、該第６半導体
   領域の不純物濃度は上記半導体基板、及び上記第１エピ
   タキシャル半導体領域よりも高いことを特徴とする請求
   項１又は請求項２記載の受光素子。
6. 【請求項６】 受光素子と、 上記受光素子をリセットするリセット手段と、 上記受光素子部に蓄積された電荷を電圧信号に変換する
   電荷−電圧変換手段と、を有する光電変換装置におい
   て、 上記受光素子は、 上記半導体基板上に設けられた第１導電型の第１エピタ
   キシャル半導体領域と、 上記第１半導体領域内に該領域の主表面に面して設けら
   れた第２導電型の第２半導体領域と、 上記第２半導体領域と上記第１エピタキシャル半導体の
   主表面上に設けられた第１導電型の第３半導体領域と、 上記第２半導体領域に直接接続され、該２半導体領域の
   電位を制御する電極領域と、を有し、 上記光電変換装置の暗時、及び飽和出力時において、 上記第１エピタキシャル半導体領域と上記第３半導体領
   域の間の上記第２半導体領域が空乏化していることを特
   徴とする光電変換装置。
7. 【請求項７】 上記受光素子は遮光層で規定される開口
   部を有し、 かつ上記第２半導体領域及び上記第３半導体領域の少な
   くとも一部は上記開口部内に設けられていることを特徴
   とする請求項６記載の光電変換装置。
8. 【請求項８】 上記半導体基板は第２導電型であり、か
   つ上記第１エピタキシャル半導体領域の周囲に第２導電
   型の第５半導体領域を有することを特徴とする請求項６
   又は請求項７記載の光電変換装置。
9. 【請求項９】 上記半導体基板は第１導電型であり、か
   つ上記半導体基板と上記第１エピタキシャル半導体領域
   間に第１導電型の第６半導体領域を有し、上記第６半導
   体領域の不純物濃度は、上記半導体基板、及び上記第１
   エピタキシャル半導体領域よりも高いことを特徴とする
   請求項６又は請求項７記載の光電変換装置。