DE19734434C1 - Halbleiterkörper mit Rückseitenmetallisierung und Verfahren zu deren Herstellung - Google Patents

Halbleiterkörper mit Rückseitenmetallisierung und Verfahren zu deren Herstellung

Info

Publication number
DE19734434C1
DE19734434C1 DE19734434A DE19734434A DE19734434C1 DE 19734434 C1 DE19734434 C1 DE 19734434C1 DE 19734434 A DE19734434 A DE 19734434A DE 19734434 A DE19734434 A DE 19734434A DE 19734434 C1 DE19734434 C1 DE 19734434C1
Authority
DE
Germany
Prior art keywords
layer
titanium
semiconductor body
deposited
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19734434A
Other languages
English (en)
Inventor
Thomas Laska
Herbert Mascher
Werner Stefaner
Martin Matschitsch
Andreas Maetzler
Gernot Moik
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE19734434A priority Critical patent/DE19734434C1/de
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE59811673T priority patent/DE59811673D1/de
Priority to PCT/DE1998/002199 priority patent/WO1999008322A1/de
Priority to EP98948702A priority patent/EP0950261B1/de
Priority to KR1019997002964A priority patent/KR20000068717A/ko
Priority to JP51153499A priority patent/JP3787366B2/ja
Application granted granted Critical
Publication of DE19734434C1 publication Critical patent/DE19734434C1/de
Priority to US09/285,902 priority patent/US6147403A/en
Priority to US09/665,765 priority patent/US6309965B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Die Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die Erfindung bezieht sich auf einen aus Silizium bestehenden Halbleiterkörper, der mit einer metallenen Trägerplatte über eine Folge von Metallschichten verlötbar ist, und der vor dem Lö­ ten ausgehend vom Silizium in Richtung zur Trägerplatte eine Aluminiumschicht und eine Diffusionssperrschicht aufweist.
Solche Halbleiterkörper sind in Halbleiterbauelemente, insbe­ sondere in Leistungshalbleiterbauelemente, eingebaut, die sich in großer Zahl am Markt befinden. Die Folge von Metall­ schichten enthält in der Regel eine Aluminiumschicht, die auf einem Silizium-Halbleiterkörper sitzt. Die Aluminiumschicht haftet gut auf Silizium und bildet insbesondere mit p-dotier­ tem Silizium einen einwandfreien ohmschen Kontakt. Auf der Aluminiumschicht sitzt nach dem Stand der Technik eine Diffu­ sionssperrschicht, die zumeist aus Titan oder Chrom besteht und als Haftvermittler und Rückseitenbarriere zwischen einer auf der Diffusionssperrschicht sitzenden weiteren Metall­ schicht, in der Regel einer Nickelschicht, und der Aluminium­ schicht dient.
Aufgrund der unterschiedlichen thermischen Ausdehnungskoeffi­ zienten zwischen den einzelnen Metallschichten einerseits und dem Siliziumhalbleiterkörper andererseits werden starke me­ chanische Spannungen verursacht. Insbesondere bei dünnen Halbleiterkörpern, d. h. bei Halbleiterkörpern, die eine Dic­ ke kleiner gleich 250 µm aufweisen, kommt es zu starken Wa­ ferverbiegungen, d. h. zu Waferverbiegungen größer 1000 µm.
Dadurch ist das "handling" der Wafer erschwert, es kommt zu vermehrten Kasetten-Positionierfehlern und es tritt vermehrt eine Bruchgefahr beim Bearbeiten der Wafer auf.
Bisher wurde versucht diesem Problem dadurch abzuhelfen, daß die Nickelschichtdicke möglichst minimiert wurde, so daß die Lötung noch ausreichende Haftfestigkeit zeigte. Trotz redu­ zierter Nickelschichtdicken, d. h. Schichtdicken von ungefähr 1 µm, treten aber dennoch im Fertigungsbetrieb weiterhin Scheibenverbiegungen von 700 bis 2000 µm auf, die zu den obengenannten Problemen führen.
Insbesondere im Hinblick auf den Wunsch nach immer dünneren Halbleiterkörpern, d. h. Halbleiterkörpern die eine Dicke von ungefähr 100 µm aufweisen, stellt es sich ein Bedürfnis nach einem Metallisierungsprozeß ein, der den obengenannten Pro­ blemen Abhilfe schafft. Solche Halbleiterkörper werden insbe­ sondere bei Leistungsfeldeffekttransistoren und IGBT's in Vertikalbauweise benötigt.
Aufgabe der vorliegenden Erfindung ist es daher, einen Sili­ zium-Halbleiterkörper derart zu metallisieren, daß die Schei­ benverbiegungen deutlich reduziert werden, ohne dabei Einbu­ ßen in der Haftfestigkeit auf den Trägermaterialien zu erlei­ den.
Die DE 38 23 347 A1 beschreibt ein Halbleiterbauelement für hohe Strombelastbarkeit mit einem Kontaktschichtenaufbau des Halbleiterkörpers. Die Metallisierung besteht dabei aus einer ersten Schicht aus Aluminium, einer zweiten Schicht aus Chrom oder Titan als Haftschicht und als Diffusionsbarriere für das Aluminium, einer lötfähigen dritten Schicht aus Nickel sowie einer abschließenden Schutzschicht aus Gold oder Paladium oder aber aus einer lötfähigen Schicht mit je einer Teil­ schicht aus Nickel und Kupfer, wobei Kupfer gleichzeitig äu­ ßerste Schicht ist oder auch noch mit Gold oder Paladium ab­ gedeckt sein kann.
In den IEEE TRANSACTIONS ON ELECTRON DEVICES, 1986, Vol. ED-33, No. 3, Seite 402-408 ist ein Silizium-Leistungs­ transistor mit einer stufenförmigen Elektrodenstruktur und einer Titannitriddiffusionsbarriere beschrieben. Die Titanni­ trid-Diffusionssperrschicht ist zwischen einem Elektrodenan­ schluß aus Gold und einem Siliziumsubstrat als Titan-Titan­ nitrid-Titanschichtenfolge aufgetragen. Hierdurch wird eine hohe Zuverlässigkeit und Lebensdauer der Verbindung erzielt sowie eine Gold-Siliziumreaktion verhindert.
Die Aufgabe wird dadurch gelöst, daß als Diffusionssperr­ schicht eine Titanschicht vorgesehen ist, in die eine Titan­ nitridschicht eingebracht ist.
Überraschenderweise hat es sich gezeigt, daß durch den Einbau einer Titannitridschicht in die als Diffusionssperrschicht dienende Titanschicht ein Großteil der auftretenden Scheiben­ verbiegungen kompensiert werden konnte.
Typischerweise wird auf die so prozessierte Diffusionssperr­ schicht dann eine Nickelschicht aufgebracht, auf welche ent­ weder unter Abscheidung einer Haftvermittlerschicht oder ohne Haftvermittlerschicht eine Oxidationsschutzschicht, vorzugs­ weise eine Silberschicht, aufgebracht ist.
In einer alternativen Ausführung der vorliegenden Erfindung wird auf die Titanschicht direkt eine Lotmaterialschicht, die vorzugsweise aus Zinn oder Blei oder Gallium besteht, abge­ schieden. Durch diese Vorgehensweise kann der Halbleiterkör­ per direkt auf die Trägerplatte durch Erwärmen auf Temperatu­ ren oberhalb von etwa 250°C unmittelbar mit dieser verlötet werden, ohne daß eine separate Lotmaterialschicht mit einer Nickelschicht verlötet werden muß. Das Zufügen von weiteren Lötmitteln und Flußmitteln kann dann entfallen.
Die dadurch erzeugten Lotschichten sind nahezu spannungsfrei, so daß es nur noch zu marginalen Substratverbiegungen kommt.
Der aus Silizium bestehende Halbleiterkörper gemäß der vor­ liegenden Erfindung wird typischerweise mit dem folgenden Verfahren hergestellt. Das Verfahren umfaßt folgende Schritte:
  • a) Auf den Halbleiterkörper wird eine Aluminiumschicht abge­ schieden;
  • b) auf die Aluminiumschicht wird eine Titanschicht abgeschie­ den;
  • c) auf die Titanschicht wird eine Titannitridschicht abge­ schieden;
  • d) auf die Titannitridschicht wird wiederum eine Titanschicht abgeschieden.
Eine besonders gute Rückseitenmetallisierung wird erreicht, indem auf den Halbleiterkörper zuerst eine dünne Aluminium­ schicht aufgebracht wird und der so prozessierte Halbleiter­ körper dann vorzugsweise bei ca. 350°C getempert wird. Nach erfolgter Temperung wird auf die erste Aluminiumschicht eine weitere Aluminiumschicht abgeschieden.
Durch das Zweiteilen des Aluminiumbeschichtungsprozesses und der "in-situ-Temperung" des aluminiumbeschichteten Halblei­ terkörpers wird die Wirkung der eingebauten Titanni­ tridschicht in die Titanschicht besonders stabilisiert. Es hat sich nämlich gezeigt, daß das Verlagern des Temper­ schrittes vom Ende des Metallisierungsprozesses in den Alumi­ niumbeschichtungsprozeß die günstigen Eigenschaften der Ti­ tannitridschicht weitgehend erhält.
Würde der Temperschritt am Ende der Metallisierung ausgeführt werden, so würde die günstige Eigenschaft der Titannitrid­ schicht negativ beeinflußt werden, d. h. im schlimmsten Fall würden ungefähr 50% der streßkompensierenden Eigenschaften der Titannitridschicht verlorengehen.
Eine Beeinträchtigung des gesamten Metallisierungsprozesses durch die Verlagerung des Temperschrittes vom Ende der Metal­ lisierung zum Aluminiumbeschichtungsprozeß findet nicht statt, da der Temperschritt lediglich dazu dient, eine beson­ ders gute Kontaktierung zwischen Aluminium und Silizium her­ zustellen.
Typischerweise werden sämtliche Metallschichten im Verfahren aufgedampft.
Nach dem Ausführen des Verfahrensschrittes d) kann je nach dem, welche Vorgehensweise gewünscht ist, auf die Titan­ schicht eine Nickelschicht abgeschieden werden mit anschlie­ ßender Abscheidung einer Oxidationsschutzschicht. Zwischen die Abscheidung einer Oxidationsschutzschicht und der Nickel­ schicht kann optional die Abscheidung einer Haftvermittler­ schicht erfolgen, die ebenfalls wiederum aus Titan bestehen kann.
In einer alternativen Ausführung wird jedoch direkt auf den Verfahrensschritt d) das Aufbringen einer Lotmaterialschicht aus Zinn, Blei oder Gallium erfolgen.
Sämtliche Metallschichten werden typischerweise aufgedampft.
In der Fig. 1 ist die Schichtfolge der Metalle vor dem Ver­ löten gezeigt. Die Folge von Metallschichten enthält eine Aluminiumschicht 3, die auf einem Silizium-Halbleiterkörper 1 aufgedampft ist. Die Aluminiumschicht 3 haftet gut auf dem Silizium und bildet insbesondere mit p-dotiertem Silizium ei­ nen einwandfreien ohmschen Kontakt. Die Aluminiumschicht 3 besteht aus einer ca. 30 nm dicken ersten Aluminiumschicht 3a und einer zweiten ca. 70 nm dicken Aluminiumschicht 3b. Zwi­ schen dem Abscheiden der Aluminiumschicht 3a und dem Abschei­ den der Aluminiumschicht 3b wurde der beschichtete Silizium- Halbleiterkörper 1 bei einer Temperatur von ungefähr 350°C zwischen 10 Minuten und 90 Minuten getempert. Durch dieses "in-situ-Tempern" des Silizium-Halbleiterkörpers 1 wird eine besonders gute Haftung der Aluminiumschicht 3a auf dem Sili­ zium erreicht.
Auf der Aluminiumschicht 3 sitzt eine Titanschicht 4, die als Haftvermittler und Diffusionssperre zwischen einer auf der Titanschicht 4 sitzenden Nickelschicht 6 und der Aluminium­ schicht 3 dient.
Die Titanschicht 4 besteht aus einer ersten ungefähr 30 nm dicken Titanschicht 4a und einer zweiten ebenfalls ungefähr 30 nm dicken Titanschicht 4b. Zwischen der ersten Titan­ schicht 4a und der zweiten Titanschicht 4b sitzt eine unge­ fähr 40 nm dicke Titannitridschicht 5. Die Titannitridschicht 5 kompensiert einen Großteil der durch die unterschiedlichen thermischen Ausdehnungskoeffizienten auftretenden Scheiben­ verbiegungen.
Auf der Titanschicht 4b ist eine Nickelschicht 6 aufgebracht, die eine Dicke von ungefähr 1000 nm aufweist. Diese Nickel­ schicht 6 dient im hier gezeigten Ausführungsbeispiel zur Verlötung mit der metallenen Trägerplatte 2, die vorzugsweise aus Kupfer besteht. Auf die Nickelschicht 6 ist wiederum eine Haftvermittlerschicht 7 aus Titan aufgebracht, die hier eine Dicke von ungefähr 4 nm aufweist. Die Haftvermittlerschicht 7 kann aber auch aus anderen Materialien bestehen, insbesondere aus Chrom. Auf der Haftvermittlerschicht 7 ist dann eine Oxi­ dationsschutzschicht 8 aus einem Edelmetall aufgebracht, im gezeigten Ausführungsbeispiel besteht die Oxidationsschutz­ schicht 8 aus Silber. Es ist aber auch die Verwendung von Palladium, Gold oder anderen Edelmetallen denkbar. Die Haft­ vermittlerschicht 7 wirkt einem Ablösen der gezeigten Silber­ schicht von der Nickelschicht 6 entgegegen.
Beim Lötvorgang wird dann zwischen die Oxidationsschutz­ schicht 8 und die metallene Trägerplatte 2 das Lötmaterial 9 gebracht, so daß beim Lötvorgang zwischen Nickel und Kupfer eine metallurgische Verbindung entsteht.
In der Fig. 2 ist ein anderes Metallisierungssystem darge­ stellt, wobei aber die Besonderheiten an der Aluminiumschicht 3 und der Titanschicht 5 den Besonderheiten in der Fig. 1 entsprechen. Auf eine Diskussion der Aluminiumschicht 3 und der Titanschicht 4, insbesondere des "in-situ-Temperns" der Aluminiumschicht 3 und des Einbaus und der Wirkungsweise der Titannitridschicht 5 wird hier verzichtet und auf die Be­ schreibungsteile weiter oben verwiesen.
Im Gegensatz zur Metallisierung aus Fig. 1 ist hier auf die Titanschicht 4b nicht eine Nickelschicht abgeschieden worden sondern direkt eine Lotmaterialschicht 10 aus Zinn aufge­ bracht. Die hier gezeigte Zinnschicht kann eine Dicke von 1000 bis 3000 nm aufweisen. Eine Dicke von etwa 2700 nm hat sich als besonders zweckmäßig erwiesen.
Der so metallisierte Silizium-Halbleiterkörper 1 wird dann auf die metallene Trägerplatte 2 gedrückt, die in der Regel aus Kupfer besteht, und bei ungefähr 300°C unter einer Schutzgasatmosphäre oder unter Vakuumbedingungen mit dieser verbunden, wobei eine metallurgische Verbindung zwischen der Titanschicht 4b, der Lotmaterialschicht 10 und der Träger­ platte 2 entsteht, die bis zu einer Temperatur von ca. 450°C stabil ist.
Technologisch wird durch das Verfahren und die erfindungsgemäße Metallisierung die Möglichkeit eröffnet, die Dicken von Silizium-Halbleitersubstraten, insbesondere die Dicken von Silizium-Halbleitersubstraten die für Lei­ stungstransistoren bzw. IGBT's in Vertikalbauweise vorgesehen sind, weiter zu verringern, was zur Verbesserung der Durch­ laßeigenschaft bei diesen führt.

Claims (11)

1. Aus Silizium bestehender Halbleiterkörper (1), der mit ei­ ner metallenen Trägerplatte (2) verlötbar ist, und der vor dem Löten ausgehend vom Silizium in Richtung zur Trägerplatte eine Aluminiumschicht (3) und eine Diffusionssperrschicht aufweist, dadurch gekennzeichnet, daß als Diffusionssperrschicht eine Titanschicht (4) vor­ gesehen ist, in die eine Titannitridschicht (5) eingebracht ist.
2. Halbleiterkörper nach Anspruch 1, dadurch gekennzeichnet, daß auf die Titanschicht (4) eine Nickelschicht (6) aufge­ bracht ist.
3. Halbleiterkörper nach Anspruch 2, dadurch gekennzeichnet, daß auf die Nickelschicht (6) eine Oxidationschutzschicht (8) aufgebracht ist.
4. Halbleiterkörper nach Anspruch 3, dadurch gekennzeichnet, daß zwischen die Nickelschicht (6) und die Oxidationsschutz­ schicht (8) eine Haftvermittlerschicht (7) aufgebracht ist.
5. Halbleiterkörper nach Anspruch 1, dadurch gekennzeichnet, daß auf der Titanschicht (4) eine Lotmaterialschicht (10) aufgebracht ist.
6. Halbleiterkörper nach Anspruch 5, dadurch gekennzeichnet, daß als Lotmaterialschicht (10) eine Zinn- oder Blei- oder Galliumschicht vorgesehen ist.
7. Herstellverfahren für einen aus Silizium bestehenden Halb­ leiterkörper (1) der mit einer metallenen Trägerplatte (2) verlötbar ist, nach Anspruch 1 mit folgenden Schritten:
  • a) Auf den Halbleiterkörper (1) wird eine Aluminiumschicht (3) abgeschieden;
  • b) auf die Aluminiumschicht (3) wird eine Titanschicht (4a) abgeschieden;
  • c) auf die Titanschicht (4a) wird eine Titannitridschicht (5) abgeschieden;
  • d) auf die Titannitridschicht (5) wird eine Titanschicht (4b) abgeschieden.
8. Verfahren nach Anspruch 7, gekennzeichnet durch folgende Schritte:
  • a) Auf die Titanschicht (4b) wird eine Nickelschicht (6) ab­ geschieden;
  • b) auf die Nickelschicht (6) wird eine Oxidationsschutz­ schicht (8) abgeschieden.
9. Verfahren nach Anspruch 8, gekennzeichnet durch folgenden Schritt:
  • a) Zwischen den Schritten e) und f) wird eine Haftvermittler­ schicht (7) auf die Nickelschicht (6) abgeschieden.
10. Verfahren nach Anspruch 7, gekennzeichnet durch folgenden Schritt:
  • 1. e') Auf die Titanschicht (4b) wird eine Lotmaterialschicht (10) abgeschieden.
11. Verfahren nach einem der Ansprüche 7 bis 10, gekennzeichnet durch folgende Schritte:
  • 1. a1) Auf den Halbleiterkörper (1) wird eine dünne Aluminium­ schicht (3a) aufgebracht;
  • 2. a2) der so prozessierte Halbleiterkörper (1) wird getempert;
  • 3. a3) danach wird auf die Aluminiumschicht (3a) eine weitere Aluminiumschicht (3b) abgeschieden.
DE19734434A 1997-08-08 1997-08-08 Halbleiterkörper mit Rückseitenmetallisierung und Verfahren zu deren Herstellung Expired - Fee Related DE19734434C1 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE19734434A DE19734434C1 (de) 1997-08-08 1997-08-08 Halbleiterkörper mit Rückseitenmetallisierung und Verfahren zu deren Herstellung
PCT/DE1998/002199 WO1999008322A1 (de) 1997-08-08 1998-07-31 Halbleiterkörper mit rückseitenmetallisierung
EP98948702A EP0950261B1 (de) 1997-08-08 1998-07-31 Halbleiterkörper mit rückseitenmetallisierung
KR1019997002964A KR20000068717A (ko) 1997-08-08 1998-07-31 후면에 금속층을 갖는 반도체 바디
DE59811673T DE59811673D1 (de) 1997-08-08 1998-07-31 Halbleiterkörper mit rückseitenmetallisierung
JP51153499A JP3787366B2 (ja) 1997-08-08 1998-07-31 背面を金属化した半導体及びその製造方法
US09/285,902 US6147403A (en) 1997-08-08 1999-04-08 Semiconductor body with metallizing on the back side
US09/665,765 US6309965B1 (en) 1997-08-08 2000-09-20 Method of producing a semiconductor body with metallization on the back side that includes a titanium nitride layer to reduce warping

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19734434A DE19734434C1 (de) 1997-08-08 1997-08-08 Halbleiterkörper mit Rückseitenmetallisierung und Verfahren zu deren Herstellung

Publications (1)

Publication Number Publication Date
DE19734434C1 true DE19734434C1 (de) 1998-12-10

Family

ID=7838429

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19734434A Expired - Fee Related DE19734434C1 (de) 1997-08-08 1997-08-08 Halbleiterkörper mit Rückseitenmetallisierung und Verfahren zu deren Herstellung
DE59811673T Expired - Lifetime DE59811673D1 (de) 1997-08-08 1998-07-31 Halbleiterkörper mit rückseitenmetallisierung

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE59811673T Expired - Lifetime DE59811673D1 (de) 1997-08-08 1998-07-31 Halbleiterkörper mit rückseitenmetallisierung

Country Status (6)

Country Link
US (2) US6147403A (de)
EP (1) EP0950261B1 (de)
JP (1) JP3787366B2 (de)
KR (1) KR20000068717A (de)
DE (2) DE19734434C1 (de)
WO (1) WO1999008322A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19921475A1 (de) * 1999-05-08 2000-11-09 Abb Patent Gmbh Kontaktanordnung für Schalter, Schütze, ect.
US20070173045A1 (en) 2006-01-23 2007-07-26 Mitsubishi Electric Corporation Method of manufacturing semiconductor device
EP2287899A1 (de) * 2009-08-18 2011-02-23 SEMIKRON Elektronik GmbH & Co. KG Lötverbindung mit einer mehrschichtigen lötbaren Schicht

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19954319C1 (de) * 1999-11-11 2001-05-03 Vishay Semiconductor Gmbh Verfahren zum Herstellen von mehrschichtigen Kontaktelektroden für Verbindungshalbeiter und Anordnung
US6787435B2 (en) * 2001-07-05 2004-09-07 Gelcore Llc GaN LED with solderable backside metal
US6709971B2 (en) * 2002-01-30 2004-03-23 Intel Corporation Interconnect structures in a semiconductor device and processes of formation
JP4038485B2 (ja) 2003-03-12 2008-01-23 三星エスディアイ株式会社 薄膜トランジスタを備えた平板表示素子
KR100669688B1 (ko) * 2003-03-12 2007-01-18 삼성에스디아이 주식회사 박막트랜지스터 및 이를 구비한 평판표시소자
US20040191603A1 (en) * 2003-03-25 2004-09-30 Kaiser Joseph G. Clad metallic bipolar plates and electricity-producing systems and fuel cells using the same
JP4232605B2 (ja) 2003-10-30 2009-03-04 住友電気工業株式会社 窒化物半導体基板の製造方法と窒化物半導体基板
DE102004012819B4 (de) * 2004-03-16 2006-02-23 Infineon Technologies Ag Leistungshalbleiterbauelement mit erhöhter Robustheit
WO2006038305A1 (ja) * 2004-10-01 2006-04-13 Tadahiro Ohmi 半導体装置およびその製造方法
DE602005015103D1 (de) * 2005-07-28 2009-08-06 Infineon Technologies Ag Verbindungsstruktur zur Befestigung eines Halbleiterchips auf einem Metallsubstrat, Halbleiterchip und elektronisches Bauelement mit der Verbindungsstruktur, und Verfahren zur Herstellung der Verbindungsstruktur
JP4221012B2 (ja) * 2006-06-12 2009-02-12 トヨタ自動車株式会社 半導体装置とその製造方法
KR100825264B1 (ko) * 2006-08-29 2008-04-28 아름다운약속(주) 보험과 연계된 상조서비스시스템 및 그 방법
WO2010109572A1 (ja) 2009-03-23 2010-09-30 トヨタ自動車株式会社 半導体装置
CN101950737A (zh) * 2009-11-23 2011-01-19 杭州士兰集成电路有限公司 P型硅衬底背面金属化的制作方法
US8927334B2 (en) 2012-09-25 2015-01-06 International Business Machines Corporation Overcoming chip warping to enhance wetting of solder bumps and flip chip attaches in a flip chip package
JP2015204301A (ja) * 2014-04-10 2015-11-16 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP6455335B2 (ja) * 2015-06-23 2019-01-23 三菱電機株式会社 半導体装置
JP7180392B2 (ja) * 2019-01-11 2022-11-30 株式会社デンソー 半導体装置及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3823347A1 (de) * 1988-07-09 1990-01-11 Semikron Elektronik Gmbh Leistungs-halbleiterelement

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4408216A (en) * 1978-06-02 1983-10-04 International Rectifier Corporation Schottky device and method of manufacture using palladium and platinum intermetallic alloys and titanium barrier for low reverse leakage over wide temperature range
JPH0783034B2 (ja) * 1986-03-29 1995-09-06 株式会社東芝 半導体装置
US4753851A (en) * 1987-05-29 1988-06-28 Harris Multiple layer, tungsten/titanium/titanium nitride adhesion/diffusion barrier layer structure for gold-base microcircuit interconnection
US5075763A (en) * 1988-09-28 1991-12-24 Kopin Corporation High temperature metallization system for contacting semiconductor materials
US5182420A (en) * 1989-04-25 1993-01-26 Cray Research, Inc. Method of fabricating metallized chip carriers from wafer-shaped substrates
US5658828A (en) * 1989-11-30 1997-08-19 Sgs-Thomson Microelectronics, Inc. Method for forming an aluminum contact through an insulating layer
DE9212486U1 (de) * 1992-09-16 1993-03-04 Siemens AG, 8000 München Halbleiterkörper mit verlöteter Trägerplatte
US5249728A (en) * 1993-03-10 1993-10-05 Atmel Corporation Bumpless bonding process having multilayer metallization
US5635763A (en) * 1993-03-22 1997-06-03 Sanyo Electric Co., Ltd. Semiconductor device having cap-metal layer
US5561083A (en) * 1994-12-29 1996-10-01 Lucent Technologies Inc. Method of making multilayered Al-alloy structure for metal conductors
DE19603654C1 (de) * 1996-02-01 1997-07-03 Siemens Ag Verfahren zum Löten eines Halbleiterkörpers auf eine Trägerplatte und Halbleiterkörper zur Durchführung des Verfahrens

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3823347A1 (de) * 1988-07-09 1990-01-11 Semikron Elektronik Gmbh Leistungs-halbleiterelement

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE Transactions on electron devices, Vol. ED-33, Nr. 3, 1986, S. 402-408 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19921475A1 (de) * 1999-05-08 2000-11-09 Abb Patent Gmbh Kontaktanordnung für Schalter, Schütze, ect.
DE19921475C2 (de) * 1999-05-08 2003-04-10 Abb Patent Gmbh Kontaktanordnung für Schalter, Schütze, ect.
US20070173045A1 (en) 2006-01-23 2007-07-26 Mitsubishi Electric Corporation Method of manufacturing semiconductor device
US8183144B2 (en) 2006-01-23 2012-05-22 Mitsubishi Electric Corporation Method of manufacturing semiconductor device
EP2287899A1 (de) * 2009-08-18 2011-02-23 SEMIKRON Elektronik GmbH & Co. KG Lötverbindung mit einer mehrschichtigen lötbaren Schicht
US8354754B2 (en) 2009-08-18 2013-01-15 Semikron Elektronik Gmbh & Co., Kg Layered chip for use in soldering

Also Published As

Publication number Publication date
DE59811673D1 (de) 2004-08-19
JP2001502121A (ja) 2001-02-13
JP3787366B2 (ja) 2006-06-21
EP0950261A1 (de) 1999-10-20
KR20000068717A (ko) 2000-11-25
US6309965B1 (en) 2001-10-30
WO1999008322A1 (de) 1999-02-18
EP0950261B1 (de) 2004-07-14
US6147403A (en) 2000-11-14

Similar Documents

Publication Publication Date Title
DE19734434C1 (de) Halbleiterkörper mit Rückseitenmetallisierung und Verfahren zu deren Herstellung
EP0790647B1 (de) Halbleiterkörper mit Lotmaterialschicht und Verfahren zum Auflöten des Halbleiterkörpers auf eine metallene Trägerplatte
DE3789172T2 (de) Verfahren zum Montieren eines Silizium-Würfels.
US5436082A (en) Protective coating combination for lead frames
US6140703A (en) Semiconductor metallization structure
DE102005052563B4 (de) Halbleiterchip, Halbleiterbauteil und Verfahren zu deren Herstellung
EP0147640A1 (de) Verfahren zur galvanischen Herstellung metallischer, höckerartiger Anschlusskontakte
DE2314731B2 (de) Halbleiteranordnung mit höckerartigen Vorsprüngen auf Kontaktflecken und Verfahren zur Herstellung einer solchen Halbleiteranordnung
US8742558B2 (en) Component protection for advanced packaging applications
US4702941A (en) Gold metallization process
JPS62145758A (ja) パラジウムを用いる銅製ボンデイングパツドの酸化防止法
DE602004010061T2 (de) Hochzuverlässige, kostengünstige und thermisch verbesserte Halbleiterchip-Befestigungstechnologie mit AuSn
DE3823347A1 (de) Leistungs-halbleiterelement
DE19639438A1 (de) Halbleiterkörper mit Lotmaterialschicht
DE10023834B4 (de) Verfahren zur Schichtbildung und -strukturierung
DE19954319C1 (de) Verfahren zum Herstellen von mehrschichtigen Kontaktelektroden für Verbindungshalbeiter und Anordnung
DE10350707A1 (de) Elektrischer Kontakt für optoelektronischen Halbleiterchip und Verfahren zu dessen Herstellung
EP0086520B1 (de) Verfahren zur Metallplattierung
DE19603654C1 (de) Verfahren zum Löten eines Halbleiterkörpers auf eine Trägerplatte und Halbleiterkörper zur Durchführung des Verfahrens
DE2207012C2 (de) Verfahren zur Kontaktierung von Halbleiterbauelementen
DE102005024430B4 (de) Verfahren zum Beschichten eines Siliziumwafers oder Siliziumchips
JPH06196526A (ja) 半導体装置の製造方法
JPS61256766A (ja) 化合物半導体用電極
JP2833335B2 (ja) 半導体装置
JPS58112336A (ja) 化合物半導体装置の電極形成法

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee