DE19722472C2

DE19722472C2 - Prozessoren und Verfahren zur Strahlformung

Info

Publication number: DE19722472C2
Application number: DE19722472A
Authority: DE
Inventors: Shay-Ping Thomas Wang; Stephen Chih-Hung Ma; James M Richey; Shao Wei Pan
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1996-05-29
Filing date: 1997-05-28
Publication date: 1999-05-12
Anticipated expiration: 2017-05-29
Also published as: SE9701993D0; JP3856528B2; GB2313711B; GB2313711A; FR2749459A1; DE19722472A1; JPH1093324A; US5917447A; FR2749459B1; SE520818C2; CA2206194C; CA2206194A1; GB9709979D0; SE9701993L

Description

Die Erfindung bezieht sich auf Prozessoren zur Strahlformung der im Oberbegriff der Patentansprüche 1 und 3 genannten Art und auf ein Verfahren zur Strahlformung der im Oberbegriff des Patentanspruchs 8 genannten Art.

Derartige Prozessoren und ein derartiges System sind in der Patentschrift DE 31 10 532 C2 beschrieben. Diese Patentschrift lehrt ein Radarsystem, das eine Antenne mit mehreren Elementen umfaßt. Das empfangene Radarsignal jedes Elements wird auf eine Zwischenfrequenz von Null frequenzgewandelt und digitalisiert. Die digitalisierten Signale werden einer Filterung unterworfen, bei der eine Matrixoperation Anwendung findet. Die Matrixoperation umfaßt eine Vielzahl von Multiplikationen und Additionen.

Die elektromagnetische Umgebung wird zunehmend dichter mit der Zunahme der drahtlosen persönlichen Kommunikationsvorrichtungen, wie zellulare Telefone und Funkrufempfänger. Es wird immer mehr Information und höhere Leistungsfähigkeit von drahtlosen Kommunikationssystemen gefordert, was größere Anforderungen an die Antennenleistung stellt. Die digitale Strahlformung ist eine mächtige Technik für das Verbessern der Antennenleistung.

Die grundsätzlichen Prinzipien der digitalen Strahlformung wurden in der Literatur beschrieben. Siehe beispielsweise "Digital Beam forming Antennas An Introduction" von Hans Steyskal, Microwave Journal, Januar 1987. Im allgemeinen arbeiten digitale Strahlformer in Verbindung mit einer phasengesteuerten Antenne, um die gesamte Qualität der abgestrahlten Datensignale zu verbessern. In einem Empfänger verursacht eine abgestrahlte Wellenfront, die auf eine phasengesteuerte Antenne auftrifft, Signale, die an verschiedenen Antennenelementen empfangen werden, die sich durch den Winkel der Wellenfront relativ zur Anordnung in der Phase unterscheiden. Der digitale Strahlformer kompensiert diese Pha senverschiebung und summiert die verschiedenen Elementsignale, so daß ein maximales Signal-zu-Rausch-Verhältnis an seinem Ausgang erreicht wird. In der Senderichtung kann der Betrieb des Strahlformers umgekehrt werden, so daß das gesendete Signal sich in jede gewünschte Richtung ausbreiten kann durch Anwendung der passenden Phasenverschiebungen auf jedes der Elementsignale.

Aufgabe der Erfindung ist es, Prozessoren und ein System anzugeben, die ein aus der Radartechnik bekanntes Verfahren so modifizieren, daß es in Kommunikationssystemen vorteilhaft eingesetzt werden kann.

Diese Aufgabe wird durch die Lehre der unabhängigen Ansprüche 1, 3 und 8 gelöst.

Bevorzugte Ausführungsformen sind Gegenstand der Unteransprüche.

Vorteilhaft an der Erfindung ist, daß die Prozessoren zur Strahlformung gemäß der Erfindung eine hohe Rechenleistung, wie sie bei vielen Kommunikationssystemanwendungen gefordert wird, bei niedrigen Kosten bieten.

Ein weiterer Vorteil der Erfindung liegt darin, Prozessoren und ein System zur Strahlformung zu liefern, das mehrere Strahlen adaptiv formen oder unterdrücken kann.

Im folgenden werden bevorzugte Ausführungsformen der Erfindung unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert, in denen

Fig. 1 ein Blockdiagramm eines Empfängers zeigt, der ein digitales Strahlformungssystem umfaßt;

Fig. 2 ein Blockdiagramm eines Senders zeigt, der ein digitales Strahlformungssystem umfaßt;

Fig. 3 ein Blockdiagramm eines digitalen Strahlformers zeigt, der sich in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung befindet;

Fig. 4 ein Blockdiagramm zeigt, das eine erste Ausführungsform einer Berechnungseinheit zeigt, die im digitalen Strahlformer der Fig. 3 verwendbar ist;

Fig. 5 ein Blockdiagramm zeigt, das eine zweite Ausführungsform einer Berechnungseinheit zeigt, die im digitalen Strahlformer der Fig. 3 verwendbar ist;

Fig. 6 ein Blockdiagramm zeigt, das eine dritte Ausführungsform einer Berechnungseinheit zeigt, die im digitalen Strahlformer der Fig. 3 verwendbar ist,

Fig. 7 ein Blockdiagramm zeigt, das eine erste Ausführungsform eines Summierungsprozessors zeigt, der im digitalen Strahlformer der Fig. 3 verwendbar ist;

Fig. 8 ein Blockdiagramm zeigt, das eine zweite Ausführungsform des Summierungsprozessors zeigt, der im digitalen Strahlformer der Fig. 3 verwendbar ist;

Fig. 9 ein Blockdiagramm eines digitalen Strahlformers zeigt, der sich in Übereinstimmung mit einer zweiten Ausführungsform der vorliegenden Erfindung befindet;

Fig. 10 ein Flußdiagramm eines Verfahrens zur Verwendung des digitalen Strahlformungssystems der Fig. 3 in einem Empfänger zeigt;

Fig. 11 ein Flußdiagramm eines Verfahrens zur Verwendung des digitalen Strahlformers der Fig. 3 in einem Sender zeigt;

Fig. 12 ein Flußdiagramm eines Verfahrens zur Verwendung des digitalen Strahlformers der Fig. 9 in einem Empfänger zeigt;

Fig. 13 ein Flußdiagramm eines Verfahrens zur Verwendung des digitalen Strahlformers der Fig. 9 in einem Sender zeigt.

Fig. 1 zeigt ein Blockdiagramm eines Array-Antennen-Empfängers, der einen digitalen Strahlformer 32 einschließt, der mit einer Ausführungsform der vorliegenden Erfindung übereinstimmt. Der Empfänger umfaßt eine Array-Antenne 20, ein oder mehrere Empfängermodule 26, ein oder mehrere Analog-Digital-(A/D)- Wandler 28, den digitalen Strahlformer 32 und ein digitales Strahlsteuermodul 34.

Die Array-Antenne 20 umfaßt Elemente 22, die in einer linearen Anordnung angeordnet sind. Empfangene Funkfrequenz-(RF)-Signale werden erkannt und digitalisiert auf der Elementebene. Die empfangenen Signale haben im allgemeinen gleiche Amplituden aber verschiedene Phasen an jedem Element. Die Signale können eine beliebige Zahl von Kommunikationskanälen darstellen.

In Erwiderung auf die empfangenen Signale erzeugen die Empfängermodule 26 analoge Signale. Die Empfängermodule 26 führen die Funktionen einer Frequenzabwärtswandlung, einer Filterung und einer Verstärkung auf einen Leistungspegel durch, der dem A/D-Wandler 28 entspricht. Die Phaseninformation der abgestrahlten Signale wird über eine Inphasen (I) und eine Quadratur (Q)- Komponente, die im analogen Signal eingeschlossen sind, bewahrt. Die I und Q Komponenten stellen jeweils Real- und Imaginärteile des komplexen analogen Signals dar. Es besteht vorzugsweise ein Eins-zu-Eins-Verhältnis zwischen den Elementen 22 und den Empfängermodulen 26.

Die A/D-Wandler 28 tasten die analogen Signale ab und digitalisieren sie, um digitale Signale zu erzeugen. Jeder A/D-Wandler ist für die Verarbeitung der Signale, die durch ein jeweiliges Array-Element erzeugt werden, bestimmt. Nach der A/D-Wandlung gehen die digitalen Signale zum digitalen Strahlformer 32, der gewichtete Summen y_i berechnet, die Skalarproduktstrahlen darstellen. Typischerweise stellt ein Skalarproduktstrahl einen einzelnen Kommunikationskanal dar.

Wichtungswerte w_ij werden durch das digitale Strahlsteuermodul 34 an den digitalen Strahlformer 32 gegeben. Unter Verwendung eines geeigneten Algorithmuses bestimmt das digitale Strahlformungsmodul 34 adaptiv die passende Wichtungen. Dies kann mit einer relativ niedrigen Rate erfolgen, verglichen mit dem Gesamtdatendurchsatz des Antennensystems.

Fig. 2 zeigt ein Blockdiagramm eines Array-Antennen-Senders, der einen digitalen Strahlformer 40 einschließt, der sich in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung befindet. Der Sender umfaßt den digitalen Strahlformer 40, ein digitales Strahlsteuermodul 42, einen oder mehrere Digital-Analog-(D/A)- Wandler 44, einen oder mehrere Sendermodule 45 und die Array-Antenne 20.

Einlaufende Signale, die einen oder mehrere Kanäle darstellen, werden an den digitalen Strahlformer 40 und das digitale Strahlsteuermodul 42 geleitet. Die einlaufenden Signale umfassen Phaseninformation (I und Q Komponenten) für jeden Kanal. Der digitale Strahlformer gibt gewichtete Summen aus, die den Elementen 22 der Array-Antenne 20 entsprechen.

Die Gewichte w_ij werden an den digitalen Strahlformer 40 durch das digitale Strahlsteuermodul 42 gegeben. Unter Ver wendung eines geeigneten Algorithmuses bestimmt das digitale Strahlsteuermodul 42 adaptiv die passende Gewichte.

Die D/A-Wandler 44 wandeln die digitalen Ausgangssignale des Strahlformers 40 in entsprechende analoge Signale um. Die Sendermodule 46 erzeugen abstrahlbare Signale in Erwiderung auf die analogen Signale. Die Sendermodule 46 führen die Funktionen der Frequenzaufwärtswandlung, des Filterns und der Verstärkung durch. Die abstrahlbaren Signale werden dann durch die Elemente 22 der Array-Antenne 20 gesendet.

Die digitalen Strahlformungsantennensysteme, die in den Fig. 1-2 gezeigt sind, weisen einen Vorteil gegenüber konven tionellen festen Strahlantennen auf, da sie dicht beeinander liegende Strahlen trennen können, Strahlmuster in Erwiderung auf die einlaufenden Daten adaptiv einstellen, und Muster verbessern, indem sie nicht gewünschte RF-Signale unterdrüc ken.

Fig. 3 zeigt ein Blockdiagramm des digitalen Strahlformers gemäß einer Ausführungsform der vorliegenden Erfindung. Der Strahlformer umfaßt eine Vielzahl von Berechnungseinheiten (CU's) 60-76 und eine Vielzahl von Summierprozessoren 80-84. Die Berechnungseinheiten 60-76 bilden eine Prozessoranord nung. Jede Spalte der Prozessoranordnung empfängt ein ent sprechendes digitales Signal x_i. Beim Empfangen eines digita len Signals gewichtet jede Berechnungseinheit unabhängig das Signal, um ein gewichtetes Signal zu erzeugen. Die Summie rungsprozessoren 80-84 liefern eine Vorrichtung für die Sum mierung der gewichteten Signale, die durch die jeweilige Zeile erzeugt werden, um Ausgangssignale y_i zu erzeugen. Im wesentlichen stellt jedes Ausgangssignal eine gewichtete Summe dar, die folgende Form hat:

Gleichung (1) kann als Darstellung einer allgemeinen Form einer diskreten Fouriertransformation angesehen werden. Somit führt die Architektur des digitalen Strahlformers selbst zu einer Hochgeschwindigkeitsparallelberechnung diskreter Fou riertransformationen.

Fig. 4 zeigt ein Blockdiagramm, das eine erste Ausführungs form einer Berechnungseinheit zeigt, die im digitalen Strahl former der Fig. 3 verwendet werden kann. Die Berechnungsein heit umfaßt einen Multiplizierer 90 und eine Speicherschal tung 92. Die Berechnungseinheit wichtet ein einlaufendes digitales Signal durch Multiplizierung dieses Signals mit einem vorher errechneten Wichtungswert w_ij, der in der Spei cherschaltung 92 gespeichert ist. Das Ausgangssignal des Multiplizierers 90 stellt das gewichtete Signal dar.

Bei der Speicherschaltung 92 kann es sich um eine beliebige Vorrichtung zur Speicherung von Werten handeln, deren Inhalte durch das digitale Strahlsteuermodul 34, 42 aktualisierbar ist, wie beispielsweise einen ROM (Nur-Lese-Speicher), einen EEPROM (elektrisch löschbarer programmierbarer Nur-Lese-Spei cher), einen DRAM (dynamischer Speicher mit wahlfreiem Zu griff) oder einen SRAM (statischer Speicher mit wahlfreiem Zugriff).

Fig. 5 zeigt ein Blockdiagramm, das eine zweite Ausführungs form einer Berechnungseinheit darstellt, die im digitalen Strahlformer der Fig. 3 verwendbar ist. In dieser Ausfüh rungsform der Berechnungseinheit wird ein einlaufendes Signal unter Verwendung einer logarithmischen Zahlsystem (LNS) Arithmetik gewichtet. Eine auf LNS basierende Arithmetik liefert einen Vorteil, da die Multiplizieroperationen mit Addierern anstelle von Multiplizierern durchgeführt werden können. Digitale Addierschaltungen sind kleiner als ver gleichbare Multiplizierschaltungen, so daß die Größe der Strahlformungsprozessoranordnung durch Einfügen von Berech nungseinheiten auf LNS-Basis verkleinert werden kann.

Die Berechnungseinheit auf LNS-Basis umfaßt einen logarithmi schen Wandler 100, einen Addierer 102, eine Speicherschaltung 104 und einen inversen logarithmischen (log^-1) Wandler 106. Ein einlaufendes Signal wird zuerst in sein entsprechendes logarithmisches Signal durch den logarithmischen Wandler 100 umgewandelt. Der Addierer 102 summiert dann das logarithmi sches Signal und einen logarithmischen Wichtungswert von der Speicherschaltung 104, um eine Summe zu erzeugen. Die Summe wird dann in das gewichtete Signal durch den inversen loga rithmischen Wandler 106 umgewandelt.

Der logarithmische Wandler 100 und der inverse logarithmische Wandler 106 können unter Verwendung irgendwelcher Wandler implementiert werden, die in den parallelen US-Patentanmel dungen der oben angegeben verwandten Erfindungen Nr. 1-4 beschrieben sind.

Fig. 6 zeigt ein Blockdiagramm, das eine dritte Ausführungs form einer Berechnungseinheit, die im digitalen Strahlformer der Fig. 3 verwendbar ist, zeigt. Diese Ausführungsform der Berechnungseinheit soll komplexe Signale gewichten. In vielen Anwendungen werden die I und die Q Komponenten der komplexen digitalen Signale durch ein Paar von 3-Bit Worten darge stellt. Obwohl die Berechnungseinheit der Fig. 6 nicht auf kleine Wortlängen beschränkt ist, so liefert sie doch bei solchen Anwendungen einen Vorteil, da sie weniger Leistung und Platz braucht, wenn sie unter Verwendung einer integrier ten Schaltung implementiert wird.

Die Berechnungseinheit umfaßt einen ersten Schalter 110, eine erste Speicherschaltung 112, einen zweiten Schalter 114, einen zweite Speicherschaltung 116, einen Subtrahierer 118 und einen Addierer 120. Der erste Speicher 112 speichert erste vorher berechnete Werte, die auf einem imaginären Ge wicht W_i basieren. Der zweite Speicher 116 speichert zweite vorher berechnete Werte, die auf einem realen Gewicht W_r basieren.

Der Zweck der Berechnungseinheit besteht darin, zwei komplexe Zahlen zu multiplizieren:

(I + iQ)(W_r + iW_i) - (IW_r - QW_i) + i(IW_i + QW_r) (2)

Im wesentlichen berechnet die Berechnungseinheit die rechte Seite der Gleichung (2). Der erste Speicher 112 speichert die vorher berechneten Werte IW_i und QW_i, während der zweite Speicher 116 die vorher berechneten Werte IW_r und QW_r spei chert. Fachleute werden erkennen, daß die Verwendung von 3- Bit Worten für die Darstellung der komplexen Komponenten und der Gewichte es erforderlich macht, daß jeder Speicher acht 6-Bit Worte speichert.

Der erste Schalter 110 liefert eine Vorrichtung für die Adressierung der ersten Speicherschaltung unter Verwendung entweder der I oder der Q Komponente, um einen der ersten vorher berechneten Werte als das Ausgangssignal der ersten Speicherschaltung auszuwählen. Der zweite Schalter 114 lie fert eine Vorrichtung für die Adressierung des zweiten Spei chers 116 unter Verwendung entweder der I oder der Q Kompo nente, um einen der zweiten vorher berechneten Werte als Ausgangssignal der zweiten Speicherschaltung auszuwählen.

Der Subtrahierer 118 subtrahiert das Ausgangssignal des er sten Speichers vom Ausgangssignal des zweiten Speichers, um die gewichtete Inphasenkomponente (IW_r - QW_i) zu erzeugen, die dann in das gewichtete Signal eingeschlossen wird. Der Addierer 120 summiert das Ausgangssignal des ersten Speichers und das Ausgangssignal des zweiten Speichers, um die gewich tete Quadraturkomponente (IW_i + QW_r) zu erzeugen, die auch in das gewichtete Signal eingeschlossen wird.

In einer Ausführungsform der Berechnungseinheit umfaßt der Subtrahierer 118 einen Addierer, der 2s Komplementzahlen sum mieren kann. Die vorher berechneten Werte werden entweder im Speicher als 2s-Komplementwerte gespeichert oder es wird eine zusätzliche Logikschaltung in der Berechnungseinheit pla ziert, um die vorher berechneten Werte in ihre jeweiligen 2s- Komplementwerte umzuwandeln.

Vorzugsweise umfaßt der Subtrahierer 118 einen Addierer, der einen Übertragseingang hat, der auf Eins gesetzt ist, und Inverter, um die 1s-Komplementwerte des Ausgangssignals des zweiten Speichers zu bilden. Der Addierer verwendeten tat sächlich die 2s-Komplementwerte des Ausgangssignals des zwei ten Speichers durch Summierung des Übertragseingangs und des 1s-Komplementwertes.

Fig. 7 zeigt ein Blockdiagramm, das eine erste Ausführungs form eines Summierprozessors darstellt, der im digitalen Strahlformer der Fig. 3 verwendbar ist. Diese spezielle Aus führungsform umfaßt einen Additionsbaum 130. Der Additions baum 130 umfaßt Addierer, die in einer Art miteinander ver bunden sind, die es gestattet, daß drei oder mehr Eingangs signale gleichzeitig summiert werden können. Wenn die Addi tionsbaumtopologie, die in Fig. 7 dargestellt ist, verwendet wird, so sind N-1 Addierer notwendig, um N Eingangsgrößen zu summieren. Betrachtet man das Beispiel, das in Fig. 7 gezeigt ist, so können gleichzeitig acht Eingangssignale empfangen werden, womit sieben Addierer im Additionsbaum 130 benötigt werden. Wenn, eine größere Zahl von Eingangssignalen summiert werden soll, so sind mehr Addierer erforderlich. Um bei spielsweise 128 Eingangssignale zu summieren, benötigt der Additionsbaum 127 Addierer. Der Additionsbaum 130 hat einen Vorteil, da er beim Bereitstellen der Ausgabesummen eine kleinere Verzögerung aufweist.

Fig. 8 zeigt ein Blockdiagramm, das eine zweite Ausführungs form eines Summationsprozessors darstellt, der im digitalen Strahlformer der Fig. 3 verwendbar ist. Diese Summationspro zessorausführungsform umfaßt eine Vielzahl von Summieren 140- 148, eine Vielzahl von Verzögerungsschaltungen 150-154, und einen Welligkeitsaddierer 156. Obwohl diese Summierungspro zessortopologie mehr Zeit erfordern mag, um eine Endsumme zu erzeugen, als ein vergleichbarer Additionsbaum, so benötigt sie weniger Fläche, wenn sie in einer integrierten Schaltung implementiert wird.

Jeder der Summierer 140-148 summiert gewichtete Signale von einer Gruppe von Berechnungseinheiten, die sich in derselben Zeile befinden, um ein gewichtetes Summationssignal zu erzeu gen. Ein Summierer kann eine beliebige Vorrichtung für die Summierung gewichteter Signale umfassen, wie beispielsweise einen Additionsbaum oder einen Akkumulator, der sequentiell Eingabesignale addiert.

Die Verzögerungsschaltungen 150-154 erzeugen verzögerte Sig nale durch Pufferung der gewichteten Summensignale für eine vorbestimmte Zeit. Im allgemeinen werden die gewichteten Signale an den Summiererausgängen etwa zur gleichen Zeit erzeugt. Um die gewichteten Signale korrekt zu summieren, ist es notwendig, die gewichteten Signale zu verzögern, die im stromabwärtigen Teil einer Prozessorzeile erzeugt werden. Die Verzögerungszeit ist eine Funktion des Ortes der Gruppe der Berechnungseinheiten innerhalb der Prozessorspalten.

Der Welligkeitsaddierer (ripple adder) 156 umfaßt zwei oder mehr Addierer 158-164, die in Kaskadenschaltung zusammenge schaltet sind, um die verzögerten Signale und die zwei ersten gewichteten Summen zu summieren. Das Ausgangssignal des Wel ligkeitsaddierers 156 stellt die Gesamtsumme aller gewichte ten Signale in einer vorgegebenen Prozessorzeile dar.

Fig. 9 zeigt ein Blockdiagramm eines digitalen Strahlformers, der sich in Übereinstimmung mit einer zweiten Ausführungsform der vorliegenden Erfindung befindet. Diese Ausführungsform des Strahlformers umfaßt einen logarithmischen Wandler 170, eine Vielzahl von Berechnungseinheiten 172-188, einen inver sen logarithmischen Wandler 190 und eine Vielzahl von Summa tionsprozessoren 192-196. Die Berechnungseinheiten 172-188 bilden eine Prozessoranordnung. Einlaufende digitale Signale werden durch den logarithmischen Wandler 170 zuerst in loga rithmische Signale umgewandelt. Jede Spalte in der Prozes soranordnung empfängt ein entsprechendes logarithmisches Signal. Beim Empfang eines logarithmischen Signals gewichtet jede Berechnungseinheit das Signal unabhängig, um ein Summer signal zu erzeugen. Die Summensignale werden dann in gewich tete Signale durch den inversen logarithmischen Wandler 190 umgewandelt. In jeder Prozessorreihe werden die gewichteten Signale jeweils von einem der Summationsprozessoren 192-196 summiert, um ein Ausgangssignal zu erzeugen.

Fig. 10 zeigt ein Flußdiagramm eines Verfahrens der Verwen dung des digitalen Strahlformers der Fig. 3 in einem Empfän ger.

In einem Kasten 200 werden einlaufende ausgestrahlte Signale in analoge Signale abwärtsgewandelt. Im Kasten 202 werden die analogen Signale abgetastet und in digitale Signale digitali siert. Im Kasten 204 werden die digitalen Signale auf die Anordnung der Berechnungseinheiten verteilt. Als nächstes werden im Kasten 206 die digitalen Signale gewichtet, um die gewichteten Signale zu erzeugen. Im Kasten 208 werden die gewichteten Signale jeweils für jede der Prozessorzeilen summiert, wodurch die Ausgangssignale erzeugt werden.

Betrachtet man Kasten 206, so können die digitalen Signale als eine Funktion von einem oder mehreren vorher berechneten Werten, die aus einer Speicherschaltung wiedergewonnen wer den, gewichtet werden. Diese kann durch eine Multiplikation der digitalen Signale mit den Wichtungswerten geschehen. Die gespeicherten Werte werden vom digitalen Signal vorher be rechnet und können zu verschiedenen Zeiten aktualisiert wer den, um adaptiv die Wichtung der digitalen Signale zu ändern.

Fig. 11 zeigt ein Flußdiagramm eines Verfahrens der Verwen dung des digitalen Strahlformers der Fig. 3 in einem Sender. Dieses Verfahren schließt die Schritte ein, die in Verbindung mit den Kästen 204-208 der Fig. 10 beschrieben wurden.

Im Kasten 210 werden die digitalen Ausgangssignale des Strahlformers in analoge Signale umgewandelt. Im Kasten 212 werden die analogen Signale in abstrahlbare Signale aufwärts gewandelt, die durch eine Array-Antenne abgestrahlt werden können.

Fig. 12 zeigt ein Flußdiagramm eines Verfahrens der Verwen dung des digitalen Strahlformers der Fig. 9 in einem Empfän ger. Dieses Verfahren schließt die Schritte ein, die in Ver bindung mit den Kästen 200-204 der Fig. 10 beschrieben wur den.

Im Kasten 220 werden die digitalen Signale in logarithmische Signale verwandelt. Im Kasten 222 werden die logarithmischen Signale auf die Anordnung der Berechnungseinheiten verteilt. Als nächstes werden im Kasten 224 die logarithmischen Signale mit entsprechenden logarithmisch gewandelten Wichtungswerten summiert, um die Summationssignale zu erzeugen. Im Kasten 226 wird eine inverse logarithmisches Umwandlung der Summations signale durchgeführt, um die gewichteten Signale zu erzeugen. Im Kasten 228 werden die gewichteten Signale jeweils summiert gemäß den Prozessorzeilen, um die Ausgangssignale zu erzeu gen.

Fig. 13 zeigt ein Flußdiagramm eines Verfahrens zur Verwen dung des digitalen Strahlformers der Fig. 9 in einem Sender. Dieses Verfahren schließt die Schritte ein, die in Verbindung mit den Kästen 220-228 der Fig. 12 beschrieben wurden.

Im Kasten 230 werden die digitalen Ausgangssignale des Strahlformers in analoge Signale umgewandelt. Im Kasten 232 werden die analogen Signale in abstrahlbare Signale aufwärts gewandelt, die durch eine Array-Antenne gesendet werden kön nen.

Zusammenfassend wurde hier ein Konzept als auch mehrere Aus führungsformen, einschließlich einer bevorzugten Ausführungs form eines Verfahrens und eines Systems der digitalen Strahl formung beschrieben, das verwendet werden kann, um die Lei stung eines Array-Antennensystems zu verbessern. Da verschie dene Ausführungsformen der Verfahren und Systeme, die hierin beschrieben Anordnungen von Berechnungseinheiten verwenden, können sie massiv parallele Operationen durchführen, was zu einer starken Verbesserung des Systemleistung führt. Andere Ausführungsformen der vorliegenden Erfindung verwenden eine Arithmetik auf LNS-Basis, die es gestattet, die Gesamtgröße der Anordnung der Berechnungseinheit zu vermindern, wenn diese unter Verwendung digitaler logischer Schaltungen imple mentiert wird.

Claims

1. Prozessor (32) zur Strahlformung einer Vielzahl von Kanalsignalen (x₁...x_n) in einem Kommunikationssystem, wobei der Prozessor betriebsmäßig mit einer Array-Antenne (20) verbunden ist, mit:
einer Vielzahl von Berechnungseinheiten (60...72), die eine Anordnung bilden, die eine Vielzahl von Zeilen und eine Vielzahl von Spalten hat, und
einer Summationsvorrichtung (80, 82, 84) zum Erzeugen einer Vielzahl von Ausgangssignalen (y₁...y_m) in Erwiderung auf eine Vielzahl gewichteter Signal,
dadurch gekennzeichnet, daß der Prozessor (32) auf die Vielzahl von Kanalsignalen (x₁...x_n) reagiert, jedes Kanalsignal (x₁...x_n) einen digitalen Datenstrom von einem anderen Kommunikationssystem enthält; und
jede der Spalten der Vielzahl von Berechnungseinheiten (60...72) eines der Kanalsignale (x₁...x_n) gewichtet, um die gewichteten Signale zu erzeugen.

2. Prozessor nach Anspruch 1, wobei die Summiervorrichtung (130) folgendes umfaßt:
eine Vielzahl von Summierern (140...148) zum Erzeugen einer Vielzahl gewichteter Summationssignale, wobei jeder der Sum mierer eines der gewichteten Signale summiert, das einer Gruppe von Berechnungseinheiten in derselben Zeile ent spricht, um eines der gewichteten Summationssignale zu erzeu gen;
eine Vielzahl von Verzögerungsschaltungen (150, 152, 154) zur Erzeugung einer Vielzahl verzögerter Signale, wobei jede der Verzögerungsschaltungen eines der gewichteten Summationssignale für eine vorbestimmte Zeit puffert, die eine Funktion der Vielzahl der Spalten darstellt; und
eine Vielzahl von Welligkeitsaddierern (158, 160, 162, 164), wobei jeder Welligkeitsaddierer eines der verzögerten Signale von einer entsprechenden Zeile summiert, um eines der Aus gangssignale zu erzeugen.

3. Prozessor zur Strahlformung einer Vielzahl von Kanälen in einem Kommunikationssystem, wobei der Prozessor betriebsmäßig mit einer Array-Antenne (20) und einer Vielzahl von Kanalsignalen (x₁...x_n) verbunden ist, mit:
einer Vielzahl von Berechnungseinheiten (172...188), die eine Anordnung bilden, die eine Vielzahl von Zeilen und eine Vielzahl von Spalten hat, zum Erzeugen einer Vielzahl von Summationssignalen und
einer Summationsvorrichtung (192, 194, 196) zum Erzeugen einer Vielzahl von Ausgangssignalen (y₁...y_m) basierend auf den Summationssignalen,
gekennzeichnet durch
eine logarithmische Vorrichtung (170) zum Umwandeln der Vielzahl der Kanalsignale (x₁...x_n) in eine Vielzahl logarithmischer Signale für eine Spalte der Berechnungseinheiten (172...188);
eine inverse logarithmische Vorrichtung (190) zum Erzeugen einer Vielzahl gewichteter Signale aus der Vielzahl von Summationssignalen;
wobei die Vielzahl der Berechnungseinheiten (172...188) die Vielzahl von Summationssignalen aus den logarithmischen Signalen erzeugen.

4. Prozessor nach den Ansprüchen 1 oder 3, wobei mindestens eine der Berechnungseinheiten folgendes umfaßt:
eine Speicherschaltung (92) zum Speichern einer Vielzahl vorher berechneter Wichtungswerte; und
eine Vorrichtung zum Wiedergewinnen mindestens eines vorher berechneten Wertes aus der Speicherschaltung (92) im Ansprechen auf die Kanalsignale.

5. Prozessor nach den Ansprüchen 1, 3 oder 4, wobei die Summationsvorrichtung (80, 82, 84; 192, 194, 196) folgendes umfaßt: eine Vielzahl von Additionsbäumen (130) zum Erzeugen der Vielzahl der Ausgangssignale (y₁...y_m), wobei jeder der Additionsbäume (130) eines der Ausgangssignale als eine Funktion der Summationssignale von einer der Zeilen der Berechnungseinheiten (60...72; 172...188) erzeugt.

6. Prozessor nach einem der Ansprüche 1 oder 3 bis 5 zur Verwendung in einem Empfänger, weiterhin mit:
einer Vielzahl von Empfängermodulen (26), die betriebsmäßig mit einer entsprechenden Vielzahl von Elementen (22) verbunden sind, die in der Array-Antenne eingeschlossen sind, für eine Abwärtswandlung einer Vielzahl abgestrahlter Signale in eine Vielzahl analoger Signale; und
einer Vielzahl von Analog-Digital-Wandlern (28) zum Abtasten und Digitalisieren der Vielzahl analoger Signale, um die Vielzahl der Kanalsignale zu erzeugen.

7. Prozessor nach einem der Ansprüche 1 oder 3 bis 5 zur Verwendung in einem Sender, weiterhin mit:
einer Vielzahl Digital-Analog-Wandler (44) zum Erzeugen einer Vielzahl von analogen Signalen, wobei jeder der Digital- Analaog-Wandler (44) eines der Ausgangssignale (y₁...y_m) in eines der analogen Signale umwandelt; und
einer Vielzahl von Sendermodulen (46), die den Digital- Analog-Wandlern (44) entsprechen, zum Aufwärtswandeln der analogen Signale in eine Vielzahl abstrahlbarer Signale, die durch eine Vielzahl von Elementen (22) der Array-Antenne gesendet werden.

8. Verfahren zur Strahlformung einer Vielzahl von Kanalsignalen (x₁...x_n) in einem Kommunikationssystem, wobei das Verfahren folgende Schritte umfaßt:
Verteilen (222, 204) der Vielzahl von Kanalsignalen (x₁...x_n), auf eine Vielzahl von Berechnungseinheiten (60...72; 172...188), die eine Anordnung bilden, die eine Vielzahl von Zeilen und eine Vielzahl von Spalten hat;
Gewichten (224, 206, 208) der Kanalsignale (x₁...x_n), um eine Vielzahl gewichteter Signale zu erzeugen; und
Erzeugen einer Vielzahl von Ausgangssignalen (y₁...y_m), wobei jedes der Ausgangssignale (y₁...y_m) durch Summierung der gewichteten Signale entsprechend einer der Zeilen erzeugt wird,
dadurch gekennzeichnet, daß
jedes Kanalsignal (x₁...x_n) einen digitalen Datenstrom und das Verfahren den weiteren Schritt umfaßt:
Abgeben jedes Ausgangssignals (y₁...y_m) an jeweils ein diesem zugeordnetes Element (22) einer Array-Antenne (20).

9. Verfahren nach Anspruch 8, wobei der Schritt der Wichtung die folgenden Unterschritte umfaßt:
Umwandlung (220) der Vielzahl der Kanalsignale (x₁...x_n) in eine Vielzahl logarithmischer Signale;
Summierung (224) der Vielzahl logarithmischer Signale und einer Vielzahl von logarithmisch umgewandelten Wichtungswer ten, um eine Vielzahl von Summationssignalen zu erzeugen; und
Durchführen einer inversen logarithmischen Umwandlung (226) der Vielzahl von Summationssignalen in die Vielzahl der gewichteten Signale.