DE19712834A1 - Schutzschaltung und Schaltung für eine Halbleiter-Auf-Isolator-Vorrichtung - Google Patents

Schutzschaltung und Schaltung für eine Halbleiter-Auf-Isolator-Vorrichtung

Info

Publication number
DE19712834A1
DE19712834A1 DE19712834A DE19712834A DE19712834A1 DE 19712834 A1 DE19712834 A1 DE 19712834A1 DE 19712834 A DE19712834 A DE 19712834A DE 19712834 A DE19712834 A DE 19712834A DE 19712834 A1 DE19712834 A1 DE 19712834A1
Authority
DE
Germany
Prior art keywords
current electrode
transistor
node
potential
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19712834A
Other languages
English (en)
Other versions
DE19712834B4 (de
Inventor
Jeremy C Smith
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of DE19712834A1 publication Critical patent/DE19712834A1/de
Application granted granted Critical
Publication of DE19712834B4 publication Critical patent/DE19712834B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Bipolar Transistors (AREA)

Description

GEBIET DER ERFINDUNG
Die vorliegende Erfindung bezieht sich auf Schutzschaltungen und insbesondere auf Halbleiter-auf-Isolator- (SOI) -Vorrich­ tungen, die Schutzschaltungen haben, und auf ein Verfahren zur Ausbildung der Vorrichtungen.
HINTERGRUND DER ERFINDUNG
Eingangsschutzschaltungen werden üblicherweise in integrier­ ten Schaltungen verwendet, um empfindliche interne Schaltun­ gen in der Vorrichtung vor elektrostatischer Entladung (ESD) zu schützen. Die drei üblichen Typen von Komponenten, die für einen ESD-Schutz in konventionellen Halbleitervorrichtungen (innerhalb eines Halbleitergrundmaterials) verwendet werden, umfassen pn-Übergangsschichten, Metalloxydhalbleiterfeldef­ fekttransistoren (MOSFETs) und Dickfeldoxyd (TFO) Durch­ griffsvorrichtungen. Bei jeder dieser drei Bauteiltypen, wird die Durchbruchspannung des Bauteils typischerweise durch die Durchbruchspannung einer pn-Übergangsschicht innerhalb des Bauteils bestimmt. Das Gebiet der pn-Übergangsschicht ist üb­ licherweise ausreichend, da die unteren und seitlichen Kanten des Diffundiergebietes, das einen Teil der pn-Übergangs­ schicht darstellt, typischerweise neben dem Substrat selbst liegen. Somit verteilt sich eine übermäßige Ladung während einer elektrostatischen Entladung über ein relativ großes Ge­ biet.
Die Bauteile, die für ESD Schutzschaltungen für Halbleiter­ grundmaterialien verwendet werden, können selbst nur schwer in SOI-Vorrichtungen verwendet werden. Ein großer Teil des Gebietes der pn-Übergangsschicht geht verloren, da die unte­ ren Kanten der Diffusionsgebiete eine überdeckte Oxydschicht (einen Isolator) berühren und an den Seiten durch Feldoxyde begrenzt sind. Somit verhindert die überdeckte Oxydschicht, daß eine pn-Übergangszone unter einem p-Typ oder einem n-Typ Gebiet gebildet wird. Somit muß ein viel kleineres Gebiet die Überladung auflösen. Eine elektrostatische Entladung in einem SOI MOSFET erhöht die Erwärmung des MOSFET, da sich die Ener­ gie nicht so wirksam auflöst, da die überdeckte Oxydschicht ein schlechter thermischer Leiter ist. Die erhöhte Erwärmung verringert den Stromschwellwert, bei welchem die Vorrichtung Schaden erleiden kann. Der Punkt, an welchem der Strom­ schwellwert auftaucht, wird der zweite Druchbruchstromwert (lt2) des Transistors genannt. Wenn lt2 überschritten wird, so wird die Vorrichtung ständig beschädigt, da Silicium im Transistorkanal schmilzt und nach dem Abkühlen eine Faser mit einem niedrigen Widerstand bildet. Dickfeldoxydvorrichtungen können nicht über einem überdeckten Oxydgebiet verwendet wer­ den, da das Feldoxyd typischerweise die überdeckten Oxyde im SOI berührt. Das Ergebnis besteht darin, daß kein Durch­ griffspfad existiert, in dem der Entladungsstrom fließen kann.
Es existiert ein Bedürfnis nach dem Ausbilden einer Schutz­ schaltung für eine SOI Vorrichtung, die der Schaltung gestat­ tet, daß sie in passender Weise gegen ESD-Potentiale ge­ schützt ist, die eine Eingangs-/Ausgangsanschlußfläche der integrierten Schaltung erreichen können.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die vorliegende Erfindung wird beispielhaft und in nicht be­ grenzender Weise durch die begleitenden Zeichnungsfiguren dargestellt, in denen gleiche Bezugszeichen gleiche Elemente bezeichnen:
Fig. 1 umfaßt eine Schaltungsdiagramm eines Teils einer Ein­ gangsschutzschaltung einer SOI-Vorrichtung gemäß einer Aus­ führungsform der vorliegenden Erfindung;
Fig. 2 umfaßt ein Schaltungsdiagramm eines Teils einer Ein­ gangsschutzschaltung einer SOI-Vorrichtung, wobei ein An­ schlußflächen-zu-Anschlußflächen-Schutz gezeigt ist;
Fig. 3 umfaßt ein Schaltungsdiagramm eines Schutzschaltung einer SOI-Vorrichtung, die die in Fig. 1 gezeigte Schaltung umfaßt;
Fig. 4 umfaßt eine Aufsicht auf einem körperverbundenen MOSFET, wie er in den Eingangsschutzschaltungen der Fig. 1 und 3 gemäß einer Ausführungsform der vorliegenden Erfindung verwendet wird;
Fig. 5 umfaßt eine Darstellung einer Vorwärtsvorspannungs­ spannung über dem Strom einer Transistor Drain-Diode, wenn die Verbindungsfrequenz des körperverbundenen MOSFET variiert wird; und
Fig. 6 umfaßt eine Darstellung einer Durchbruchspannungskenn­ linie mit geerdetem Gate, wenn die Verbindungsfrequenz eines körperverbundenen MOSFET variiert wird.
Fachleute werden erkennen, daß Elemente in den Figuren aus Gründen der Einfachheit und Klarheit dargestellt sind, und nicht unbedingt als maßstabsgetreu anzusehen sind. Beispiels­ weise sind die Dimensionen einiger der Elemente in den Figuren übertrieben relativ zu anderen Elementen, um das Ver­ ständnis der Ausführungsformen der vorliegenden Erfindung zu verbessern.
GENAUE BESCHREIBUNG
Eine Schutzschaltung einer Halbleiter-auf-Isolator-Vorrich­ tung gestattet es, daß ein elektrostatisches Ereignis an ei­ ner Eingangs-/Ausgangsanschlußfläche auftritt, ohne empfind­ liche Schaltungskomponenten, wie beispielsweise MOSFETs, die in digitalen Schaltungen verwendet werden, zu beschädigen. Die Schutzschaltung gestattet es, daß die Eingangs- /Ausgangsanschlußfläche positiv und negativ bezüglich der Versorgungsleitungen und allen anderen Anschlußflächen des Chips vorgespannt wird.
Fig. 1 ist ein Schaltungsdiagramm eines Teils einer Schutz­ schaltung 10 für eine Eingangs-/Ausgangs-(I/O)-Anschlußfläche 12, die elektrisch mit einem I/O-Knoten verbunden ist. Inner­ halb dieser Beschreibung sind die Stromelektroden der MOSFETs, die elektrisch mit einem Versorgungsknoten (VDD oder VSS) verbunden sind, die Source-Anschlüsse, und die anderen Elektroden für dieselben MOSFETs sind die Drain-Anschlüsse. Die Schaltung 10 enthält ferner einen körperverbundenen (body-tied) MOSFET 14 und einen n-Kanal MOSFET 16. Die Drain-Anschlüsse der MOSFETs 14 und 16 sind elektrisch mit dem I/O-Knoten verbunden und die Source-Anschlüsse sind elektrisch mit einem VSS-Knoten verbunden, der so geschaltet ist, daß er ein VSS Potential von einer (nicht gezeigten) VSS-Elektrode erhält. Im MOSFET 14 wird eine Gehäuseverbindung verwendet, um das Kanalgebiet elektrisch mit dem Source-Gebiet des Tran­ sistors zu verbinden, wie das am nahen Knoten 142 gezeigt ist. Die Überganszone zwischen dem Kanalgebiet und dem Drain-Gebiet bildet eine pn-Diode, wie das in Fig. 1 gezeigt ist. Der Gate-Anschluß des MOSFET 16 ist elektrisch mit dem VSS- Knoten verbunden. Fachleute werden erkennen, daß der MOSFET 16 ein MOSFET mit ′geerdetem Gate-Anschluß" ist, der sich auf eine parasitäre bipolare Aktion zwischen dem Source-Anschluß und dem Drain-Anschluß des MOSFET für einen ESD-Schutz be­ zieht. Die Potentialdifferenz (zwischen dem Source-Anschluß und dem Drain-Anschluß eines MOSFET) an dem die parasitäre bipolare Aktion beginnt, wird in der Industrie als BVDSS be­ zeichnet.
Die Schaltung 10 umfaßt ferner Zenerdioden 15, 18 und 19, von denen jede einen positiven und einen negativen Anschluß hat. Der positive Anschluß der Zenerdiode 15 ist elektrisch mit dem VSS Knoten und der negative Anschluß ist elektrisch mit dem Gate-Anschluß des MOSFET 14 verbunden. Der positive An­ schluß der Zenerdiode 18 ist elektrisch mit dem VSS Knoten und der negative Anschluß ist elektrisch mit einem VDD Knoten verbunden, der so geschaltet ist, daß er ein VDD Potential von einer (nicht gezeigten) VDD Elektrode empfängt. Bei der Zenerdiode 19 ist der positive Anschluß elektrisch mit dem I/O-Knoten und der negative Anschluß elektrisch mit dem VDD Knoten verbunden.
Die Zenerdiode 18 ist ein spezieller Typ einer Schienenklemm­ schaltung. Die Funktion der Schienenklemmschaltung besteht darin, einen ESD-Entladeweg zwischen den Versorgungsschienen zu bieten. Es kann auch ein MOSFET, ein bipolarer Transistor, eine TFO-Vorrichtung oder ein Kondensator als Schienenklemm­ schaltung an Stelle der Zenerdiode 18 verwendet werden. Es kann auch eine beliebige Kombination dieser fünf Bauteiltypen als Schienenklemmschaltung verwendet werden.
In einer Ausführungsform beträgt das VDD Potential ungefähr 2,0 Volt, und das VSS Potential ungefähr 0,0 Volt. Jeder der MOSFETs 14 und 16 hat eine Schwellwertspannung von ungefähr 0,5 Volt. Der MOSFET 14 hat eine Durchbruchspannung von unge­ fähr -,0 Volt, und der MOSFET 16 hat eine Durchbruchspannung von ungefähr 3,5 Volt. Die spezifische Zahlen werden genannt, um die Erfindung darzustellen, nicht um sie zu begrenzen.
Die Schutzschaltung 10 wird verwendet, um digitale Schaltun­ gen unter einer Vielzahl nicht vorgespannter oder vorgespann­ ter ESD-Szenarien zu schützen. Die primären Entladewege sind durch die Wege 102, 104, 106, 108 und 109 bezeichnet. Strom fließt wie dargestellt durch den Weg 102, wenn das Potential der I/O-Anschlußfläche 12 höher ist als das des VDD-Knoten. Die Diode 19 hat ein Vorwärtseinschaltpotential von ungefähr 0,7 Volt. Somit fließt, wenn das Potential der I/O-Anschluß­ fläche 12 mehr als 0,7 Volt höher ist als das Potential des VDD Knoten, wie dargestellt, Strom durch den Weg 102. Wenn der VDD Knoten bei ungefähr 2,0 Volt liegt, so fließt Strom, wie dargestellt, durch den Weg 102, wenn die I/O-Anschlußflä­ che 12 eine Spannung von ungefähr 2,7 Volt oder mehr auf­ weist.
Die Wege 104 und 106 zeigen einen Stromfluß, wenn das Poten­ tial der I/O-Anschlußfläche 12 wesentlich kleiner als das des VDD Knoten ist. Strom fließt, wie gezeigt, durch 104, wenn das Potential des VDD Knoten mindestens 5 Volt höher ist als das Potential der I/O-Anschlußfläche 12. Wenn sich der VDD Knoten bei ungefähr 2,0 Volt befindet, so fließt Strom, wie gezeigt, durch den Weg 104, wenn die I/O-Anschlußfläche 12 bei ungefähr -3,0 Volt liegt. Strom fließt, wie gezeigt, durch den Weg 106, wenn die Potentialdifferenz zwischen dem VDD Knoten und der I/O-Anschlußfläche 12 die Summe der umge­ kehrten Durchbruchspannung der Diode 18 (VRBD18) und des Vor­ wärtseinschaltpotentials der Drain-Diode des MOSFETs 14 über­ schreitet. Wenn man die Zahlenwerte verwendet, beträgt die Potentialdifferenz ungefähr 5,7 Volt. Wenn der VDD Knoten bei ungefähr 2,0 Volt liegt, so fließt Strom, wie gezeigt, durch den Weg 106, wenn die I/O-Anschlußfläche bei ungefähr -3,7 Volt liegt.
Die Zenerdiode 18 wird als ein "Bus-Zener" bezeichnet, da sie elektrisch zwischen den VSS und den VDD Knoten geschaltet ist. Eine Halbleiter-auf-Isolator-Vorrichtung hat andere I/O- Anschlußflächen 12 und Zenerdioden 18, ähnlich den gezeigten. Obwohl Strom, wie durch Weg 106 gezeigt, durch die "lokale" Diode 18 fließt, können andere Dioden 18 an anderen Anschluß­ flächen einen Teil des Stroms tragen. Der Entladeweg, der durch den Weg 106 bezeichnet ist, bildet einen Hilfsweg (Zweitweg) für negative Anschlußfläche-zu-VDD-Bedingungen. Man beachte, daß der Weg 106 ein Primärweg sein kann, wenn die Summe von VRBD18 und dem Vorwärtseinschaltpotential der Drain-Diode des MOSFETs 14 kleiner als VRBD19 ist. Somit kann die Diode 19 durch eine Standard pn-Diode (keine Zenerdiode), wie sie durch eine Störstellenatomkonzentration bestimmt ist, ohne an Allgemeingültigkeit zu verlieren, ersetzt werden. Ei­ ne Standard pn-Diode wird typischerweise nicht verwendet, um einem beträchtlichen Strom zu gestatten, während typischen Sperrichtungsvorspannbedingungen zu fließen. Eine Zenerdiode wird typischerweise verwendet, wenn ein wesentlicher Strom fließen soll, wenn die Rückwärtsvorspannungspotential­ differenz über der Zenerdiode nicht mehr als 10 Volt beträgt. In dieser Ausführungsform gestatten die Zenerdioden, daß ein wesentlicher Strom fließt, wenn die Rückwärtsvorspannungsdif­ ferenz ungefähr 5,0 Volt beträgt. Die verschiedenen Zenerdi­ oden können so gestaltet werden, daß sie unterschiedliche Rückwärtsvorspannungsdurchbruchspannungen haben.
In der Schutzschaltung 10 zeigen die Wege 108 und 109 einen Stromfluß, wenn sich die I/O-Anschlußfläche 12 auf einem Po­ tential befindet, das höher und niedriger als das Potential des VSS Knotens ist. Die Drain-Diode des MOSFET 14 hat ein Vorwärtseinschaltpotential von ungefähr 0,7 Volt. Strom fließt, wie durch Weg 108 gezeigt, wenn das Potential des VSS Knotens mehr als 0,7 Volt höher ist als das Potential der I/O-Anschlußfläche 12. Wenn sich der VSS Knoten auf ungefähr 0 Volt befindet, so fließt Strom, wie durch Weg 108 gezeigt, wenn sich die I/O-Anschlußfläche 12 auf ungefähr -0,7 Volt oder weniger befindet. Strom fließt, wie durch Weg 109 ge­ zeigt, wenn die Potentialdifferenz der I/O-Anschlußfläche 12 minus dem VSS Knoten BVDSS des MOSFETs 16 überschreitet, die ungefähr 3,5 Volt beträgt. Wenn sich der VSS Knoten auf unge­ fähr 0 Volt befindet, so fließt Strom, wie durch Weg 109 ge­ zeigt, wenn die I/O-Anschlußfläche 12 ungefähr 3,5 Volt oder höher liegt.
Da der MOSFET 14 ein körperverbundener Transistor ist, würden die Wege 106 und 108 bei den oben angegebenen Potentialen nicht existieren. Wenn der MOSFET 14 keinerlei Gehäuseverbin­ dungen hat, würde das Kanalgebiet des MOSFET 14 elektrisch schweben, wobei in diesem Fall der Weg 108 nicht existieren würde. Die Gehäuseverbindung des MOSFET 14 liefert einen wei­ teren Vorteil bei der Erhöhung der BVDSS des MOSFET 14, wenn man das mit dem gleichen Transistor ohne Gehäuseverbindung vergleicht. Dies hilft, den Weg 109 zu einem Primärweg durch MOSFET 16 zu machen, mehr als die parallelen Wege durch die MOSFETs 14 und 16 oder einen primären Weg von der I/O-An­ schlußfläche 12 zum VSS Knoten durch den MOSFET 14. Der MOSFET 16 ist speziell optimiert, um die hohen Ströme, die bei ESD-Ereignissen auftreten, durchzulassen. Die Optimierun­ gen, die für den MOSFET 16 benötigt werden, sind im allgemei­ nen gegensätzlich zu denen, die für eine gute elektrische Leistung des MOSFETs 14 benötigt werden. Es ist vorteilhaft, zu gewährleisten, daß BVDSS zu Anfang im MOSFET 16 auftritt, und daß MOSFET 14 innerhalb des Betriebsbereichs des MOSFET 16 nicht durchbricht. Der Effekt der Körperverbindungsfre­ quenz auf BVDSS ist in Fig. 5 gezeigt, die detaillierter spä­ ter beschrieben wird. Je höher die Körperverbindungsfrequenz im MOSFET 14 ist, desto höher steigt seine BVDSS.
In einer alternativen Ausführungsform kann die Zenerdiode 19 weggelassen werden. In dieser Ausführungsform fließt Strom, wenn die I/O-Anschlußfläche 12 sich auf einem Potential be­ findet, das wesentlich niedriger als der VDD Knoten ist, zwi­ schen dem VDD Knoten und der I/O-Anschlußfläche 12, wie das durch den Weg 106 gezeigt ist. Wenn sich die I/O-Anschlußflä­ che 12 auf einem Potential befindet, das wesentlich höher ist als der VDD Knoten, so fließt Strom zwischen dem VDD Knoten und der I/O-Anschlußfläche 12, wie das durch Weg 105 gezeigt ist. Wenn man die vorher beschriebenen Werte verwendet, so fließt Strom, wenn das Potential der I/O-Anschlußfläche 12 bei ungefähr 6,2 Volt oder höher liegt. Die 6,2 Volt sind die Summe des BVDSS-Potentials des MOSFET 16, des Vorwärtsein­ schaltpotentials der Zenerdiode 18 und des VDD Potentials.
Die Schutzschaltung ohne Zenerdiode 19 kann interne Schaltun­ gen schützen, die sicher relativ hohe Spannungen ertragen können. Wenn die Schutzschaltung 10 jedoch interne Schaltun­ gen schützen soll, die nur relativ niedrigen Spannungen wie­ derstehen können, so wird die Zenerdiode 19 benötigt. Unter Bezug auf die vorher verwendeten Zahlenwerte, fließt Strom entlang des Weges 102, wenn sich die I/O-Anschlußfläche auf einem Potential von mindestens ungefähr 6,2 Volt befindet.
Die Zenerdiode 19 kann wirklich notwendig werden, wenn die Technologie voranschreitet und die Gateoxyde dünner werden.
Ein Fachmann wird erkennen, daß andere Optionen verfügbar sind, aber die Schaltung sollte unter negativen und positiven Vorspannungsbedingungen analysiert werden, um zu gewährlei­ sten, daß die internen zu schützenden Schaltungen passend ge­ gen Ereignisse mit hohem und mit niedrigem Potential ge­ schützt sind.
Fig. 2 umfaßt ein Schaltungsdiagramm, das Stromwege für eine Vorspannung von Anschlußfläche zu Anschlußfläche zeigt. Fig. 2 umfaßt Bauteile, die denen der Fig. 1 ähneln. Die ähnlichen Bauteile des zweiten I/O-Weges sind mit Apostrophen (′) be­ zeichnet. Beispielsweise ist der I/O-Weg 12′ ähnlich dem I/O- Weg 12. Die Wege 102′, 104′, 108′ und 109′ zeigen primäre Stromwege der gezeigten Schaltung an. Andere Wege, die den Wegen 105 und 106 ähneln, existieren, aber sie sind aus Grün­ den der Vereinfachung in Fig. 2 nicht gezeigt.
Fig. 3 zeigt eine detailliertere Darstellung der Schutzschal­ tung 10. Der n-Kanal MOSFET 21 hat einen Source-Anschluß und einen Drain-Anschluß, die elektrisch mit anderen Teilen der Halbleitervorrichtung verbunden sind, was aber in Fig. 3 nicht dargestellt ist. Typischerweise sind die Gate-An­ schlüsse der internen MOSFETs, wie beispielsweise der Gate- Anschluß des MOSFETs 21 elektrisch mit Drain-Anschlüssen des n-Kanal MOSFET 22 und des p-Kanal MOSFET 23 verbunden. Die Source-Anschlüsse der MOSFETs 22 und 23 sind elektrisch je­ weils mit den VSS und VDD Knoten verbunden. Die Gate-An­ schlüsse der MOSFETs 22 und 23 sind elektrisch mit einem da­ zwischenliegenden Knoten verbunden.
Die Schutzschaltung 10 umfaßt auch eine Ausgangspuffersteuer­ logikschaltung 28, die zwei Eingänge und zwei Ausgänge hat. Die nachfolgend im Text unterstrichen dargestellten Ausdrücke sind in der Zeichnung als Ausdrücke mit einem Strich darüber dargestellt. ENABLE und DATA sind Eingänge des NOR-Gatters 280. Der Ausgang des NOR-Gatters 280 ist ein Eingang des In­ verters 282. Der Ausgang des Inverters 282 ist auch ein Aus­ gang der Steuerlogikschaltung 28 und ist elektrisch mit dem Gate-Anschluß des MOSFETs 27 verbunden. ENABLE ist auch ein Eingang des Inverters 284. Der Ausgang des Inverters 284 und DATA sind Eingänge des NAND-Gatters 286. Der Ausgang des NAND-Gatters 286 ist der Eingang des Inverters 288. Der Aus­ gang des Inverters 288 ist auch der Ausgang der Steuerlogik­ schaltung 28 und er ist elektrisch mit dem Gate-Anschluß des MOSFET 14 verbunden. Die MOSFETs 14 und 27 sind Teile des Ausgangspuffers der SOI-Vorrichtung.
Die Ausgangspuffersteuerlogikschaltung 28 bestimmt, ob die I/O-Anschlußfläche 12 als Ausgangsanschlußfläche aktiv ist und es gestattet, Daten zur I/O-Anschlußfläche 12 zu leiten. Die Ausgangspuffer sind gesperrt, wenn ENABLE "1." ist. In diesem Moment ist die I/O-Anschlußfläche 12 eine Eingangsan­ schlußfläche. Die Transistoren 22 und 23 sind Teile eines Eingangspuffers, der elektrisch mit den internen MOSFETs ver­ bunden ist. Wenn ENABLE gleich "0." ist, so ist die I/O-An­ schlußfläche 12 eine Ausgabeanschlußfläche, und Daten von DA- TA können zur I/O-Anschlußfläche passieren. Natürlich kann die I/O-Anschlußfläche 12 als eine Eingangs- oder eine Aus­ gangsanschlußfläche wirken. Die I/O-Anschlußfläche 12 dient aber nicht gleichzeitig als Eingangs- und Ausgangsanschluß­ fläche für die Vorrichtung.
Die Schutzschaltung 10 umfaßt andere MOSFETs, Dioden und Kno­ ten, die in Fig. 3 gezeigt sind. Der negative Anschluß der Zenerdiode 24 und der positive Anschluß der Zenerdiode 25 sind elektrisch mit der Mittelelektrode verbunden. Der posi­ tive Anschluß der Zenerdiode 24 ist elektrisch mit dem VSS Knoten, und der negative Anschluß der Diode 25 ist elektrisch mit dem VDD Knoten verbunden. Der Zwischenknoten ist über ei­ nen Widerstand 26 mit dem I/O-Knoten verbunden. Der P-Kanal MOSFET 27 hat einen Drain-Anschluß, der elektrisch mit dem I/O-Knoten verbunden ist und einen Source-Anschluß, der elek­ trisch mit dem VDD Knoten verbunden ist. Der Gate-Anschluß des MOSFET 27 ist elektrisch mit dem positiven Anschluß der Zenerdiode 29 verbunden und der negative Anschluß der Zener­ diode 29 ist elektrisch mit dem VDD Knoten verbunden.
Die Schutzschaltung 10 hilft die Wahrscheinlichkeit einer Be­ schädigung der internen MOSFETs zu verhindern. Beispielhaft werde angenommen, daß das Gate-Dielektrikum in solchen MOS- FETs 70 Angström (A) dick ist und eine Durchbruchspannung von 7,0 Volt hat. Wenn die I/O-Anschlußfläche 12 direkt mit den Gate-Anschlüssen der internen MOSFETs verbunden ist und das Potential der I/O-Anschlußfläche 12 höher als 7,0 Volt ist, so würden die Gatedielektrika der internen MOSFETs permanent durchbrochen, was die Vorrichtung nutzlos werden läßt.
Der Teil der Schutzschaltung 10, die die Zenerdioden 24, 25, 15 und 29 und den Widerstand 26 umfaßt, liefert einen zweiten Schutz für den Transistor 21 und die Ausgangspuffersteuerlo­ gik 28. Der Widerstand 26 vermindert das Potential, das den Zwischenknoten erreicht. Die Zenerdioden 24 und 25 sind so ausgebildet, daß sie verhindern, daß das Potential des Zwi­ schenknotens (und folglich das Potential über den Gate-Di­ elektrika der MOSFETs 22 und 23) einen absoluten Wert hat, der höher als 7,0 Volt ist. In ähnlicher Weise sind die Ze­ nerdioden 15 und 29 so gestaltet, daß sie verhindern, daß das Potential über den Gate-Dielektrika der MOSFETs 14 und 27 ei­ nen absoluten Wert von mehr als 7,0 Volt annimmt. Wenn die Zenerdioden 24, 25 und 29 dasselbe Vorwärtsvorspannungsein­ schaltpotential und dieselbe Rückwärtsvorspannungsdurchbruch­ spannung wie die Zenerdioden 15 und 18 haben, so sollte das Potential des Zwischenknotens nicht kleiner als -0,7 Volt und nicht größer als 5,0 Volt sein.
Obwohl eine Zahl spezifischer Potentiale diskutiert wurde, können Fachleute die Potentiale gemäß den speziellen Versor­ gungspotentialen und den zu schützenden Bauteilen gestalten. Beispielsweise wurde ein Großteil der Diskussion auf eine 2,0 Volt Potentialdifferenz zwischen VDD und VSS und eine Gate­ dielektrikumsdurchbruchspannung von 7,0 Volt gerichtet. Wenn die Potentialdifferenz zwischen VDD und VSS 1,0 Volt ist und die Gatedielektrikumsdurchbruchspannung 5,0 Volt beträgt, so kann es erforderlich sein, daß die Bauteile innerhalb der Schutzschaltung bei Potentialen arbeiten, die Werte haben, die dichter an Null liegen.
In anderen Ausführungsformen arbeitet eine Anschlußfläche auf einem Potential, das sich nicht im Bereich der VDD und VSS Potentiale befindet. Beispielsweise arbeitet die Anschlußflä­ che im Bereich von VSS und -VPP Potentialen, wobei das letz­ tere ungefähr -2,0 Volt betragen kann. Die in Fig. 3 gezeigte Schaltung kann verwendet werden, aber der in Fig. 3 gezeigte VDD Knoten befindet sich auf VSS Potential, und der in Fig. 3 gezeigte VSS Knoten befindet sich auf -VPP Potential. Es kann auch notwendig sein, die elektrischen Eigenschaften, der in Fig. 3 gezeigten Bauteile, wie die Durchbruchspannungen, BVDSS, etc. zu ändern, um eine interne Schaltung wirksam zu schützen. Allgemeiner gesagt befindet sich der Versorgungs­ knoten, der dichter am Boden der Fig. 2 ist, auf einem nied­ rigeren Potential als der Versorgungsknoten, der dichter an der Oberseite der Fig. 3 liegt.
Der Erfinder hat ein Layout des Transistors 14 ermittelt, das insbesondere mit der Vorrichtung 20 gut arbeitet. Fig. 4 um­ faßt eine Darstellung einer Aufsicht des körperverbundenen MOSFETs 14, der in den Fig. 1 und 3 dargestellt ist. Eine geschlossene Gate-Elektrode 34 liegt über einem Feldisola­ tionsgebiet 30 und einer Halbleiterinsel 50. Die Form der ge­ schlossenen Gate-Elektrode 34 kann rund, oval, elliptisch, konvex oder irgend ein Poligon sein, einschließlich eines Quadrats, eines Rechtecks, eines Sechsecks, eines Achtecks etc. Die geschlossene Gate-Elektrode 34 wird verwendet, um den Sperrstrom zu vermindern, da die Gate-Elektrode 34 nicht über eine Kanalfeldisolationskante läuft, da der MOSFET 14 keine Kanalfeldisolationskante hat.
Wie man aus Fig. 4 sieht, hat die geschlossene Gateelektrode 34 eine innere Kante 341 und eine äußere Kante 342. Die Source-Gebiete 36 und die körperverbundenen Gebiete 32 liegen neben der inneren Kante 341 und die Drain-Gebiete 38 liegen neben der äußeren Kante 342. Die Kanten der Gebiete 32 und 36 nahe der geschlossenen Gate-Elektrode 34 sind selbstausrich­ tend zur geschlossenen Gate-Elektrode 34 oder zu (in Fig. 4 nicht gezeigten) Seitenwandabstandhaltern, die neben der ge­ schlossenen Gate-Elektrode 34 liegen, ausgebildet.
Die gestrichelten Linien neben den körperverbundenen Gebieten 32 zeigen den Ort der Masken an, die für die Dotierschritte verwendet werden, um die Gebiete 32, 36 und 38 zu formen. Wenn die Gebiete 32 geformt werden, bedeckt eine Maske alle Transistoren 14 mit Ausnahme der Gebiete 32 und den Teilen der geschlossenen Gateelektrode 34, die innerhalb der gestri­ chelten Linien liegen. Die geschlossene Gateelektrode 34 ver­ hindert, daß eine wesentliche Menge des Dotiermittels, das verwendet wird, um die Gebiete 32 zu formen, das Kanalgebiet erreicht, das unter einem Teil der geschlossenen Gateelek­ trode 34 liegt. Eine Maske des inversen Bildes wird verwen­ det, um die Gebiete 36 und 38 auszubilden. Der Transistor 14 ist nicht abgedeckt mit Ausnahme der Gebiete 32 und der Ge­ biete der geschlossenen Gateelektrode 34, die außerhalb der gestrichelten Linien liegen.
Jeder der Kontakte im Drain-Gebiet, den Source-Gebieten 36, den körperverbundenen Gebieten 32 und der geschlossenen Gate-Elektrode 34 sind durch |X| dargestellt. Vor dem Ausbilden von Kontakten wird ein leitender Streifen ausgebildet, um je­ des der Gebiete 32 und 36 miteinander zu verbinden. Der lei­ tende Streifen umfaßt typischerweise ein beliebiges Material, das für eine lokale Verbindung verwendet wird, wie beispiels­ weise Silicid, feuerfestes Metallnitrid und dergleichen.
Der Transistor 14 hat eine effektive (elektrisch gemessene) Kanallänge von ungefähr 0,9 Mikron und eine effektive Kanal­ breite von ungefähr 200 Mikron. In dieser Beschreibung ent­ spricht die effektive Kanallänge ungefähr der Entfernung zwi­ schen einem der Draingebiete 38 und seinem nächsten Source- Gebiet 36 unterhalb der Gate-Elektrode 34. Die effektive Ka­ nalbreite ist ungefähr die Summe der einzelnen Kanalgebiete nahe den einzelnen Source-Gebieten 36. Die Source-Gebiete 36 und die Körperverbindungen 32 sind elektrisch miteinander verbunden.
Viele konventionelle MOSFETs, die geschlossene Gate-Elektro­ den aufweisen, plazieren das Drain-Gebiet gegenüber dem Source-Gebiet nahe der inneren Kante der Gate-Elektrode. Wenn das Drain-Gebiet nahe der inneren Kante der Gate-Elektrode ist, so ist die Verbindungskapazität des Drain-Gebietes nied­ riger, da das Übergangsgebiet zwischen dem Drain-Gebiet und dem Kanal-Gebiet kleiner ist (auch das Gebiet über dem Substrat ist kleiner). Eine niedrigere Übergangsgebietkapazi­ tät formt im allgemeinen einen schnelleren MOSFET.
Im Gegensatz zur herrschenden Auffassung befinden sich die Drain-Gebiete 38 neben der äußeren Kante 342 der geschlosse­ nen Gate-Elektrode 34. Die Anordnung des Drain-Gebietes neben der äußeren Kante 342 gestattet es, daß ein höheres Potential auf die Drain-Gebiete 38 gegeben werden kann, bevor ein we­ sentlicher Leckstrom zwischen den Drain- und den Kanalgebie­ ten auftritt.
Obwohl ein spezifisches Layout des körperverbundenen Transis­ tors 14 angegeben ist, können andere körperverbundene Transi­ storen anstelle des einen, der in Fig. 4 gezeigt ist, verwen­ det werden. Gestalter von Schutzschaltungen können bestimmen, was für ein Typ eines körperverbundenen Transistors verwendet werden soll.
Die Komponenten der Vorrichtung 20 werden innerhalb einer Halbleiterschicht ausgebildet, die eine Dicke im Bereich von 500-1000 Angström aufweist. In dieser Beschreibung kann das Übergangsflächengebiet als eine Länge ausgedrückt werden, da das Gebiet aus dem Produkt der Länge und der Dicke der Halb­ leiterschicht besteht. Übergangsflächengebiete der Dioden werden als Längen ausgedrückt.
Der körperverbundene MOSFET 14 umfaßt eine Drain-Diode, die ausgebildet wird, wenn sich das Kanal-Gebiet und das Drain-Gebiet treffen. Der zerstörende Durchbruchstrom der vorwärts vorgespannten Drain-Diode kann variiert werden durch Ändern des Verhältnisses der einzelnen Source-Gebietsfläche zur kör­ perverbundenen Gebietsfläche (Verbundfrequenz). In Fig. 5 ist ein Schaubild einer Vorwärtsvorspannungsspannung (Vf) über einem Vorwärtsvorspannungsstrom (If) für drei verschiedene Körperverbindungsverhältnisse dargestellt. Diese Daten gelten für einen MOSFET, der eine gesamte elektrische Breite von 25 Mikron hat (das ist die Summe der Breiten der einzelnen Source-Gebiete 36). Die Drain-Diode ist ungefähr 50 Mikron lang. Wenn das S/B Verbindungsverhältnis 1:1 ist, so wird ein Strom von ungefähr 6 Milliampere/Mikron durchgelassen, bevor eine Zerstörung auftritt. Bei einem S/B Verbindungsverhältnis von 2,5 : 1 werden ungefähr 4,6 Milliampere/Mikron durchgelas­ sen, bevor ein Ausfall auftritt (36 Mikron der Drain-Diode), und bei einem S/B Verbindungsverhältnis von 5 : 1 werden unge­ fähr 3,0 Milliampere/Mikron durchgelassen (31 Mikron der Drain-Diode). Wie man aus Fig. 5 sieht, kann die Stromtrage­ fähigkeit erhöht werden durch Erhöhen der Verbindungsfre­ quenz. Dies rührt teilweise daher, daß ein größeres Drain-Di­ odengebiet verfügbar ist, aber auch durch eine Verminderung des Serienwiderstandes der Diode, was die durch den Wider­ stand bedingte Erwärmung vermindert.
Fig. 6 zeigt wie das S/B Verbindungsverhältnis die Durch­ bruchspannung einer rückwärts vorgespannten Drain-Diode eines MOSFETs beeinflußt. Die Durchbruchspannung ist die Spannung des Drain-Anschlußes (Vr), wenn Ir größer als Null ist. Bei einem S/B Verbindungsverhältnis von 1 : 1 tritt der Durchbruch der Drain-Diode bei einem Potential von ungefähr 7,0 Volt auf. Vr beträgt ungefähr 5,8 Volt bei einem S/B Verbindungs­ verhältnis von 2,5 : 1, und Vr beträgt ungefähr 5,0 Volt bei einem S/B Verbindungsverhältnis von 5 : 1.
In der Zukunft werden die VDD Potentiale näher an Null lie­ gen. Wenn die VDD Potentiale abnehmen, sollte das S/B Verbin­ dungsverhältnis erhöht werden. Wenn jedoch das S/B Verbin­ dungsverhältnis zu groß wird, so kann der Vorteil der Körper­ verbindungen zu gering werden, da eine Körperverbindung zu viel Kanalgebiet hat, das sie verbinden muß. Eine S/B Verbin­ dungsverhältnis von mehr als 10 : 1 kann eine praktische obere Grenze darstellen, aber diese Zahl soll die vorliegende Er­ findung nicht begrenzen.
Elektrisch gemessene Dimensionen einige der Komponenten der Fig. 3 werden dargestellt. Die Zenerdiode 18 hat eine pn-Übergangsflächenoberflächengebiet, das ungefähr 50 Mikron lang ist, die Zenerdiode 19 hat ein pn-Übergangsflächenober­ flächengebiet, das ungefähr 400 Mikron lang ist, und jede der Zenerdioden 15, 24, 25 und 29 hat ein pn-Übergangsflächen­ oberflächengebiet, das ungefähr 25 Mikron lang ist. Der MOS- FET 16 hat eine effektive Kanallänge von ungefähr 0,6 Mikron und eine effektive Kanalbreite von ungefähr 800 Mikron, und der MOSFET 27 hat eine effektive Kanallänge von ungefähr 0,6 Mikron und eine effektive Kanalbreite von ungefähr 400 Mi­ kron. Während hier spezielle Werte angegeben wurden, können Fachleute die elektrisch gemessenen Dimensionen bestimmen, die bei ihren Schaltungen am besten arbeiten.
Die Ausführungsformen der vorliegenden Erfindung gestatten es, daß eine Eingangsschutzschaltung mit einer SOI-Vorrich­ tung verwendet werden kann, um die digitalen Schaltungen oder andere empfindliche Komponenten von elektrostatischen Ereig­ nissen, die an einer I/O-Anschlußfläche auftreten, zu schüt­ zen. Die Gestaltung gestattet es, daß die I/O-Anschlußfläche sowohl hohe als auch niedere Spannungen erreicht, ohne daß die internen zu schützenden Schaltungen nachteilig beeinflußt werden. Während eines elektrostatischen Ereignisses kann Strom zwischen der I/O Anschlußfläche 12 und VDD sowohl unter negativen als auch positiven Vorspannungsbedingungen fließen, zwischen der I/O-Anschlußfläche 12 und VSS unter negativen und positiven Vorspannbedingungen und zwischen einer beliebi­ gen Kombination der beiden I/O-Anschlußflächen. Die Gestal­ tung erfordert keine Verbindungen durch eine überdeckte Iso­ lationsschicht zu einem darunterliegenden Substrat. Somit wird eine wirkliche SOI-Vorrichtung, die Eingangsschutzschal­ tungen umfaßt, ausgebildet. Ein anderer Vorteil der vorlie­ genden Erfindung besteht darin, daß sie in einen Verfahrens­ fluß integriert werden kann, ohne daß geringfügige oder schwierige Verfahrensschritte eingefügt werden müssen.
In der vorangehenden Beschreibung wurde die Erfindung unter Bezug auf spezielle Ausführungsformen beschrieben. Ein Fach­ mann wird jedoch erkennen, daß verschiedene Modifikationen und Änderungen gemacht werden können, ohne vom Umfang der vorliegenden Erfindung abzuweichen, wie sie in den nachfol­ genden Ansprüchen ausgeführt ist. Somit soll die Beschreibung und die Figuren eher darstellend als einschränkend verstanden werden, und alle solche Modifikationen sollen innerhalb des Umfangs der vorliegenden Erfindung eingeschlossen sein. In den Ansprüchen decken Vorrichtungs-plus-Funktions-Sätze, wenn solche vorhanden sind, die hierin beschriebenen Strukturen ab, die die zitierten Funktionen durchführen. Die Vorrich­ tungs-plus-Funktions-Sätze decken auch strukturelle Äquiva­ lente und äquivalente Strukturen ab, die die zitierten Funk­ tionen durchführen.

Claims (9)

1. Schutzschaltung gekennzeichnet durch:
einen Anschlußflächenknoten;
einen ersten Versorgungsknoten, der geschaltet ist, um ein erstes Potential (VSS) aufzunehmen;
einen ersten Transistor (14), der eine erste Stromelek­ trode und eine zweite Stromelektrode hat, wobei:
die erste Stromelektrode des ersten Transistors (14) mit dem ersten Versorgungsknoten verbunden ist; und
die zweite Stromelektrode des ersten Transistors (14) mit dem Anschlußflächenknoten verbunden ist;
einen zweiten Transistor (16), der eine erste Stromelek­ trode und eine zweite Stromelektrode hat, wobei:
die erste Stromelektrode des zweiten Transistors (16) mit dem ersten Versorgungsknoten verbunden ist; und
die zweite Stromelektrode des zweiten Transistors (16) mit dem Anschlußflächenknoten verbunden ist;
einen zweiten Versorgungsknoten, der so geschaltet ist, daß er ein zweites Potential (VDD) empfängt, das höher als das erste Potential (VSS) ist; und
eine Schienenklemme (18), die einen ersten und einen zweiten Anschluß hat, wobei:
der erste Anschluß des Schienenklemme (18) mit dem ersten Versorgungsknoten verbunden ist; und
der zweite Anschluß der Schienenklemme (18) mit dem zweiten Versorgungsknoten verbunden ist.
2. Schutzschaltung gekennzeichnet durch:
einen Anschlußflächenknoten;
einen ersten Versorgungsknoten, der geschaltet ist, um ein erstes Potential (VSS) aufzunehmen;
einen ersten körperverbundenen (body-tied) Transistor (14), der einen Kanal, eine erste Stromelektrode und eine zweite Stromelektrode hat, wobei:
der Kanal und die erste Stromelektrode des ersten körperverbundenen Transistors (14) elektrisch miteinander und mit dem ersten Versorgungsknoten verbunden sind;
die zweite Stromelektrode des ersten körperverbun­ denen Transistors (14) mit dem Anschlußflächenknoten verbun­ den ist; und
eine pn-Diode an der Übergangsfläche zwischen dem Kanal und der zweiten Stromelektrode des ersten körperverbun­ denen Transistors (14) ausgebildet ist;
einen zweiten Transistor (16), der eine erste Elektrode und eine zweite Stromelektrode hat, wobei:
die erste Stromelektrode des zweiten Transistors (16) mit dem ersten Versorgungsknoten verbunden ist; und
die zweite Stromelektrode des zweiten Transistors (16) mit dem Anschlußflächenknoten verbunden ist;
einen zweiten Versorgungsknoten, der so geschaltet ist, daß er ein zweites Potential (VDD) empfängt, das höher als das erste Potential (VSS) ist;
eine erste Zenerdiode (18), die einen positiven und ei­ nen negativen Anschluß hat, wobei
der positive Anschluß der ersten Zenerdiode (18) mit dem ersten Versorgungsknoten verbunden ist; und
der negative Anschluß der ersten Zenerdiode (18) mit dem zweiten Versorgungsknoten verbunden ist; und
eine zweite Zenerdiode (19), die einen positiven und ei­ nen negativen Anschluß hat, wobei
der positive Anschluß der zweiten Zenerdiode (19) mit dem Anschlußflächenknoten verbunden ist; und
der negative Anschluß der zweiten Zenerdiode (19) mit dem zweiten Versorgungsknoten verbunden ist.
3. Halbleiter-auf-Isolator-Vorrichtung, die eine Anschlußflä­ che (12) und eine Schutzschaltung umfaßt, wobei die Schutz­ schaltung gekennzeichnet ist durch:
einen ersten Versorgungsknoten, der geschaltet ist, um ein erstes Potential (VSS) aufzunehmen;
einen ersten Transistor (14), der eine erste Stromelek­ trode und eine zweite Stromelektrode hat, wobei:
die erste Stromelektrode des ersten Transistors (14) mit dem ersten Versorgungsknoten verbunden ist;
die zweite Stromelektrode des ersten Transistors (14) mit der Anschlußfläche verbunden ist; und
der erste Transistor (14) ein körperverbundener Transistor (14) ist;
einen zweiten Transistor (16), der eine erste Stromelek­ trode, eine zweite Stromelektrode und eine Steuerelektrode hat, wobei:
die erste Stromelektrode und die Steuerelektrode des zweiten Transistors (16) mit dem ersten Versorgungsknoten verbunden sind; und
die zweite Stromelektrode des zweiten Transistors (16) mit der Anschlußfläche verbunden ist;
einen zweiten Versorgungsknoten, der so geschaltet ist, daß er ein zweites Potential (VDD) empfängt, das höher als das erste Potential (VSS) ist;
eine erste Zenerdiode (18), die einen positiven und ei­ nen negativen Anschluß hat, wobei
der positive Anschluß der ersten Zenerdiode (18) mit dem ersten Versorgungsknoten verbunden ist; und
der negative Anschluß der ersten Zenerdiode (18) mit dem zweiten Versorgungsknoten verbunden ist.
4. Halbleiter-auf-Isolator-Vorrichtung, die eine Anschlußflä­ che (12) und eine Schutzschaltung umfaßt, wobei die Schutz­ schaltung gekennzeichnet ist durch:
einen ersten Versorgungsknoten, der geschaltet ist, um ein erstes Potential (VSS) aufzunehmen;
einen ersten körperverbundenen Transistor (14), der ei­ nen Kanal, eine erste Stromelektrode und eine zweite Strom­ elektrode hat, wobei:
der Kanal und die erste Stromelektrode des ersten körperverbundenen Transistors (14) elektrisch miteinander und mit dem ersten Versorgungsknoten verbunden sind;
die zweite Stromelektrode des ersten körperverbun­ denen Transistors (14) mit dem Anschlußflächenknoten verbun­ den ist; und
eine pn-Diode an der Übergangsfläche zwischen dem Kanal und der zweiten Stromelektrode des ersten körperverbun­ denen Transistors (14) ausgebildet ist;
einen zweiten Transistor (16), der eine erste Stromelek­ trode und eine zweite Stromelektrode hat, wobei:
die erste Stromelektrode des zweiten Transistors (16) mit dem ersten Versorgungsknoten verbunden ist; und
die zweite Stromelektrode des zweiten Transistors (16) mit dem Anschlußflächenknoten verbunden ist;
einen zweiten Versorgungsknoten, der so geschaltet ist, daß er ein zweites Potential (VDD) empfängt, das höher als das erste Potential (VSS) ist;
eine erste Zenerdiode (18), die einen positiven und ei­ nen negativen Anschluß hat, wobei
der positive Anschluß der ersten Zenerdiode (18) mit dem ersten Versorgungsknoten verbunden ist; und
der negative Anschluß der ersten Zenerdiode (18) mit dem zweiten Versorgungsknoten verbunden ist; und
eine zweite Zenerdiode (19), die einen positiven und ei­ nen negativen Anschluß hat, wobei
der positive Anschluß der zweiten Zenerdiode (19) mit dem Anschlußflächenknoten verbunden ist; und
der negative Anschluß der zweiten Zenerdiode (19) mit dem zweiten Versorgungsknoten verbunden ist.
5. Halbleiter-auf-Isolator-Vorrichtung, die eine erste An­ schlußfläche (12) und eine zweite Anschlußfläche (12′) und eine Schutzschaltung umfaßt, wobei die Schutzschaltung ge­ kennzeichnet ist durch:
einen ersten Transistor (14), der eine erste Stromelek­ trode und eine zweite Stromelektrode hat, wobei:
die erste Stromelektrode des ersten Transistors (14) mit einem dritten Knoten verbunden ist; und
die zweite Stromelektrode mit dem ersten Knoten verbunden ist;
einen zweiten Transistor (16), der eine erste Stromelek­ trode und eine zweite Stromelektrode hat, wobei:
die erste Stromelektrode des zweiten Transistors (16) mit dem dritten Knoten verbunden ist; und
die zweite Stromelektrode des zweiten Transistors (16) mit dem ersten Knoten verbunden ist;
eine erste Schienenklemme (18), die einen ersten An­ schluß und einen zweiten Anschluß hat, wobei:
der erste Anschluß der ersten Schienenklemme (18) mit dem dritten Knoten verbunden ist; und
der zweite Anschluß der ersten Schienenklemme (18) mit einem vierten Knoten verbunden ist;
einen dritten Transistor (14′), der eine erste Strom­ elektrode und eine zweite Stromelektrode hat, wobei:
die erste Stromelektrode des dritten Transistors (14′) mit dem dritten Knoten verbunden ist; und
die zweite Stromelektrode des dritten Transistors (14′) mit dem zweiten Knoten verbunden ist; und
einen vierten Transistor (16′), der eine erste Strom­ elektrode und eine zweite Stromelektrode hat, wobei:
die erste Stromelektrode des vierten Transistors (16′) mit dem dritten Knoten verbunden ist; und
die zweite Stromelektrode des vierten Transistors (16′) mit dem zweiten Knoten verbunden ist.
DE19712834A 1996-04-01 1997-03-26 Schutzschaltung und Schaltung für eine Halbleiter-Auf-Isolator-Vorrichtung Expired - Fee Related DE19712834B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/625,858 US5726844A (en) 1996-04-01 1996-04-01 Protection circuit and a circuit for a semiconductor-on-insulator device
US08/625,858 1996-04-01

Publications (2)

Publication Number Publication Date
DE19712834A1 true DE19712834A1 (de) 1997-10-30
DE19712834B4 DE19712834B4 (de) 2007-02-08

Family

ID=24507904

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712834A Expired - Fee Related DE19712834B4 (de) 1996-04-01 1997-03-26 Schutzschaltung und Schaltung für eine Halbleiter-Auf-Isolator-Vorrichtung

Country Status (9)

Country Link
US (1) US5726844A (de)
JP (1) JP3345296B2 (de)
KR (1) KR100387189B1 (de)
DE (1) DE19712834B4 (de)
FR (1) FR2746964B1 (de)
GB (1) GB2311894B (de)
HK (1) HK1003685A1 (de)
IT (1) IT1290968B1 (de)
SG (1) SG63688A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046897A (en) * 1997-09-29 2000-04-04 Motorola, Inc. Segmented bus architecture (SBA) for electrostatic discharge (ESD) protection
US6049119A (en) * 1998-05-01 2000-04-11 Motorola, Inc. Protection circuit for a semiconductor device
US6369994B1 (en) * 1998-07-31 2002-04-09 International Business Machines Corporation Method and apparatus for handling an ESD event on an SOI integrated circuit
KR100353471B1 (ko) 1998-12-23 2002-11-18 주식회사 하이닉스반도체 데이터 센스 앰프
US6323522B1 (en) 1999-01-08 2001-11-27 International Business Machines Corporation Silicon on insulator thick oxide structure and process of manufacture
KR100353529B1 (ko) * 1999-06-29 2002-09-26 주식회사 하이닉스반도체 반도체 소자의 정전기 방지 구조
JP2002313947A (ja) * 2001-04-12 2002-10-25 Fuji Electric Co Ltd 半導体装置
US6933567B2 (en) * 2002-05-15 2005-08-23 Texas Instruments Incorporated Substrate pump ESD protection for silicon-on-insulator technologies
US6927957B1 (en) * 2002-07-18 2005-08-09 Newport Fab, Llc Electrostatic discharge clamp
DE10246098A1 (de) * 2002-10-02 2004-04-22 Epcos Ag Schaltungsanordnung
US8000067B1 (en) * 2003-05-15 2011-08-16 Marvell International Ltd. Method and apparatus for improving supply noise rejection
US9029949B2 (en) 2013-09-25 2015-05-12 International Business Machines Corporation Semiconductor-on-insulator (SOI) structures with local heat dissipater(s) and methods

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4063274A (en) * 1976-12-10 1977-12-13 Rca Corporation Integrated circuit device including both N-channel and P-channel insulated gate field effect transistors
US4173022A (en) * 1978-05-09 1979-10-30 Rca Corp. Integrated gate field effect transistors having closed gate structure with controlled avalanche characteristics
US4274193A (en) * 1979-07-05 1981-06-23 Rca Corporation Method for making a closed gate MOS transistor with self-aligned contacts
US4272881A (en) * 1979-07-20 1981-06-16 Rca Corporation Method for making a closed gate MOS transistor with self-aligned contacts with dual passivation layer
JPS6048106B2 (ja) * 1979-12-24 1985-10-25 富士通株式会社 半導体集積回路
US4989057A (en) * 1988-05-26 1991-01-29 Texas Instruments Incorporated ESD protection for SOI circuits
KR920009015A (ko) * 1990-10-29 1992-05-28 김광호 반도체 칩의 보호회로
US5477414A (en) * 1993-05-03 1995-12-19 Xilinx, Inc. ESD protection circuit
US5399507A (en) * 1994-06-27 1995-03-21 Motorola, Inc. Fabrication of mixed thin-film and bulk semiconductor substrate for integrated circuit applications

Also Published As

Publication number Publication date
SG63688A1 (en) 1999-03-30
KR100387189B1 (ko) 2003-08-21
ITRM970135A1 (it) 1998-09-12
US5726844A (en) 1998-03-10
HK1003685A1 (en) 1998-11-06
FR2746964B1 (fr) 2003-10-10
GB2311894A (en) 1997-10-08
DE19712834B4 (de) 2007-02-08
GB9706209D0 (en) 1997-05-14
IT1290968B1 (it) 1998-12-14
FR2746964A1 (fr) 1997-10-03
JP3345296B2 (ja) 2002-11-18
GB2311894B (en) 2000-08-30
JPH1032309A (ja) 1998-02-03
KR970072376A (ko) 1997-11-07

Similar Documents

Publication Publication Date Title
DE19518550C2 (de) Eingangsschutzschaltung für eine MOS-Einrichtung
DE3586268T2 (de) Eingangs-schutzanordnung fuer vlsi-schaltungsanordnungen.
DE4423030C2 (de) Schutzschaltung gegen elektrostatische Entladung für eine Halbleitereinrichtung
DE60130028T2 (de) Schutzvorrichtung gegen elektrostatische Entladung mit gesteuertem Siliziumgleichrichter mit externem On-Chip-Triggern und kompakten inneren Abmessungen für schnelles Triggern
DE19651247C2 (de) Eingabe/Ausgabeschutzschaltung
DE69527146T2 (de) Integriertes MOS-Bauelement mit einer Gateschutzdiode
DE3688034T2 (de) Vor elektrostatischen entladungen geschuetzte eingangsschaltung.
DE3852986T2 (de) Vertikale MOSFET-Vorrichtung mit Schutz.
DE10302628A1 (de) Leistungshalbleitervorrichtung
EP0905782B1 (de) Integrierte Halbleiterschaltung mit Schutzstruktur zum Schutz vor elektrostatischer Entladung
DE19654163B4 (de) Schutzvorrichtung für eine Halbleiterschaltung
DE3485822T2 (de) Halbleiterspeichervorrichtung mit schwebender torelektrode.
DE19712834A1 (de) Schutzschaltung und Schaltung für eine Halbleiter-Auf-Isolator-Vorrichtung
DE2536277A1 (de) Halbleiteranordnung
DE2707843B2 (de) Schutzschaltungsanordnung für einen Feldeffekttransistor
DE3784793T2 (de) Integrierte schaltung mit verbesserter schutzvorrichtung.
DE2226613A1 (de) Halbleiterbauelement
DE2832154C2 (de)
DE69013280T3 (de) Schutzschaltung für eine Verwendung in einer integrierten Halbleiterschaltungsanordnung.
DE2834759A1 (de) Halbleiterelement
DE3801526C2 (de)
DE69722150T2 (de) Halbleiteranordnung mit einem Schutzmittel
DE68916192T2 (de) Ausgangspuffer einer integrierten Schaltung mit einem verbesserten ESD-Schutz.
DE69218543T2 (de) Eingangsschutzschaltung für Halbleiter gegen externe Überspannungen
DE19504541A1 (de) Eingangsschaltung zum Schützen einer monolithischen integrierten Schaltung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: FREESCALE SEMICONDUCTOR, INC. (N.D.GES.D. STAATES

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee