ITRM970135A1

ITRM970135A1 - Circuito di protezione per un dispositivo a semiconduttore su isolatore

Info

Publication number: ITRM970135A1
Application number: IT97RM000135A
Authority: IT
Inventors: Jeremy C Smith
Original assignee: Motorola Inc
Priority date: 1996-04-01
Filing date: 1997-03-12
Publication date: 1998-09-12
Also published as: FR2746964A1; JPH1032309A; IT1290968B1; GB2311894A; US5726844A; HK1003685A1; DE19712834B4; GB9706209D0; SG63688A1; GB2311894B; KR970072376A; JP3345296B2; KR100387189B1; DE19712834A1; FR2746964B1

Description

Campo dell invenzione

La presente invenzione si riferisce ai circuiti di protezione e, in particolare, ai dispositivi a semiconduttore su isolatore (SOI) aventi dei circuiti di pr£ tezione ed ai procedimenti per la formazione dei dispcs_i_ tivi.

Precedenti dell'Invenzione

I circuiti di protezione di ingresso sono tipica mente usati nei circuiti integrati per proteggere sensibili circuiti interni nel dispositivo dalla scarica elet trostatica (ESD). I tre tipi comuni di componenti usati per la protezione dalla scarica elettrostatica nei dispo sitivi a semiconduttore convenzionali (entro una massa di materiale semiconduttore) comprendono le giunzioni pn, i transistori ad effetto di campo a meta1lo-ossido-senn conduttore (MOSFET) ed *i dispositivi a perforazione ad ossido di campo spesso (TFO). In ciascuno di questi tre tipi di componenti, la tensione di scarica del componente è tipicamente determinata dalla tensione di scarica di una giunzione pn all'interno del componente. L'area della giunzione pn è usualmente adeguata perchè i bordi di fondo e di lato della regione di diffusione che forma parte della giunzione pn sono tipicamente adiacenti allo stesso substrato. Pertanto, un eccesso di carica durante la scarica elettrostatica si dissipa su un'area relativa mente estesa.

I componenti usati per i circuiti di protezione dalla scarica elettrostatica per i materiali semiconduttori in massa non possono essere facilmente utilizzati per se stessi nei dispositivi a semiconduttore su isolatore. Gran parte dell'area della giunzione pn viene perduta perchè i bordi di fondo delle regioni di diffusione toccano uno strato di ossido annegato (un isolatore) e sono delimitati sui lati dall'ossido di campo. Perciò, lo strato di ossido annegato impedisce che una giunzione pn venga formata al disotto di una regione di tipo p 0 di tipo n. Pertanto, un'area molto più piccola deve dissipare l'eccesso di carica. Una scarica e1ettrostatica in un transistore MOSFET per dispositivo a semiconduttore su isolatore aumenta il riscaldamento del transistore MOSFET perchè l'energia non si dissipa efficacemente dato che lo strato di ossido annegato è uno scadente conduttore di calore. L'aumentato riscaldamento abbassa la soglia di corrente alla quale può verificarsi il danneggiamento del dispositivo. Il punto al quale si verifica questa soglia di corrente è denominato valore di corrente di seconda scarica Ut2) del transistore. Una volta che il valore di sia stato superato, il dispositivo viene permanentemente danneggiato, poiché il silìcio all'interno del canale del transistore fonde e forma un M lamento di bassa resistenza dopo esseresi raffreddato. I dispositivi con spesso ossido di campo non possono essere usati su una regione di ossido annegata, poiché l'ossido di campo tipicamente tocca l'ossido annegato nel se miconduttore su isolatore. Il risultato è che non si verifica alcun percorso di perforazione in cui può fluire la corrente di scarica.

Esiste, quindi, la necessità di formare un circuito di protezione per un dispositivo a semiconduttore su isolatore che consenta al circuito di essere adeguata mente protetto dai potenziali di scarica elettrostatica che possono raggiungere una piazzola di ingresso/uscita di un circuito integrato.

Breve descrizione dei Disegni

La presente invenzione è illustrata a titolo di esempio e non di limitazione nelle figure allegate, in cui riferimenti simili indicano elementi simili ed in cui:

la Figura 1 comprende uno schema circuitale di una porzione di un circuito di protezione di ingressoper un dispositivo a semiconduttore su isolatore in conformi tà ad una forma di realizzazione della presente invenzio ne,

la Figura 2 comprende uno schema circuitale di una porzione di un circuito di protezione di ingresso per un dispositivo a semiconduttore su isolatore che illustra una protezione da piazzola a piazzola,

la Figura 3 comprende uno schema circuitale di un circuito di protezione per un dispositivo a semiconduttore su isolatore, comprendente il circuito rapprese^ tato nella Figura 1,

la Figura 4 comprende una vista dall'alto di un transistore MOSFET con allacciamento di corpo, come usato nei circuiti di protezione di ingresso delle Figure 1 e 3, in conformità ad una forma di realizzazione della presente invenzione,

la Figura 5 comprende un grafico della tensione di polarizzazione in senso diretto in funzione della cO£ rente di un diodo di drain di un transistore quando la frequenza di allacciamento del transistore MOSFET con aj_ lacciamento di corpo viene fatta variare, e

la Figura 6 comprende un grafico della caratteM stica di tensione di scarica con collegamento a massa in gate'quando la frequenza di allacciamento di un transistore MOSFET con allacciamento di corpo viene fatta variare.

Coloro che sono esperti nel settore apprezzeranno che gli elementi delle figure sono illustrati per sem plicità e chiarezza e non sono necessariamente stati disegnati in scala. Per esempio, le dimensioni di alcuni degli elementi delle figure sono esagerate rispetto ad altri elementi per agevolare la migliore comprensione delle forme di realizzazione della presente invenzione.

Descrizione dettagliata

Un circuito di protezione per un dispositivo a semiconduttore su isolatore consente il verificarsi di un evento elettrostatico sulla piazzola di ingresso/uscj_ ta, senza influenzare negativamente componenti circuitali sensibili, quali i transistori MOSFET usati nei circuiti digitali. Il circuito di protezione consente alla piazzola di ingresso/uscita di essere polarizzata positj_ vamente e negativamente rispetto alle barre di alimentazione e a tutte le altre piazzolede! chip.

La Figura 1 rappresenta uno schema circuitale di una porzione di un circuito di protezione 10 per una piazzola 12 di ingresso/uscita (I/O) che è elettricamente collegata ad un nodo di ingresso/uscita. Nel corso della presente descrizione, gli elettrodi di corrente dei transistori MOSFET elettricamente collegati ad un no do di alimentazione (VQD oppure V^ ) sono gli elettrodi di sorgente o di source e gli altri elettrodi di corrente per gli stessi transistori MOSFET sono gli elettrodi collettori o di drain. Il circuito 10 inoltre comprende un transistore MOSFET 14 con allacciamento di corpo ed un ttransistore MOSFET 16 con canale n. Le regioni collettrici o drain dei transistori MOSFET 14 e 16 sono elettricamente collegate al nodo di ingresso/uscita e le regioni di sorgente sono elettricamente collegate ad un nodo di Vss che è collegato per ricevere un potenziale Vss da un elettrodo di (non rapprasentato}. Nel tran, sistore MOSFET 14, un allacciamento di corpo viene usato per collegare elettricamente la regione di canale alla regione di sorgente del transistore, come illustrato in prossimità del nodo 142. La giunzione fra la regione di canale e la regione di drain forma un diodo pn, come illustrato nella Figura 1. La regione di gate del transj_ store MOSFET 16 è elettricamente collegata al nodo . Coloro che sono esperti nel ramo apprezzeranno che il transistore MOSFET 16 è un transistore MOSFET con "gate collegata a massa" che si basa sull'azione bipolare parassita fra la regione di source e la regione di drain del transistore MOSFET per la protezione dalla scarica elettrostatica. La differenza di potenziale (fra la regione di source e la ragione di drain di un transistore MOSFET) sulla quale l'azione bipolare parassita si avvia viene riferita nell'industria come 3VDSS.

Il circuito 10 inoltre comprende i diodi zener 15, 13 e 19, ciascuno dei quali presenta un terminale po sitivo ed un terminale negattivo. Il terminale positivo del diodo zener 15 è elettricamente collegato al nodo ed il terminale negativo è elettricamente collegato alla regione di gate del transistore MOSFET 14. Il terminale positivo del diodo zener 13 è elettricamente collegato al nodo Vss ed il terminale negativo è elettr_i_ camente collegato ad un nodo che è collegato per ricevere un potenziale da un elettrodo di (non rappresentato). Per il diodo zener 19, il terminale pos_i_ tivo è elettricamente collegatto al nodo di ingresso/ uscita ed il terminale negativo è elettricamente collegato al nodo .

Il diodo zener 18 è un tipo specifico di limitatore della tensione della linea di alimentazione comune o barra. La funzione del limitatore di barra è di fornire un percorso di scarica elettrostatica fra le barre di alimentazione. Un transistore MOSFET, unttransistore bipolare, un dispositivo TFO oppure un condensatore possono anche essere usati come limitatore di barra al posto del diodo zener 13. Una qualsiasi combinazione di questi cinque tipi di componenti può anche essere usata in .qualità di limitatore di barra.

In una forma di realizzazione,il potenziale V è approssimativamente di 2,0 volt ed il potenziale è approssimativamente di 0,0 volt. Ciascuno dei transistori MOSFET 14 e 15 presenta una tensione di soglia approssimativamente di 0,5 volt. Il transistore MOSFET 14 presenta una tensione di scarica approssimativamente di 7,0 volt ed il transistore MOSFET 16 presenta una tensi£ ne di scarica approssimativamente di 3,5 volt. I numeri specifici sono da intendere per illustrazione e non per limitazione dell'invenzione.

Il circuito di protezine 10 viene usato per-proteggere i circuiti digitali sotto una varietà di scenari di scarica elettrostatica senza oppure con polarizzazione. I percorsi di scarica principali sono indicati dai percorsi 102, 104, 106, 108 e 103. La corrente fluisce come illustrato dal percorso 102, quando il potenzi^ le della piazzola di ingresso/uscita 12 è superiore al potenziale del nodo V . ^ diodo 19 presenta un potenziale di taglio in polarizzazione diretta approssimativa mente di 0,7 volt. Pertanto, quando il potenziale della piazzola di ingresso/uscita 12 è superiore per più di 0,7 volt al potenziale del nodo VQD, la corrente fluisce come dimostrato dal percorso 102. Se il nodo νβ si trova ad un potenziale approssimativamente di 2,0 volt, la corrente fluisce come rappresentato dal percorso 102 quando la piazzola di ingresso/uscita 12 si trova appros; simativamente ad un potenziale di 2,7 volt oppure ad un potenziale superiore.

I percorsi 104 e 106 illustrano il flusso della corrente quando il potenziale della piazzola di ingresso/ uscita 12 è significativamente inferiore a quello del n£ do Vgg . La corrente fluisce come rappresentato con il nu. mero di riferimento 104, quando il potenziale del nodo è di almeno 5 volt superiore al potenziale della piazzola di ingresso/uscita 12. Se il nodo V è approssimativamente ad un potenziale di 2,0 voltt, la corrente fluirà come rappresentato dal percorso 104 quando la piazzola di ingresso/uscita 12 si trova approssimativamente a -3,0 volt. La corrente fluisce come rappresentato dal percorso 105 quando la differenza di potenziale fra il nodo VQD e la piazzola di ingresso/uscita 12 sup£ ra la somma della tensione di scarica con polarizzazione inversa del diodo 18 (VRBD18) ed il potenziale di taglio con polarizzazione diretta del diodo di drain del trans_i_ store M0SFET 14. Utilizzando i numeri, questa differenza di potenziale è approssimativamente di 5,7 volt. Se il nodo VQD si trova approssimativamente a 2,0 volt, la cO£ rente fluirà come rappresentato dal percorso 106, quando il percorso di ingresso/uscita si trova approssimativamente a -3,7 volt.

Il diodo zener 18 viene riferito come "zener di bus" poiché esso è elettricamente collegato fra il nodo di ed il nodo . Un dispositivo a semiconduttore su isolatore avrà altre piazzole 12 di ingressa/uscita e diodi zener 18 simili a quelli rappresentati. Sebbene la co ente,fluisca come rappresentato dal percorso 106 attraverso il diodo "locale" 13, altri diodi 18 su altre piazzole possono portare una porzione della corrente. Il percorso di scarica indicato dal percorso 106 forma un percorso ausiliario (secondario) per le condizioni di sollecitazione negative da piazzola a . Si noti che il percorso 106 potrebbe essere un percorso primario o principale se la somma di VR8D18 e del potenziale di taglio con polarizzazione diretta del diodo di drain del transistore MOSFET 14 è inferiore a VRBD19. Perciò, il diodo 19 potrebbe essere sostituito da un normale diodo pn (non un diodo zener), come determinato dalla concentrazione degli atomi di impurezze, senza perdita di gene ralità. Un normale diodo pn non viene tipicamente usato per consentire un significativo flusso di corrente dura te le tipiche condizioni di polarizzazione in senso inverso. Un diodo zener viene tipicamente usato quando una significativa corrente deve fluire, quando la differenza di potenziale con polarizzazione inversa attraverso il diodo zener non è superiore a 10 volt. In questa forma di realizzazione, i diodi zener consentono il flusso di una significativa corrente, quando la differenza di potenziale di polarizzazione in senso inverso è di circa 5,0 volt. I diversi diodi zener potrebbero essere adatta ti in modo da avere diverse tensioni di scarica con po rizzazione in senso inverso.

Nel circuito di protezione 10, i percorsi 108 e 109 illustrano il flusso della corrente quando la piazzo la di ingresso/uscita 12 si trova ad un potenziale superiore ed inferiore in confronto con il potenziale del no do di . Il diodo drain dei transistore MOSFET 14 presenta un potenziale di taglio con polarizzazione in senso diretto approssimativamente di 0,7 volt. La corrente fluisce come illustrato dal percorso 10S quando il potere ziale del nodo è per più di 0,7 volt superiore al po tenziale della piazzola di ingresso/uscita 12. Se il nodo di V^5 si trova approssimativamente a 0 volt, la corrente fluisce come rappresentato dal percorso 108 quando la piazzola di ingresso/uscita 12 si trova approssimativamente a -0,7 volt o meno. La corrente fluisce come illustrato dal percorso 109 quando la differenza di potenziale fra la piazzola di ingresso/uscita 12 ed il nodo di Vss supera 8VDSS per il transistore MOSFET 16, che è approssimativamente di 3,5 volt. Se il nodo di Vss si trova ad approssimativamente 0 volt, la corrente fluisce come dimostrato dal percorso 109 quando la tensione della piazzola di ingresso/uscita 12 è approssimativamente di 3,5 volt o più.

Poiché il transistore MOSFET 14 è un transistore con allacciamento di corpo, i percorsi 106 e 108 non es_i^ sterebbero ai potenziali specificati sopra. Se il transj_ store MOSFET 14 non avesse alcun allacciamento di corpo, la regione di canale del transistore MOSFET 14 sarebbe elettricamente fluttuante, nel qual caso il percorso 108 non esisterebbe. L'allacciamento di corpo del transistore MOSFET 14 fornisce un ulteriore vantaggio per il fatto che aumenta la tensione BVDSS del transistore MOSFET 14 in confronto con lo stesso transistore senza l'allacciamento di corpo. Ciò agevola la impostazione del percorso 109 come un percorso principale attraverso il tran_ sistore MOSFET 16 piuttosto che i percorsi paralleli attraverso i transistori MOSFET 14 e 16 oppure un percorso principale dalla piazzola di ingresso/uscita 12 fino al nodo di Vss attraverso il transistore MOSFET 14. Il tran^ sistore MOSFET 16 è specificamente ottimizzato per far passare le forti correnti associate agli eventi di scar_i_ ca elettrostatica. Le ottimizzazioni necessarie per il transistore MOSFET 16 sono in generale contrarie a quelle necessarie per le buone prestazioni elettriche del transistore MOSFET 14. E' vantaggioso assicurare che la tensione BVDSS si verifichi inizialmente nel transistore MOSFET 16 e che il transistore MOSFET 14 non si scariche rà nell'intervallo di funzionamento del transistore MOSFET 16. L'effetto sulla tensione BVDSS della frequenza di allacciamento di corpo è rappresentato nella Figura 5 che verrà descritta in maggiore dettaglio nel segu_i to in questa descrizione. Quanto più alta è la frequenza di allacciamento di corpo nel transistore MOSFET 14, tan to più elevato sarà l'incremento della sua tensione BVDSS.

In una alternativa forma di realizzazione, il diodo zener 13 può essere omesso. In questa forma di rea lizzazione, quando la piazzola di ingresso/uscita 12 si trova ad un potenziale significativamente inferiore a quello del nodo di V^ , la corrente fluisce fra il nodo di VQD e la piazzola 12 di ingresso/uscita, come illustrato dal percorso 105. Quando la piazzola di ingresso/ uscita 12 si trova ad un potenziale significativamente superiore a quello del nodo di V , la corrente fluisce fra il nodo di VQD e la piazzola di ingresso/uscita 12, come rappresentato nel percorso 105. Utilizzando i valori precedentemente descritti, la corrente fluisce quando il potenziale della piazzola di ingresso/uscita 12 si trova ad approssimativamente 5,2 volt o più. la tensione di 6,2 volt è la somma del potenziale di 3VDSS del transistore MOSFET 15, del potenziale di taglio in polarizza zione diretta del diodo zener 18 e del potenziale VQD.

Il circuito di protezione senza diodo zener 19 può proteggere i circuiti interni che possono sopportare con sicurezza tensioni relativamente più elevate. Tuttavia, se il circuito di protezione 10 deve proteggere i circuiti interni che possono sopportare soltanto tensioni relativamente inferiori, il diodo zener 19 è necessario. Con riferimento ai numeri precedentemente usati, la corrente fluisce lungo il percorso 102 quando la piaz. zola di ingresso/uscita si trova ad un potenziale basso fino ad approssimativamente 2,7 volt, però la corrente non fluisce lungo il percorso 105 se non quando la puzzola di ingresso/uscita si trova ad un potenziale di almeno approssimativamente 6,2 volt. Il diodo zener 19 può diventare effettivamente necessario con il progredire della tecnologia ed a mano a mano che gli ossidi di gate diventano più sottili.

Una persona esperta nel ramo apprezza che possono essere disponibili altre opzioni ma il circuito dovrebbe essere analizzato sotto condizioni di polarizzazione positiva e negativa, per assicurare che i circuiti interni che debbono essere protetti siano adeguatamente protetti contro gli eventi ad alto potenziale ed a basso potenziale.

La Figura 2 comprende uno schema circuitale che illustra i percorsi di corrente .per polarizzazione da piazzola a piazzola. La Figura 2 comprende componenti si_ mili a quelli della Figura 1. I componenti simili per la seconda piazzola di ingresso/uscita sono contrassegnati con apostrofi (')· Per esempio, la piazzola di ingresso/ uscita 12' è simile alla piazzola di ingresso/uscita 12. Le piazzole 102', 104', 108' e 109‘ indicano percorsi di corrente principali per il circuito rappresentato. Altri percorsi simili ai percorsi 105 e 106 esistono; ma non sono rappresentati nella Figura 2 per semplicità.

La Figura 3 comprende una illustrazione più dettagliata del circuito di protezione 10. Il transistore MOSFET 21 con canale n presenta una regione di sorgente o source ed una regione collettrice o di drain che sono elettricamente collegate ad altre porzioni del dispositi_ vo a semiconduttore, ma non sono illustrate nella Figura 3. Tipicamente, le regioni di gate dei transistori MOSFET interni, per esempio la regione di gate del transistore MOSFET 21, sono elettricamente collegate alle re gioni di drain del transistore MOSFET 22 con canale n e del transistore MOSFET 23 con canale p. Le regioni di source dei transistori MOSFET 22 e 23 sono elettricamente collegate ai nodi di V e V , rispettivamente. Le regioni di gate dei transistori MOSFET 22 e 23 sono ele_t tricamente collegate ad un nodo intermedio.

Il circuito di protezione 10 comprende anche un circuito logico di controllo tampone o buffer di uscita 23 avente due ingressi e due uscite. Con ENABLE e DATA sono indicati gli ingressi al circuito porta NOR 280. La uscita del circuito porta NOR 280 è un ingresso per lo inverttitore 282. L'uscita dell invertitore 282 è anche una uscita del circuito logico di controllo 28 ed è eiet_ tricamente collegata alla regione di gate del transistore MOSFET 27. Con ENABLE è anche indicato un ingresso per l'invertitore 234. L'uscita dell'invertitore 284 ed il terminale di DATA formano gli ingressi per il circuito porta NAND 286. L'uscita del circuito porta NAND 285 è l'ingresso per l invertitore 288. L'uscita dell'invertitore 288 è anche una uscita del circuito logico di con frollo 28 ed è elettricamente collegata alla regione di gate del transistore MOSFET 14. I transistori MOSFET 14 e 27 sono parte del circuito tampone o buffer di uscita per il dispositivo a semiconduttore su isolatore.

Il circuito logico di controllo 28 del circuito tampone di uscita determina se la piazzola di ingresso/ uscita 12 sia attiva come piazzola di uscita e consente ai dati di passare alla piazzola di ingresso/uscita 12.

I circuiti tampone di uscita vengono disabilitati quando il segnale ENAGLE è un "1". In questo caso, la piazzola di ingresso/uscita 12 è una piazzola di ingresso. I trar^ sistori 22 e 23 sono parti di un circuito tampone di ingresso elettricamente collegato ai transistori MOSFET ini terni. Quando il segnale ENABLE è uno "0", la piazzola di ingresso/uscita 12 è una piazzola di uscita ed i dati provenienti da DATA possono passare alla piazzola di ingresso/uscita 12. Chiaramente, la piazzola di ingresso/ uscita 12 può agire come una piazzola di ingresso oppure come una piazzola di uscita. Tuttavia, la piazzola di in gresso/uscita 12 non agisce come una piazzola di ingresso e come una piazzola di uscita simultaneamente per -il dispositivo.

Il circuito di protezione 10 comprende altri transistori MOSFET, diodi e nodi illustrati nella Figura 3. Il terminale negativo del diodo zener 24 ed il terminale positivo del diodo zener 25 sono elettricamente coJ[ legati al nodo intermedio. Il terminale positivo del di_o do zener 24 è elettricamente collegato al nodo di Vss ed il terminale negativo del diodo 25 è elettricamente collegato al nodo di V . Il nodo intermedio è collegato per via resistiva al nodo di ingresso/uscita per mezzo del resistore 26. Il transistore MOSFET 27 con canale p presenta una regione di drain collegata elettricamente ai nodo di ingresso/uscita ed una regione di source eie_t tricamente collegata al nodo di V . La regione di gate del transistore MOSFET 27 è elettricamente collegata al terminale positivo del diodo zener 29 ed il terminale ne gativo del diodo zener 29 è elettricamente collegato al nodo d i V

Il circuito di protezione 10 agevola la riduzione della probabilità di danneggiamento dei transistori MOSFET interni. Per esempio, si supponga che il dielettrico di gate in tali transistori MOSFET sia di 70 angstrom (A) di spessore ed abbia una tensione di scarica di 7,0 volt. Se la piazzola di ingresso/uscita 12 è direttamente collegata alla regione di gate dei transistori MOSFET interni ed il potenziale della piazzola di in gresso/uscita 12 è superiore a 7,0 volt, il dielettrico di gate per i transistori MOSFET interni sarebbe permanentemente perforato, rendendo cosi il dispositivo effettivamente inutile.

La porzione del circuito di protezione 10 che in clude i diodi zener 24, 25, 15 e 29 ed il resistore 26 fornisce una protezione secondaria per il transistore 21 e per la logica di controllo 28 del circuito tampone di uscita. Il resistore 26 riduce il potenziale che raggiur^ ge il nodo intermedio. I diodi zener 24 e 25 sono proget tati in modo da impedire che il potenziale del nodo intermedio (e conseguentemente il potenziale attraverso il dielettrico di gate dei transistori MOSFET 22 e 23) raggiunga un valore assoluto superiore a 7,0 volt. Similmente, i diodi zener 15 e 29 sono progettati per impedire che il potenziale attraverso il dielettrico di gate dei transistori MOSFET 14 e 27 raggiunga un valore assoluto superiore a 7,0 volt. Se i diodi zener 24, 25 e 29 hanno lo stesso potenziale di taglio con polarizzazione in senso diretto e la stessa tensione di scarica con polarizzazione in senso inverso in confronto con i diodi zener 15 e 18, il potenziale del nodo intermedio non dovrebbe essere inferiore a -0,7 volt e superiore a 5,0 volt.

Sebbene il numero dei potenziali specifici sia stato discusso, coloro che sono esperti nel ramo possono adattare i potenziali per i valori di alimentazione specifici e per i componenti che debbono essere protetti. Per esempio, gran parte della discussione è stata focalizzata su una differenza di potenziale di 2,0 volt fra le tensioni VDQ e V<.<. e con una tensione di scarica nel dielettrico di gate di 7,0 volt. Se la differenza di potenziale fra le tensioni e V<.<, è di 1,0 volt e la tensione di scarica del dielettrico di gate è di 5,0 volt, i componenti nel circuito di protezione 10 possono dover operare a potenziali aventi valori più vicini a zero.

In altre forme di realizzazione, una piazzola opera ad un potenziale che non si trova nell'intervallo dei potenziali di e Vs s Per esempio, la piazzola opera nell'intervallo fra i potenziali di Vss e -Vpp> quest'ultimo potrebbe essere di circa -2,0 volt. Il circuito rappresentato nella Figura 3 può essere usato, però il nodo di VDQ rappresentato nella Figura 3 si trova al potenziale Vss ed il nodo di Vss rappresentato nella Figura 3 si trova al potenziale -Vpp. Inoltre, le caratteristiche eletttriche dei componenti rappresentati nella Figura 3, per esempio le tensioni di scarica, BVDSS, etc, possono dover essere modificate per proteggere adeguatamente la circuiteria interna. Più generalmente, il nodo di alimentazione più vicino al fondo della Figura 2 si trova ad un potenziale inferiore al nodo di alimentazione più vicino alla sommità della Figura 3.

Nel quadro della presente invenzione è stato sco perto un complesso di arrangiamento del transistore 14 che funziona particolarmente bene con il dispositivo 20. La Figura 4 comprende una illustrazione di una vista daj_ l'alto del transistore MOSFET 14 ad al1acciamento di co_r po illustrato nelle Figure 1 e 3. Un elettrodo 34 di gate chiuso si sovrappone ad una regione di isolamento di campo 30 e ad una isoletta semiconduttrice 50. La forma dell'elettrodo di gate ad anello chiuso 34 può essere circolare, ovale, ellittica, convessa o qualsiasi tipo di poligono, con inclusione del quadrato, rettangolare, esagonale, ottagonale, etc. L'elettrodo di gate chiuso 34 viene usato per ridurre la corrente di perdita perchè l'elettrodo di gate 34 non interseca un bordo di isolamento canale-campo perchè il transistore MOSFET 14 non presenta un bordo di isolamento canale-campo.

Come si vede nella Figura 4, l'elettrodo di gate chiuso 34 presenta un bordo interno 341 ed un bordo esterno 342. Le regioni di source 35 e le regioni di allacciamento di corpo 32 si trovano in adiacenza al bordo interno 341 e la regione di drain 38 si trova in adiacen^ za al bordo esterno 342. I bordi delle regioni 32 e 36 in prossimità dell'elettrodo di gate chiuso 34 sono formati auto-allineati con l'elettrodo di gate chiuso 34 o con distanziatori di parete laterale (non rappresentati nella Figura 4) che si trovano in adiacenza all'elettrodo di gate chiuso 34.

Le linee tratteggiate in adiacenza alle regioni di allacciamento di corpo 32 illustrano la posizione de_l_ le maschere usate per le operazioni di drogaggio usate per formare le regioni 32, 36 e 38. Quando le regioni 32 vengono formate, una maschera copre tutto il transistore 14, eccetto le regioni 32 e le porzioni dell'elettrodo di gate chiuso 24 che si trovano all'interno delle linee tratteggiate. L'elettrodo di gate chiuso 24 impedisce che una significativa quantità dell'agente di drogaggio usato per formare le regioni 32 raggiunga la regione di canale che si trova al disotto di una porzione dell'elet trodo di gate chiuso 34. Una maschera dell'immagine inversa viene usata per formare le regioni 36 e 38. Tutto il transistore 14 è scoperto, eccetto per le regioni 32 e le porzioni dell'elettrodo di gate chiuso 34 che si trovano all'esterno delle linee tratteggiate.

Ciascuno dei contatti con la regione di drain, la regione di source 36, le regioni di allacciamento di corpo 32 e l'elettrodo di gate chiuso 34 è illustrato da [xj. Prima di formare i contatti, una fascetta conduttri_ ce viene formata per collegare elettricamente fra di loro le regioni 32 o 36. La fascetta conduttrice tipicamen^ te comprende un qualsiasi materiale usato per una interconnessione locale, per esempio un siliciuro, un nitruro di metallo refrattario e simili.

Il transistore 14 ha una lunghezza effettiva del canale (misurata elettricamente) di circa 0,9 micron ed una larghezza effettiva del canale di circa 200 micron. Come usato nella presente descrizione, il termine di 1u_n ghezza effettiva del canale rappresenta approssimativamente la distanza fra una delle regioni di drain 38 e la più vicina delle regioni di source 36 ai disotto dello elettrodo di gate 34. La larghezza effettiva del canale è approssimativamente la somma delle singole regioni di canale in prossimità delle singole regioni di source 36. Le regioni di source 36 e gli allacciamenti di corpo 32 saranno elettricamente collegati fra di loro.

Molti convenzionali transistori MOSFET che hanno gli elettrodi di gate chiusi collocano la regione di drain, contrariamente alla regione di source, in prossimità del bordo interno dell'elettrodo di gate. Quando la regione di drain si trova in prossimità del bordo interno dell'e1ettrodo di gate, la capacità di giunzione della regione di drain è inferiore, poiché l'area della giunzione fra la regione di drain e la regione di canale è più piccola (anche l'area sul substrato è più piccola). La inferiore capacità di giunzione in generale forma un transistore MOSFET più rapido.

Contrariamente al desiderio convenzionale, la re gione di drain 33 si trova in adiacenza al bordo esterno 342 dell'elettrodo di gate ad anello chiuso 34. Il collo camento della regione di drain in adiacenza al bordo esterno 342 consente di applicare un potenziale più elevato sulle regioni di drain 38, prima che vi sia una significativa corrente di perdita fra la regione di drain e la regione di canale.

Sebbene sia stata riportata una specifica disposizione per un transistore 14 con allacciamento di corpo, altri tipi di transistori con allacciamento di corpo potrebbero essere usati al posto di quello illustrato nella Figura 4. I progettisti dei circuiti di protezione so no capaci di determinare quale tipo di transistore con allacciamento di corpo dovrebbe essere usato.

I componenti del dispositivo 20 sono formati entro uno stratos emiconduttore avente uno spessore nello intervallo fra 500 e 1000 angstrom. In questa descrizione, l'area interfacciale può essere espressa come una lunghezza poiché l'area è il prodotto della lunghezza e dello spessore dello strato semiconduttore. Le aree interfacciali dei diodi sono espresse come lunghezze.

II transistore M0SFET 14 con allacciamento di corpo comprende un diodo di drain che è formato quando la regione di canale e la regione di drain si incontrano. La corrente di scarica distruttiva del diodo di drain p() larizzato in senso diretto può essere variata modificando il rapporto fra l'area della singola regione di sorgente e l'area della regione di allacciamento di corpo (frequenza di allacciamento). Nella Figura 5, un grafico della tensione di polarizzazione diretta (V^) in funzione della corrente con polarizzazione diretta (If) è i1l_u strato per tre diversi rapporti di allacciamento di corpo.

Questi dati si riferiscono ad un transistore MQSFET che presenta una larghezza elettrica totale di 25 micron (va le a dire la somma delle larghezze delle singole regioni di sorgente 36. Il diodo di drain ha una lunghezza approssimativamente di 50 micron. Quando il rapporto di a_l_ lacciamento S/B è di 1:1, una corrente approssimativame_n te di 6 milliamp/micron viene fatta passare prima della rottura distruttiva. Con un rapporto di allacciamento S/B di 2,5:1, approssimativamente una corrente di 4,6 milliamp/micron viene fatta passare prima della rottura (36 micron del diodo di drain) e con un rapporto S/B di 5:1, viene fatta passare una corrente approssimativamente di 3,0 milliamp/micron (31 micron del diodo di drain). Come si può vedere nella Figura 5, la capacità di trasporto di corrente può essere aumentata aumentando la frequenza di allacciamento. Ciò è dovuto in parte alla maggiore area disponibile del diodo di drain, ma anche ad una riduzione della resistenza serie del diodo che duce il riscaldamento resistivo.

La Figura 6 rappresenta il modo in cui il rappor to di allacciamento S/B (sorgente/corpo) influenza la tensione di scarica di un diodo di drain polarizzato in senso inverso in un transistore MOSFET. La tensione di scarica è la tensione della regione di drain (V^) quando la corrente I è maggiore di zero. Con un rapporto di a_l_ lacciamento S/3 di 1:1, la scarica del diodo di drain si verifica ad un potenziale approssimativamente di 7,0 volt. La tensione è approssimativamente di 5,8 volt per un rapporto di allacciamento S/3 di 2,5:1 e la tensione è approssimativamente di 5,0 volt per un rappo^ to di allacciamento S/B di 5:1.

In futuro, i potenziali diventeranno più vicini a zero. Con il diminuire del potenziale V^ , il rap porto di a l lacciamento S/B dovrebbe essere aumentato. Co munque, se il rapporto di allacciamento S/3 diventa trop po grande, il vantaggio degli allacciamenti di corpo può diventare troppo piccolo, poiché soltanto un allacciamen to di corpo presenta una regione di canale troppo grande per l'allacciamento. Quando il rapporto di allacciamento S/B è maggiore di 10:1, si incontrerebbe un limite pratico superiore, però questo numero non deve essere in terpretato in senso restrittivo per la presente invenzio ne.

Le dimensioni elettricamente misurate per alcuni dei componenti della Figura 3 sono presentate. Il diodo zener 18 presenta un'area superficiale della giunzione pn approssimativamente di 50 micron di lunghezza, il dio do zener 13 presenta un'area superficiale della giunzione pn approssimativamente di 400 micron di lunghezza e ciascuno dei diodi zener 15, 24, 25 e 29 presenta una area superficiale di giunzione pn approssimativamente di 25 micron di lunghezza. 11 transistore MOSFET 16 presenta una lunghezza effettiva del canale approssimativamente di 0,5 micron ed una larghezza effettiva del canale approssimativamente di 800 micron, mentre il transistore MOSFET 27 presenta una lunghezza effettiva del canale ap prossimativamente di 0,6 micron ed una larghezza effett_i va del canale approssimativamente di 400 micron. Mentre questi numeri sono specifici, coloro che sono esperti nel ramo saranno in grado di determinare le dimensioni elettricamente misurate che funzionano meglio con i loro circuiti.

Le forme di realizzazione della presente invenzione consentono di impiegare un circuito di protezione di ingresso con un dispositivo a semiconduttore su isol^ tore per proteggere appropriatamente i circuiti digitali oppure altri componenti sensibili dagli eventi elettrostatici che si verificano su una piazzola di ingresso/ uscita. La progettazione consente alla piazzola di ingresso/uscita di raggiungere sia tensioni alte, sia tensioni basse, senza influenzare negativamente i circuiti interni che debbono essere protetti. Durante un evento elettrostatico, la corrente può fluire fra la piazzola di ingresso/uscita 12 ed il nodo di VQD sia sotto condizione di polarizzazione negativa sia sotto condizione di polarizzazione positiva, fra la piazzola di ingresso/ uscita 12 e la tensione V$s in condizione di polarizzazione negative e positive e fra una qualsiasi combinazio ne di due piazzole di ingresso/uscita. La progettazione non richiede allacciamenti attraverso uno strato isolato re annegato nei confronti di un sottostante substrato. Pertanto, viene formato un effettivo dispositivo a semiconduttore su isolatore che comprende circuiti di protezione di ingresso. Un altro vantaggio della presente invenzione consiste nel fatto che essa può essere integrata in un flusso di procedimento senza l incorporazione di operazioni di procedimento marginali o difficili.

Nella precedente descrizione, l'invenzione è sta ta descritta con riferimento a specifiche forme di realizzazione. Tuttavia, una persona di normale esperienza nel settore apprezza che varie modificazioni e cambiarne^ ti possono essere apportati senza allontanrsi dall'ambito della presente invenzione come esposto nelle allegate rivendicazioni. In accordo con ciò, la descrizione e le figure debbono essere considerate in senso illustrativo piuttosto che in senso restrittivo e tutte queste modificazioni sono da intendere come incluse nell'ambito de_l_ la presente invenzione. Nelle rivendicazioni, le frasi di mezzi-più-funzioni, se ve ne sono, coprono le struttu re descritte che svolgono le funzioni indicate. Le frasi di mezzi-più-funzioni coprono anche gli equivalenti strutturali e le strutture equivalenti che svolgono le funzioni indicate.

Claims

RIVENDICAZIONI 1. Circuito di protezione caratterizzato da: un nodo di piazzola di connessione; un primo nodo di alimentazione che è collegato per ricevere un primo potenziale (V^ ), un primo transistore (14) avente un primo elettrodo di corrente ed un secondo elettrodo di corrente, in cui: il primo elettrodo di corrente del primo transistore (14) è collegato al primo nodo di alimentazione; e il secondo elettrodo di corrente del primo transistore (14) è collegato al nodo della piazzola; un secondo transistore (16) avente un primo elet trodo di corrente ed un secondo elettrodo di corrente, in cui: il primo elettrodo di corrente del secondo transistore (16) è collegato al primo nodo di alimentazione; e il secondo elettrodo di corrente del secondo transistore (16) è collegato al nodo della piazzola; un secondo nodo di alimentazione che è collegato per ricevere un secondo potenziale (V^ ) che è superiore al primo potenziale (V^ ); e un limitatore di barra (18) avente un primo terminale ed un secondo terminale, in cui: il primo terminale del limitatore di barra (18) è collegato al primo nodo di alimentazione; e il secondo terminale dei limitatore di barra (18) è collegato al secondo nodo di alimentazione.
2. Circuito di protezione caratterizzato da: un nodo di piazzola di connessione; un primo nodo di alimentazione che è collegato per ricevere un primo potenziale (Vss.); un primo transistore ad allacciamento di corpo (14) avente un canale, un primo elettrodo di corrente ed un secondo elettrodo di corrente, in cui: il canale ed il primo elettrodo di corrente del primo transistore (14) con allacciamento di corpo so no elettricamente collegati uno con l'altro e sono colle gati al primo nodo di alimentazione; il secondo elettrodo di corrente del primo transistore (14) con allacciamento di corpo è collegato al nodo della piazzola; e un diodo pn formato in una giunzione fra il canale ed il secondo elettrodo di corrente del primo transistore (14) con allacciamento di corpo; un secondo transistore (15) avente un primo elet trodo di corrente ed un secondo elettrodo di corrente, in cui: il primo elettrodo di corrente del secondo transistore (16) è collegato al primo nodo di alimentazione; e il secondo elettrodo di corrente del secondo transistore (16) è collegato al nodo della piazzola; un secondo nodo di alimentazione che è collegato per ricevere un secondo potenziale (V^ ) che è superiore al primo potenziale (Vs^); un primo diodo zener (18) avente un terminale po sitivo ed un terminale negativo, in cui: il terminale positivo del primo diodo zener (18) è collegato al primo nodo di alimentazione; e il terminale negativo del primo diodo zener (18) è collegato al secondo nodo di alimentazione; e un secondo diodo zener (19) avente un terminale positivo ed un terminale negativo, in cui: il terminale positivo del secondo diodo zener (19) è collegato al nodo della piazzola; e il terminale negativo del secondo diodo zener (19) è collegato al secondo nodo dì alimentazione.
3. Dispositivo a semiconduttore su isolatore com prendente una piazzola (12) ed un circuito di protezione, in cui il circuito di protezione è caratterizzato da: un primo nodo di alimentazione che è collegato per ricevere un primo potenziale (V^ ); un primo transistore (14) avente un primo elettrodo di corrente ed un secondo elettrodo di corrente, in cui: il primo elettrodo di corrente del primo transistore (14) è collegato al primo nodo di alimentazione; e il secondo elettrodo di corrente del primo transistore (14) è collegato alla piazzola; e il primo transistore (14) è un transistore ad allacciamento di corpo (14); un secondo transistore (16) avente un primo elet^ trodo di corrente, un secondo elettrodo di corrente ed un elettrodo di controllo, in cui: il primo elettrodo di corrente e l'elettrodo di controllo del secondo transistore (16) sono collegati al primo nodo di alimentazione: e il secondo elettrodo di corrente del secondo transistore (16) è collegato alla piazzola; un secondo nodo di alimentazione è collegato per ricevere un secondo potenziale (VQp) che è superiore al primo potenziale (vss)i e un primo diodo zener (18) avente un terminale po^ sitivo ed un terminale negativo, in cui: il terminale positivo del primo diodo zener (18) è collegato al primo nodo di alimentazione; e il terminale negativo del primo diodo zener (18) è collegato al secondo nodo di alimentazione.
4. Dispositivo a semiconduttore su isolatore com prendente una piazzola (12) ed un circuito di protezione, in cui il circuito di protezione è caratterizzato da: un primo nodo di alimentazione che é collegato per ricevere un primo potenziale (Vss); un primo transistore ad allacciamento di corpo (14) avente un canale, un primo elettrodo di corrente ed un secondo elettrodo di corrente, in cui: il canale ed il primo elettrodo di corrente del primo transistore con allacciamento di corpo (14) so no elettricamente collegati uno con l'altro e sono colle gati al primo nodo di alimentazione; il secondo elettrodo di corrente del primo transistore con allacciamento di corpo (14) è collegato al nodo della piazzola; e un diodo pn formato su una giunzione fra il canale ed il secondo elettrodo di corrente del primo transistore (14) con allacciamento di corpo; un secondo transistore (16) avente un primo ele_t trodo di corrente ed un secondo elettrodo di corrente, in cui: il primo elettrodo di corrente del secondo transistore (16) è collegato al primo nodo di alimentazione; e il secondo elettrodo di corrente del secondo transistore (16) è collegato al nodo della piazzola; un secondo nodo di alimentazione che è collegato per ricevere un secondo potenziale (<V>QQ) che è superiore al primo potenziale (Vss); un primo diodo zener (13) avente un terminale po sitivo ed un terminale negativo, in cui: il terminale positivo del primo diodo zener (1S) è collegato al primo nodo di alimentazione; e il terminale negativo del primo diodo zener (13) è collegato al secondo nodo di alimentazione; e un secondo diodo zener (15) avente un terminale positivo ed un terminale negativo, in cui: il terminale positivo del secondo diodo zener (19) è collegato al nodo della piazzola; e il terminale negativo del secondo diodo zener (19) è collegato al secondo nodo di alimentazione.
5. Dispositivo a semiconduttore su isolatore, comprendente una prima piazzo la (12), una seconda piazzo la (12') ed un circuito di protezione, in cui il circuito di protezione è caratterizzato da: un primo transistore (14) avente un primo elettrodo di corrente ed un secondo elettrodo di corrente, in cui: 11 primo elettrodo di corrente del primo transistore (14) è collegato ad un terzo nodo; e il secondo elettrodo di corrente è collegato al primo nodo; un secondo transistore (16) avente un primo ele^t trodo di corrente ed un secondo elettrodo di corrente, in cui: il primo elettrodo di corrente del secondo transistore (16) è collegato al terzo nodo; e il secondo elettrodo di corrente del secondo transistore (16) è collegato al primo nodo; un primo limitatore di barra (18) avente un primo terminale ed un secondo terminale, in cui: il primo terminale del primo limitatore di barra (18) è collegato al terzo nodo; e il secondo terminale del primo limitatore di barra (18) è collegato ad un quarto nodo; un terzo transistore (14') avente un primo elettrodo di corrente ed un secondo elettrodo di corrente, in cui: il primo elettrodo di corrente del terzo transistore (14') è collegato al terzo nodo; e il secondo elettrodo di corrente del terzo transistore (14<1>) è collegato al secondo nodo; e un quarto transistore (16<1>) avente un primo ele_t trodo di corrente ed un secondo elettrodo di corrente, in cui: il primo elettrodo di corrente del quarto transistore {16') è collegato al terzo nodo; e il secondo elettrodo di corrente del quarto transistore (16') è collegato al secondo nodo.