DE19654589A1 - Verfahren zum Schreiben von Servomustern für das Erkennen feiner Defekte in den Servofehlleistungssignalen eines Festplattenantriebs und dafür geeignete Antriebsschaltung - Google Patents

Description

HINTERGRUND DER ERFINDUNG GEBIET DER ERFINDUNG

Die vorliegende Erfindung betrifft einen Festplattenantrieb (HDD) und insbesondere ein Verfahren zum Schreiben von Servo­ mustern für das Erkennen feiner Defekte in den Servofehllei­ stungssignalen und eine dafür geeignete Antriebsschaltung.

BESCHREIBUNG DES STANDES DER TECHNIK

HDDs werden verbreitet als Hilfsspeichervorrichtungen von Computersystemen verwendet, um eine Vorrichtung zum Zugriff auf große Mengen von Daten mit hoher Geschwindigkeit bereit­ zustellen. Zusätzlich wurden viele Anstrengungen unternommen, um die Datenspeicherkapazität eines HDDs zu erhöhen, um den Anforderungen des Informationszeitalters zu entsprechen, das heißt, die Zahl der Spuren pro Inch (TPI) der Platten (Scheiben) zu erhöhen. Eine hohe TPI Dichte ergibt Probleme bei der Servosteuerung, da die verengte Lücke zwischen den Spuren, die Spurfehlmarken des Positionsfehlersignals (PES) für die Köpfe, die den Spuren folgen sollen, vermindert. Das Servomuster eines konventionellen HDDs wird unter Bezugnahme auf Fig. 1 beschrieben, um das konventionelle Format des Ser­ vosektors zu zeigen.

Der Servosektor besteht aus einem Vorspannteil, einem Ser­ voadreßmarkierungsteil (SAM), einem Gray-Kode Teil, einem Teil der Fehlleistungssignale A, B, C, D und einem Zeitab­ standsteil PAD. Der Vorspann liefert ein Servosynchronisier­ signal beim Lesen der Daten zusammen mit einer Lücke, um den Servosektor zu informieren. Die SAM gibt den Start des Servos an, indem sie ein Synchronisiersignal liefert, um den folgen­ den Gray-Kode zu lesen. Der Gray-Kode 10, 11, 12, 13 liefert die Identifikationsdaten ID jeder Spur. Die Spurdaten werden um ein Bit geändert, wenn sich die Köpfe durch die Gray-Kodes bewegen, geschrieben durch eine Halbspur in der Servoschreib­ vorrichtung. Die Fehlleistungssignale A, B, C, D liefern die Positionsfehlersignale PES, die notwendig sind, um den Spuren zu folgen. Im eingebetteten Sektorservomechanismus, werden die Fehlleistungssignale C, D gewöhnlich verwendet für die Positionierung der Köpfe auf der Spur, das Fehlleistungssi­ gnal A, um die geradzahligen Spuren zu unterscheiden, und das Fehlleistungssignal B um die ungeradzahligen Spuren zu unter­ scheiden. Der PAD liefert einen Zeitabstand, der nach dem Le­ sen der Servodaten notwendig ist.

Bezieht man sich auf Fig. 2 zur Darstellung der Spurzeit­ diagramme der Fehlleistungssignale A, B, C, D, die von der Platte gelesen werden, die mit einem Servosektorformat wie in Fig. 2 gezeigt versehen ist, so bezeichnet die Bezugszahl 2a den Servosektor einer gewissen Spur, das Signal BS die Fehl­ leistungssignale A, B, C, D, die durch einen Kopf gelesen und verstärkt werden, das Signal SE ein Abtast-Halte-Freigabesig­ nal, das Signal FBS die vollwellengleichgerichtete Fehllei­ stungssignale A, B, C, D, die man durch eine automatische Verstärkungssteuerschaltung (AGC) erhält, und die Signale SA bis SD der Fehlleistungssignale A, B, C, D, die auf die Abta­ st-Halteschaltungen angewandt werden. Das Signal RS ist ein Rücksetzsignal, um die Fehlleistungssignale A, B, C, D zu entladen, die an die Abtast-Halteschaltungen angelegt wurden. Unter diesen Signalen SA bis SD hat SA den höchsten und SB den niedrigsten Pegel, während SC und SD den gleichen Pegel haben, der zwischen SA und SB liegt. Die Ladungspegel jedes der Signale SA bis SD entsprechen dem Gebiet der acht Halb­ wellen des entsprechenden Signals. Die Signale SA bis SD wer­ den auf den Ladungspegeln gehalten, bis das Rücksetzsignal freigegeben wird.

Bei einer solchen Fehlleistungssignalerkennung eines Abta­ stens & Haltens, variieren die Ladungspegel der abgetasteten Fehlleistungssignale mit der Pulszahl und dem Gebiet der Fehlleistungssignale. Eine Platte mit hoher Spurdichte für eine hohe Speicherkapazität hat nämlich Defekte unterschied­ licher Größe, die wenn sie im Teil der Fehlleistungssignale A, B, C, D nach dem Servoschreiben auftauchen, die Positions­ fehlersignale PES beträchtlich beeinträchtigen. Der konven­ tionelle HDD kann die feinen Defekte, die in den Fehllei­ stungssignale existieren, durch die Verwendung der abgetaste­ ten Signale nicht erkennen, es sei denn, die Defekte sind groß genug, um die Pegel der abgetasteten Signale zu beein­ flussen, was zu Fehlern in der Servosteuerung führt.

ZUSAMMENFASSUNG DER ERFINDUNG

Eine Aufgabe der vorliegenden Erfindung besteht darin, einen verbesserten Servosteuermechanismus durch das Schreiben der Servomuster zu liefern, um so feine Defekte in den Servofehl­ leistungssignalen eines HDDs zu finden.

Gemäß der vorliegenden Erfindung umfaßt ein Verfahren zur Be­ reitstellung des Servomusters für das Erkennen feiner Defekte in den Servofehlleistungssignalen eines Festplattenantriebs (HDD) folgende Schritte:

Schreiben eines Vorspannteils für das Bereitstellen eines Servosynchronisiersignals beim Lesen der Servodaten zusammen mit einer Lücke, um einen Servosektor zu informieren;
Schreiben einer Servoadreßmarkierung (SAM) für das Angeben des Starts des Servo, um ein Synchronisiersignal zu liefern, um den folgenden Gray-Kode zu lesen;
Schreiben des Gray-Kodes für das Bereitstellen der Identifi­ kationsdaten ID einer Spur; und
Schreiben eines Fehlleistungssignalteils, der aus einer mehr­ fachen Wiederholung des Positionsfehlersignals besteht, das für gerade oder ungerade Spurdaten und das Spurfolgen erfor­ derlich ist.

Die vorliegende Erfindung wird nun speziell unter Bezugnahme auf die Zeichnungen, die nur beispielhaft beigefügt sind, be­ schrieben.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein schematisches Diagramm für die Darstellung des konventionellen Formats des Servosektors einer HDD;

Fig. 2 ist ein Zeitdiagramm für die Darstellung der Operatio­ nen gemäß Fig. 1;

Fig. 3 ist ein schematisches Diagramm für die Darstellung ei­ nes Formats eines Servosektors eines HDDs gemäß der vorlie­ genden Erfindung;

Fig. 4 ist ein Diagramm für die Darstellung einer Antriebs­ schaltung für das Erkennen feiner Defekte in den Servofehl­ signalen gemäß der vorliegenden Erfindung; und

Fig. 5 ist ein Zeitdiagramm für die Darstellung der Operatio­ nen gemäß Fig. 3.

GENAUE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM

Bezieht man sich auf Fig. 3, so sind die Fehlleistungssignale A, B, C, D in vierfacher Wiederholung aufgezeichnet, um die feinen Defekte zu erkennen, die in den Fehlleistungssignalen existieren. Die Teile eines Vorspanns, eines Gray-Kodes 10- 13, der Fehlleistungssignale A, B, C, D und des Zeitabstands PAD haben die gleichen Räume wie in Fig. 1.

Bei der Beschreibung der Antriebsschaltung für das Erkennen feiner Defekte in den Servofehlleistungssignalen unter Bezug auf Fig. 4 wird eine Platte 2 durch einen Spindelmotor 34 ge­ dreht, wobei sie in magnetischer Energie die Daten, die von einem Host-Computer übertragen werden, speichert. Die Köpfe 4 sind auf Armen moniert, die sich rechtwinklig von einem Stellglied 6 erstrecken, um die Daten von der Platte 2 zu le­ sen, oder Daten, die vom Host-Compter übertragen werden, auf die Platte 2 zu schreiben. Eine AGC 8, die in einem Le­ se/Schreibkanalteil montiert ist, steuert die Verstärkung der Fehlleistungssignale BS, die durch den Kopf 4 unter der Steuerung einer AGC Einstellschaltung 10 gelesen werden. Es ist ein Vollwellengleichrichter 12 vorgesehen, um die vollen Wellen der Fehlleistungssignale BS, die von der AGC 8 ver­ stärkt werden, gleichzurichten. Die vollwellengleichgerichte­ ten Fehlleistungssignale FBS der Vollwellengleichrichters 12 werden an entsprechende Abtast-Halteschaltungen 14, 16, 18 und 20 in Erwiderung auf ein Abtast-Halte-Freigabesignal SE angelegt. Die Abtast-Halteschaltungen 14, 16, 18, 20 halten die Ladungspegel der Fehlleistungssignale A, B, C, D, bis sie durch ein Rücksetzsignal RS rückgesetzt werden.

Ein Multiplexer (MUX) 22 multiplext die abgetasteten Signale SA, SB, SC, SD, die man von den Abtast-Halteschaltungen 14, 16, 18, 20 über die Anschlüsse A, B, C, D erhält, und gibt sie zu einem A/D Wandler 24 gemäß einem MUX Steuersignal CS. Der A/D Wandler 24 wandelt die abgetasteten Signale SA-SD, die vom MUX geliefert werden, in digitale Signale, die an ei­ ne Registerschaltung 26 angelegt werden, die die digital ge­ wandelten abgetasteten Signale SA, SB, SC, SD zu einer Ad­ dierschaltung 28 gemäß dem Ausgabesignal einer Status- und Verstellvorrichtung 30 liefert. Dann addiert die Addierschal­ tung 28 die abgetasteten Signale SA, SB, SC, SD, die zu einer CPU 32 übertragen werden. Die Registerschaltung 26 und die Addierschaltung 28 bestehen jeweils aus vier Registern und vier Addierern. Die Status- und Verstellvorrichtung 30 dient zur Übertragung des Ausgangssignals der Addierschaltung 28 zur CPU 32 gemäß einem Abtastfreigabesignal SE. Die CPU 32 erzeugt Spurfolgedaten, basierend auf dem Ausgabesignal der Addierschaltung 28, die Addieroperationen auf den Ladungspe­ geln der abgetasteten Signale SA, SB, SC, SD durchführt.

Bezieht man sich auf Fig. 5 für die Darstellung der Betriebs­ zeitgebung der Fehlleistungssignale BS und der abgetasteten Signale SA, SB, SC, SD, die von der Platte 2 gelesen werden, so werden die Fehlleistungssignale BS durch den Kopf 4 gele­ sen, vorverstärkt und an die AGC 8 angelegt. Die Fehllei­ stungssignale BS bestehen aus unterschiedlichen Teilen A, B, C, D, die gemäß der Erfindung viermal wiederholt werden (in Fig. 5 ist eine zweifache Wiederholung gezeigt). Die Länge der Fehlleistungssignale SA, SB, SC, SD wird auf maximal zwei Pulse festgesetzt. Das Bezugszeichen FBS stellt die Fehllei­ stungssignale dar, die durch den Vollwellengleichrichter 12 vollwellengleichgerichtet wurden, wie das in Fig. 4 gezeigt ist, und SE bezeichnet das Abtast-Halte-Signal, das an die Abtast-Halteschaltungen 14, 16, 18, 20 angelegt wird, um Fen­ sterregionen zu liefern, um die Fehlleistungssignale A, B, C, D abzutasten. Die Bezugszeichen SA, SB, SC, SD stellen je­ weils die Signale dar, die aus dem vollwellengleichgerichte­ ten Fehlleistungssignal FBS, das an die jeweiligen Abtast- Halteschaltungen 14, 16, 18, 20 angelegt wurde, abgetastet wurden. Die abgetasteten Signale SA, SB, SC, SD werden durch die Gebiete der vollwellengleichgerichteten Pulse der jewei­ ligen Fehlleistungssignale A, B, C, D in Erwiderung auf das Abtast-Halte-Freigabesignal SE geladen und durch das Rück­ setzsignal RS entladen. Nachfolgend wird der Betrieb der An­ triebsschaltung für das Erkennen feiner Defekte, die in den Fehlleistungssignalen existieren, unter Bezug auf die Fig. 3 bis 5 beschrieben.

In der Servosteuerung liest der Kopf 4 Daten von der Platte, die das in Fig. 3 gezeigte Servoformat haben. Die Daten wer­ den an die AGC 8 angelegt, um auf einen vorbestimmten Pegel verstärkt zu werden, um die eingestellten Fehlleistungssigna­ le BS zu erzeugen, die zum Vollwellengleichrichter 12 über­ tragen werden. Die Fehlleistungssignale BS werden durch den Vollwellengleichrichter 12 in vollwellengleichgerichtete Fehlleistungssignale FBS umgewandelt, die an die Abtast- Halte-Schaltungen 14 bis 20 gelegt werden, die jeweils mit den vollwellengleichgerichteten Fehlleistungssignalen FBS ge­ mäß den Abtastfreigabesignalen SE geladen werden. Es wird näm­ lich im ersten Intervall A0 des Abtastfreigabesignals SE die Abtast-Halteschaltung 14 mit dem Wert geladen, der dem Gebiet zweiter Halbwellen des Fehlleistungssignals A im vollwel­ lengleichgerichteten Fehlleistungssignal FBS entspricht. Auf diese Art werden die verbleibenden drei Abtast-Halteschaltun­ gen 16, 18, 20 sequentiell mit den jeweiligen Werten geladen, die den Fehlsignalen B, C, D entsprechen. Dann werden die ab­ getasteten Signale SA, SB, SC, SD, die den Gebieten der je­ weiligen Pulse der vollwellengleichgerichteten Fehlleistungs­ signale FBS entsprechen, zum MUX 22 übertragen, welcher wie­ derum die abgetasteten Signale SA, SB, SC, SD zum A/D Wandler 24 gemäß den Steuersignal CS überträgt. Die abgetasteten Sig­ nale SA, SB, SC, SD, die durch den A/D Wandler 24 digital ge­ wandelt wurden, werden in die jeweiligen Register A, B, C, D geladen und dann zur Addierschaltung 28 geliefert durch die Status- und Verstellvorrichtung 30 bei Freigabe des Rücksetz­ signals RS. Die Addierer A, B, C, D addieren die Ladungspegel der jeweiligen abgetasteten Signale SA, SB, SC, SD, die durch die Registerschaltung 28 geliefert werden, so daß die CPU 32 die geladen Pegelwerte A0, A1, B0, B1, C0, C1, D0, D1 der ab­ getasteten Signale SA, SB, SC, SD und die addierten Werte A0+A1, B0+B1, C0+C1, D0+D1 durch einen Bus empfängt, um die feinen Defekte der Fehlleistungssignale zu erkennen.

Somit liefert die vorliegenden Erfindung eine Vorrichtung zur Erkennung der feinen Defekte, die in den Servofehlleistungs­ signalen existieren, so daß die Servosteuerung wirksam ge­ macht werden kann, um einen zuverlässigen HDD zu gewährlei­ sten, der eine hohe Geschwindigkeit und eine große Speicher­ kapazität aufweist. In der vorliegenden Ausführungsform ist das Servomuster mit den Fehlleistungssignalen A, B, C, D ver­ sehen, die zweimal wiederholt werden, um feine Defekte zu er­ kennen, aber die Fehlleistungssignale können ohne eine spe­ zielle Modifikation mehr als zweimal wiederholt werden
Obwohl die vorliegende Erfindung unter Bezug auf spezielle Ausführungsformen beschrieben wurde, sei auch angemerkt, daß verschiedene Modifikationen vorgenommen werden können, ohne vom Wesen der vorliegenden Erfindung abzuweichen.

Claims (3)

1. Verfahren zur Bereitstellung der Servomuster für das Er­ kennen feiner Defekte in den Servofehlleistungssignalen eines Festplattenantriebs (HDD), wobei ein Vorspann für das Bereit­ stellen eines Servosynchronsignals beim Lesen der Servodaten zusammen mit einer Lücke, um einen Servosektor zu informie­ ren, eine Servoadreßmarkierung (SAM) für das Ankündigen des Starts des Servos, um ein Synchronisiersignal für das folgen­ de Lesen des Gray-Kodes zu liefern, und der Gray-Kode für das Bereitstellen der Identifikationsdaten ID einer Spur, in ei­ nem identischen Servosektor aufgezeichnet werden, wobei die Servofehlleistungssignale, die für das Steuern der Position eines Kopfes erforderlich sind, zur Zeit einer Servosteuerung wiederholt in den identischen Servosektor ge­ schrieben werden.

2. Verfahren nach Anspruch 1, wobei die Länge des Fehllei­ stungssignalteils maximal zwei Pulse beträgt.

3. Antriebsschaltung für das Erkennen feiner Defekte in den Servofehlleistungssignalen eines Festplattenantriebs (HDD), wobei die Servofehlleistungssignale wiederholt in einen iden­ tischen Servosektor geschrieben werden, wobei die Schaltung folgendes umfaßt:
eine Vielzahl von Köpfen für das Lesen der Servofehllei­ stungssignale;
eine automatische Verstärkungssteuerung (AGC) für das Steuern der Verstärkung der Servofehlleistungssignale, die durch die Köpfe gelesen werden;
einen Gleichrichter für eine Vollwellengleichrichtung der Servofehlleistungssignale, die durch den AGC erzeugt wer­ den;
eine Abtast-Halteschaltung für das Erzeugen eines Ab­ tastsignals mit einem Pegel gemäß dem Gesamtgebiet der Pulse des Servofehlleistungssignals, das durch den Gleichrichter in Erwiderung auf ein Abtast-Halte-Freigabesignal erzeugt wird;
einen Analog-Digital-Wandler (A/D-Wandler) für das Um­ wandeln des Abtastsignals der Abtast-Halteschaltung in ein digitales Signal;
eine Ladungspegelspeichervorrichtung für das zeitweilige Speichern des Ladungspegels des abgetasteten Signals, das man vom A/D-Wandler erhält;
eine erste Steuervorrichtung für das Ausgeben des La­ dungspegels des abgetasteten Signals, das in der Ladungspe­ gelspeichervorrichtung gespeichert ist, beim Freigeben eines Signals, um die Abtast-Halteschaltung rückzusetzen;
einen Addierer für das Addieren der Ausgangssignale der Ladungspegelspeichervorrichtung; und
eine zweite Steuervorrichtung für das Durchführen der Servosteuerung in Erwiderung auf die Ausgabe des Addierers.