-
Die
Erfindung betrifft Schaltungen zum variablen Einstellen der Schwellenspannung
für ein Halbleiterbauteil.
-
Im
allgemeinen wird die Schwellenspannung bei der Herstellung eines
Halbleiterbauteils durch Implantation von Fremdstoffionen bestimmt,
und es handelt sich um einen Punkt, gemäß dem eine Ausgangsspannung
Vout in bezug auf eine Eingangsspannung Vin umgesetzt wird, wodurch
der eingeschaltete oder ausgeschaltete Zustand eines Transistors
definiert wird.
-
Eine
logische Schwellenspannung stellt die Schwellenspannung genau ein,
um die Logikcharakteristik eines Transistors zu bestimmen.
-
Nachfolgend
wird unter Bezugnahme auf die 1 und 2 eine bekannte Ausführungsform eines Inverters
bei einer herkömmlichen
Schaltung zum Einstellen des Schwellenwerts beschrieben.
-
1 ist eine Schnittansicht, die einen Ionenimplantationsprozess
zum Einstellen der Schwellenspannung bei einem herkömmlichen
Halbleiterbauteil veranschaulicht, und die 2a und 2b veranschaulichen
die Ausführungsform
eines herkömmlichen
Inverters, in den Ionen zum Einstellen der Schwellenspannung implantiert
sind.
-
Wie
es in 1a dargestellt ist, wird auf
dem Isolierbereich eines Halbleitersubstrats 1 mit einem aktiven
Bereich und dem Isolierbereich ein isolierender Oxidfilm 2 hergestellt.
Danach wird auf der gesamten Fläche
des isolierenden Oxidfilms 2 ein erster Photoresist 3 abgeschieden
und entwickelt und belichtet, um auf dem aktiven Bereich des Halbleitersubstrats 1 ein
erstes Photoresistmuster auszubilden. Dann wird eine erste Ionenimplantation
zum Einstellen der Schwellenspannung ausgeführt.
-
Abschließend wird,
wie es in 1b dargestellt ist, nach dem
Entfernen des ersten Photoresists 3 erneut ein zweiter
Photoresist 4 auf die gesamte Fläche aufgetragen. Durch einen
Belichtungs- und Entwicklungsprozess wird auf dem aktiven Bereich angrenzend
an den Bereich mit Ionenimplantation ein zweites Photoresistmuster
hergestellt, und dann erfolgt eine zweite Ionenimplantation zum
Einstellen der Schwellenspannung.
-
Danach
wird, wie es in 1c dargestellt ist, nach dem
Entfernen des zweiten Photoresists 4, erneut ein dritter
Photoresist 5 auf der gesamten Fläche abgeschieden. Durch einen
Photolithographieprozess wird auf dem aktiven Bereich angrenzend
an den Bereich mit Ionenimplantation ein drittes Photoresistmuster
erzeugt, und dann wird eine dritte Ionenimplantation zum Einstellen
der Schwellenspannung ausgeführt.
-
Dann
wird, wie es in 1d dargestellt ist, eine Gateelektrode 6 auf
einem vorbestimmten Abschnitt des aktiven Bereichs des Halbleitersubstrats 1,
in das Ionen implantiert sind, hergestellt. Danach werden Fremdstoffionen
mit hoher Konzentration in das Halbleitersubstrat 1 zu
beiden Seiten der Gateelektrode 6 implantiert, um einen
Source- und einen Drainbereich 7 herzustellen, um mehrere
Transistoren zu erzeugen.
-
1e veranschaulicht
beim vorstehend beschriebenen Prozess hergestellte Transistoren.
-
Bei
der bekannten Ausführungsform
umfasst der in 2a dargestellte Inverter einen
p-MOSFET 1, der abhängig
von einem Signal (niedriger oder hoher Pegel) an einem Eingangsanschluss
Vin arbeitet und zu dem ein erster n-MOSFET 2 parallel
geschaltet ist. Der in 2b dargestellte Inverter umfasst
einen zweiten n-MOSFET 3, der abhängig von einem Signal (niedrig
oder hoch) an einem Eingangsanschluss Vin arbeitet, und ein Lastelement,
das mit einem Spannungsanlegeanschluss Vdd verbunden ist.
-
Die
Funktion des Inverters bei der herkömmlichen Schaltung zum Einstellen
der Schwellenspannung mit dem vorstehend angegebenen Aufbau besteht
darin, eine logische Schwellenspannung dadurch zu programmieren,
dass eine Implantation mit Fremdstoffionen ausgeführt wird,
die für
die Charakteristik des in 2a dargestellten
p-MOSFET 1 geeignet ist, und eine Implantation mit Fremdstoffionen, die
für die
Charakte ristik des n-MOSFET 2 geeignet ist. So wird, wenn
das Signal am Eingangsanschluss Vin niedrigen Pegel aufweist, der
p-MOSFET 1 eingeschaltet,
um am Ausgangsanschluss Vout ein Signal mit dem logischen Wert "hoch" auszugeben. Wenn
das Signal am Eingangsanschluss hohen Pegel aufweist, wird der n-MOSFET 2 eingeschaltet,
um am Ausgangsanschluss Vout ein Signal mit dem logischen Wert "niedrig" auszugeben.
-
Auch
wird, wie es in 2b dargestellt ist, die logische
Schwellenspannung für
den zweiten n-MOSFET 3 programmiert. Demgemäß wird,
wenn das Signal am Eingangsanschluss Vin niedrigen Pegel aufweist,
der zweite n-MOSFET 3 ausgeschaltet, um den Wert logisch "hoch" auszugeben, und
wenn das Signal am Eingangsanschluss Vin hohen Pegel aufweist, wird
der zweite n-MOSFET 3 eingeschaltet, um mittels des Lastelements
am Ausgangsanschluss Vout den Wert logisch "niedrig" auszugeben.
-
Der
Inverter für
die herkömmliche
Schaltung zum Einstellen der Schwellenspannung mit dem vorstehend
angegebenen Aufbau zeigt die folgenden Schwierigkeiten.
-
Erstens
muss, wie es in 1 dargestellt ist, ein
Maskierungsvorgang mehrfach ausgeführt werden, um durch Ionenimplantation
verschiedene Schwellenspannungen zu programmieren, wie sie der Anzahl
von Transistoren entsprechen, um für die Charakteristik des Inverters
geeignet zu sein.
-
Zweitens
ist es schwierig, da die Schwellenspannung VT durch
die Eigenschaften der auf die obenbeschriebene Weise hergestellten
Schaltung programmiert ist, die logischen Eigenschaften der Schaltung
zu ändern,
was winzige Einstellungen einer Analogschaltung unmöglich macht.
-
Drittens
sollte, um den logischen Schwellenwert oder die Verstärkungseigenschaften
der Schaltung zu ändern,
ein externes Bauteil von außen
an den Chip angeschlossen werden.
-
Die
US 5 200 919 A betrifft
eine EEPROM-Zelle mit wählbarer
Schwellenspannung. Hierbei umfasst eine nichtflüchtige Speicherzelle einen
n-Kanal zwischen einem Source- und einem Drainbereich, ein Floatinggate
und ein Steuergate, an das über
eine Leitung eine Spannung von einem Gatespannungssteuerkreis anlegbar
ist. Während
eines Schreib- oder Programmierzyklus wird der Drainbereich der
nichtflüchtigen
Speicherzelle über
eine Drainspannungssteuerschaltung auf Masse gelegt, während der
Sourcebereich schwimmend gehalten wird. Dann wird eine hohe Spannung
vom Gatespannungssteuerkreis an das Steuergate angelegt. Um die
jeweils eingestellte Schwellenspannung zu überwachen ist ein p-Kanal-Transistor
in einer n-Wanne angeordnet, die in einer p-Wanne gebildet ist,
in der der als nichtflüchtiges
Speicherbauteil dienende n-Kanal-Transistor ausgebildet ist. Das
Floatinggate und das Steuergate des n-Kanal-Transistors erstrecken
sich über
einen Feldoxidbereich zwischen den beiden Transistoren hinweg und
bilden Floatinggate und Steuergate des p-Kanal-Transistors auf dessen Kanalbereich.
Beim Schreib- oder Programmierbetrieb wird die Leitfähigkeit
des p-Kanals des Transistors in Abhängigkeit von den in das Floatinggate
injizierten Ladungen überwacht,
um zu ermitteln, wann die gewünschte
Schwellenspannung erreicht ist.
-
Die
DE 39 25 153 A1 beschreibt
einen elektrisch löschbaren,
programmierbaren Nur-Lese-Speicher (EEPROM), der auf n-MOS-Technik
oder wahlweise auf p-MOS-Technik
basiert. Bei diesem Speicher ist das Sourcegebiet eines Speichertransistors einer
Speicherzelle mit einer Konstantspannungswandelschaltung verbunden.
Hierbei verändert
die Konstantspannungswandelschaltung das an das Sourcegebiet beim
Einschreiben in einen Speichertransistor anzulegende Spannungsniveau
auf der Basis eines Ausgangssignals von einer Eingangsdaten-Umwandlungsschaltung.
Die Schwellenspannung des Speichertransistors kann also durch Anlegen
einer vorbestimmten Spannung an dessen Sourcegebiet gesteuert werden.
Die Konstantspannungswandelschaltung umfasst drei Transistoren,
die in Serie zwischen einer Quellenspannung und Massepotential geschaltet
sind. Durch die Kombination von Binärdaten kann die Konstantspannungswandelschaltung
vier verschiedene Spannungen erzeugen, die an das Sourcegebiet des
Speichertransistors angelegt werden.
-
Die
EP 0 548 866 A2 beschreibt
eine nichtflüchtige
Halbleiterspeichervorrichtung. Hierbei umfasst die Speichervorrichtung
eine Y-Auswahlgruppe mit Schaltern, die jeweils eine ausgewählte Digit-Leitung
mit einem Leseverstärker
und einer Schreibschaltung verbinden. Diese Schalter bestehen jeweils
aus n-Kanal-MOS-FETs.
Die Schreibschaltung schreibt Daten in eine ausgewählte Speicherzelle, während der
Leseverstärker
die in der ausgewählten Speicherzelle
gespeicherten Daten verstärkt.
Ein Eingabe/Ausgabe-Puffer sendet Schreibdaten, die im Schreibmodus
von einem Eingabe/Ausgabe-Ausgang an die Schreibschaltung geliefert
werden, und gibt Daten aus, die von dem Leseverstärker an
das Eingabe/Ausgabe-Ausgang
geliefert werden.
-
Die
US 4 596 938 A beschreibt
eine Eingangsstufe für
CMOS-Schaltungen, die selektiv an einen Eingang angelegte Signale
invertiert oder nicht invertiert. Hierbei werden Programmierspannungen zum
Bestimmen des zu erhaltenden Betriebsmodus über den gleichen Eingang angelegt,
die auch für
den normalen Logikeingang vorgesehen sind. Die Programmierspannungen
werden an die Gates eines Paars von FETS, deren jeweilige Schwellenspannung
programmierbar ist, angelegt, wobei die FETS in einer programmierbaren
Latch-Konfiguration angeordnet sind.
-
Die
US 5 394 362 A beschreibt
einen elektrisch veränderbaren,
nichtflüchtigen
Speicher mit n Bits pro Speicherzelle. Hierbei ist ein elektrisch
veränderbarer
nichtflüchtiger
Speicher vorgesehen, der Floatinggate-Speicherzellen einsetzt, die
elektrisch verändert
werden können,
damit diese K
n verschiedene Schwellspannungen
(wobei K gleich der Basis des verwendeten Zahlensystems ist) aufweisen,
die wiederum K
n verschiedenen Kanalleitfähigkeitswerten
und somit K
n verschiedenen Speicherzuständen entsprechen.
Die Floatinggate-FET-Leitfähigkeit
wird elektrisch durch Verwendung einer üblichen externen Programmier-Hardware
verändert,
die übliche
Signale und Spannungen an die elektrisch veränderbare nichtflüchtige Speichervorrichtung
liefert.
-
Die
US 4 829 203 A beschreibt
eine integrierte programmierbare Bitspeicherschaltung mit minimalem
Stromverbrauch. Hierbei verwendet diese Schaltung zumindest ein
Transistorpaar vom Anreicherungstyp mit einem gemeinsamen Floatinggate und
umfasst ferner einen diodengekoppelten Transistor, um eine programmierbare
Inverterschaltung aufzubauen, wodurch die Speicherung einer Bitinformation
mit minimalem Stromverbrauch erreicht wird. Hierbei ist während einem
Auslesebetrieb der Schaltung und ohne Ladung auf dem gemeinsamen
Floatinggate des Transistorpaars der erste Transistor leitend und
der zweite Transistor nicht leitend. Befindet sich Ladung auf dem
gemeinsamen Floatinggate des Transistorpaars, so ist der zweite
Transistor leitend und der erste Transistor nicht leitend. Somit
ist der Zweck des Programmierens oder Beladens des gemeinsamen Floatinggates
zur Speicherung eines Datenwerts, einen der programmierbaren Transistoren leitend
und gleichzeitig den anderen nicht leitend zu machen, um eine digitale
Speichervorrichtung mit minimalem Stromverbrauch zu schaffen.
-
Der
Erfindung liegt die Aufgabe zugrunde, eine Schaltung zum variablen
Einstellen der Schwellenspannung für ein Halbleiterbauteil zu
schaffen, bei der die Schwellenspannung eines Transistors leicht variiert
werden kann.
-
Diese
Aufgabe ist durch die Schaltungen der unabhängigen Ansprüche 1 oder
2 gelöst.
Es wird eine Kapazität
verwendet, die zwischen einem Steuergate und einem potentialungebundenen
Gate eines programmierbaren, nichtflüchtigen Speicherbauteils ausgebildet
ist. Dieses nichtflüchtige
Speicherbauteil ist z. B. ein elektrisch programmierbarer Festwertspeicher
(EPROM) oder ein elektrisch löschbarer
und programmierbarer Festwertspeicher (EEPROM).
-
Die
Vorteile der Erfindung werden aus der auf die beigefügten Zeichnungen
Bezug nehmenden detaillierten Beschreibung bevorzugter Ausführungsbeispiele
ersichtlich.
-
1 ist ein Querschnitt, der einen Herstellprozess
für ein
herkömmliches
Halbleiterbauteil veranschaulicht, wobei die Schwellenspannung durch Ionenimplantation
eingestellt wird;
-
2 veranschaulicht eine bekannte Ausführungsform
eines Inverters, bei dem Ionen zum Einstellen der Schwellenspannung
implantiert sind;
-
3a und 3b veranschaulichen
ein erstes Ausführungsbeispiel
einer erfindungsgemäßen Schaltung
zum variablen Einstellen der Schwellenspannung für ein Halbleiterbauteil, bzw.
ein detailliertes Diagramm der Programmiereinheit bei der Erfindung;
-
4 ist
ein zeitbezogenes Diagramm für die
erfindungsgemäße Programmiereinheit;
-
5a und 5b sind
Kurvenbilder, die die Charakteristik des logischen Schwellenwerts
bei der Erfindung bzw. die zugehörige
Eingangsspannung-Ausgangsspannung-Charakteristik zeigen; und
-
6a und 6b veranschaulichen
ein zweites Ausführungsbeispiel
einer erfindungsgemäßen Schaltung
zum variablen Einstellen der Schwellenspannung für ein Halbleiterbauteil bzw.
ein zugehöriges
zeitbezogenes Diagramm.
-
Wie
es in 3a dargestellt ist, umfasst
ein Inverter gemäß einem
Ausführungsbeispiel
der Erfindung einen durch ein Eingangssignal an einen Eingangsanschluss
betriebenen p-MOSFET 11,
eine Programmiereinheit 12 zum Bestimmen der Kondensatoreigenschaften
eines n-MOSFET 13 durch das Eingangssignal und ein Programmiersignal,
und diesen n-MOSFET 13, der als nichtflüchtiger Speicher arbeitet und
dessen Funktionsumfang abhängig
von der Stärke
des Signals von der Programmiereinheit 12 und der Signaldauer
bestimmt wird. Die MOSFETs 11 und 13 sind in Reihe
geschaltet, und die Programmiereinheit 12 steuert das Gate
des n-MOSFET 13 an.
-
Wie
es in 3b dargestellt ist, enthält die Programmiereinheit 12 einen
gemäß dem Programmiersignal
betriebenen ersten n-MOSFET 21, einen gemäß dem invertierten
Programmiersignal betriebenen zweiten n-MOSFET 22, einen
ersten und einen zweiten p-MOSFET 23 und 24, die
entsprechend dem durch den ersten und zweiten n-MOSFET 21 und 22 geführten Signal
betrieben werden, einen Inverter 26 zum Invertieren des
Programmiersignals, ein NOR-Gatter 27 zum Liefern eines
n-MOS- Betriebsignals
abhängig
vom Programmiersignal und vom Eingangssignal, ein NAND-Gatter 28 zum
Liefern eines p-MOS-Betriebssignals abhängig vom invertierten Programmiersignal
und vom Eingangssignal, einen dritten p-MOSFET 29 und einen
vierten n-MOSFET 30, die abhängig von Signalen betrieben werden,
wie sie vom NOR-Gatter 27 bzw. vom NAND-Gatter 28 geliefert
werden. Diese Bauelemente sind so verschaltet, wie es in 3b dargestellt
ist.
-
Nun
wird die Funktion des Inverters gemäß dem ersten Ausführungsbeispiel
einer erfindungsgemäßen Schaltung
zum variablen Einstellen der Schwellenspannung mit dem vorstehend
angegebenen Aufbau beschrieben.
-
Wenn
an den Eingangsanschluss ein Signal niedrigen Pegels angelegt wird,
wird der p-MOSFET 11 eingeschaltet. Wenn gleichzeitig ein
Signal hohen Pegels an einen Anschluss für das Programmiersignal angelegt
wird, werden Signale mit sowohl niedrigem als auch hohem Pegel an
die Programmiereinheit 12 angelegt, wodurch ein Signal
hohen Pegels ausgegeben wird und der nichtflüchtige n-MOS-Speicher 13 mit
einer Schwellenspannung programmiert wird.
-
Dabei
ist der p-MOSFET 11 eingeschaltet und der nichtflüchtige n-MOS-Speicher 13 abgeschaltet,
so dass der Ausgangsanschluss invertiert ist und den logischen Pegel "hoch" zeigt.
-
Wenn
ein Signal hohen Pegels an den Eingangsanschluss gelegt wird, schaltet
der p-MOSFET 11 ab. Wenn auch ein Programmiersignal niedrigen Pegels
angelegt wird, schaltet der mit der Schwellenspannung programmierte
nichtflüchtige
n-MOS-Speicher 13 durch,
so dass sich am Ausgangsanschluss ein logisch "hohes" Signal ergibt.
-
Anders
gesagt, programmiert der nichtflüchtige
n-MOS-Spei cher 13 die Schwellenspannung unabhängig vom
Eingangssignal Vin ein, wenn sowohl das Programmiersignal als auch
das Eingangssignal hohen Pegel aufweisen. Wenn nur an den Anschluss für das Programmiersignal
ein Signal niedrigen Pegels angelegt wird, arbeitet der programmierte,
nichtflüchtige
n-MOS-Speicher 13 abhängig vom
Spannungszustand (niedrig oder hoch) am Eingangsanschluss.
-
Nun
wird die Funktion der Programmiereinheit 12 detaillierter
beschrieben.
-
Wie
es in 3b dargestellt ist, schalten, wenn
das Programmiersignal hoch ist und das Eingangssignal niedrig ist,
der erste, zweite und dritte n-MOSFET 21, 23 und 25 ein,
und der zweite n-MOSFET 22 schaltet aufgrund des durch
den Inverter 2 invertierten Programmiersignals ab. Der
vierte n-MOSFET 30 wird
dadurch abgeschaltet, dass das Signal am Eingangsanschluss abhängig vom Programmiersignal
in die Signale des NAND-Gatters 28 und des NOR-Gatters 27 umgesetzt
wird.
-
Dabei
wird, da über
den dritten n-MOSFET 25 die Spannung Vpp an
einen Ausgangsanschluss B ausgegeben wird, der der Gateanschluss
des nichtflüchtigen
n-MOS-Speichers 13 ist, eine logische Schwellenspannung
in den letzteren einprogrammiert.
-
Demgegenüber schalten,
wenn das Programmiersignal niedrig und das Eingangssignal hoch ist,
der erste n-MOSFET 21, der zweite p-MOSFET 24 und
der dritte n-MOSFET 25 wegen des Programmiersignals niedrigen
Pegels ab. Aufgrund des durch den Inverter 26 invertierten
Programmiersignals werden der zweite n-MOSFET 22 und der
erste p-MOSFET 23 eingeschaltet, und der zweite p-MOSFET 24 und
der dritte n-MOSFET 25 werden abgeschaltet. Der dritte
p-MOSFET 29 wird durch Umsetzen des Eingangssignals in
das des NAND-Gatters entsprechend dem invertierten Programmiersignal
eingeschaltet. Daher wird der nichtflüchtige n-MOS-Speicher normalerweise
durch die Spannung Vdd betrieben.
-
Wenn
das Eingangssignal und das Programmiersignal beide niedrigen Pegel
aufweisen, ergibt sich für
beide gleichzeitig der logische Wert "niedrig". Daher wird der nichtflüchtige n-MOS-Speicher
normal betrieben. Jedoch können
nicht beide Signale gleichzeitig als solche mit hohem Pegel angelegt werden.
-
Die
vorstehend beschriebene Funktion der erfindungsgemäßen Programmiereinheit
ist im zeitbezogenen Steuerdiagramm der 4 zusammengefasst
dargestellt. Wenn das Eingangssignal niedrigen Pegel aufweist und
das Programmiersignal hohen Pegel aufweist, wird die Spannung Vpp an den Anschluss B gegeben, wodurch die
logische Schwellenspannung des nichtflüchtigen n-MOS-Speichers mittels
der Zeit programmiert wird, in der das Programmiersignal andauert.
Wenn das Programmiersignal niedrig ist und das Eingangssignal hoch
ist, wird die Spannung Vdd an den Anschluss
B gegeben, wodurch der nichtflüchtige
n-MOS-Speicher normal arbeitet.
-
Dabei
ist das Programmiersignal ein spezielles Signal, das zum Bestimmen
der logischen Schwellenspannung des nichtflüchtigen n-MOS-Speichers während der
Aufrechterhaltungszeit dient, und das Eingangssignal ist ein spezielles, normal
arbeitendes Signal.
-
5a zeigt
die Charakteristik für
den logischen Schwellenwert abhängig
von der Dauer des Programmiersignals und der Größe des nichtflüchtigen
n-MOS-Speichers. Je größer der
letztere ist, wobei sich die Größe für die jeweiligen
vier Wortleitungen unterscheidet, desto kleiner ist die Schwellenspannung.
Wenn die Programmierzeit zunimmt, steigt die Schwellenspannung allmählich an.
Anders gesagt, wird die Schwellenspannung geändert.
-
5b zeigt
die Eingangsspannung-Ausgangsspannung-Charakteristik für die logische Schwellenspannung
bei der Erfindung, wobei die Kurven zeigen, dass die Schwellenspannung
allmählich
mit der Steigung 1, abhängig
von der Dauer der Programmierzeit, ansteigt. Um den nichtflüchtigen n-MOS-Speicher einzuschalten,
sollte eine Schwellenspannung über
der entsprechenden Eingangsspannung angelegt werden, um dadurch
das Ausgangssignal des Inverters beim ersten Ausführungsbeispiel
der Erfindung zu invertieren.
-
Nun
wird unter Bezugnahme auf die beigefügten Zeichnungen unter Verwendung
der vorstehend angegebenen Charakteristik ein zweites Ausführungsbeispiel
der Erfindung beschrieben.
-
Wie
es in 6a dargestellt ist, verfügt eine Schaltung
für variable
Einstellung einer Schwellenspannung gemäß dem zweiten Ausführungsbeispiel der
Erfindung über
eine durch ein Eingangssignal an einem Eingangsanschluss und ein
Programmiersignal betriebene Programmiereinheit 31, einen
nichtflüchtigen
Speicher 32, dessen Funktionsausmaß abhängig von der Stärke und
Dauer des Signals von der Programmiereinheit 31 bestimmt
wird, einen fünften
p-MOSFET 33, der durch ein Signal niedrigen Pegels so betrieben
wird, dass er Strom durchlässt,
einen sechsten p-MOSFET 34, einen durch ein Bezugssignal
dauernd betriebenen fünften
n-MOSFET 35 sowie einen durch ein Signal AMP betriebenen sechsten
n-MOSFET 36. Diese Elemente sind so beschaltet, wie es
in 6a dargestellt ist.
-
Unter
Bezugnahme auf 6b wird nun die Funktion der
Schaltung zum variablen Einstellen der Schwellenspannung gemäß dem zweiten
Ausführungsbeispiel
der Erfindung beschrieben. Wie es dort dargestellt ist, wird, bevor
das Program miersignal in die Programmiereinheit 31 eingegeben
wird, d. h. vor dem Programmieren, wenn ein Bezugssignal während des
niedrigen Zustands des Programmiersignals eingegeben wird, ein Signal
AMP hohen Pegels eingegeben, und es wird ein Eingangssignal niedrigen
Pegels eingegeben, wodurch der fünfte
und der sechste n-MOSFET 35 und 36 eingeschaltet
werden, um dadurch ein Signal niedrigen Pegels an den fünften und
sechsten p-MOSFET 33 und 34 vom Masseanschluss
aus anzulegen, um den fünften
und sechsten n-MOSFET 35 und 36 einzuschalten.
Auch wird der nichtflüchtige
Speicher durch das Eingangssignal und das Programmiersignal abgeschaltet,
um am Ausgangsanschluss das Ausgangssignal Vpp auszugeben.
-
Wenn
das Signal AMP niedrigen Pegel aufweist, wird das Bezugssignal erzeugt,
und das Eingangssignal wechselt von niedrigem Pegel auf einen Pegel
geringfügig über dem
des Bezugssignals, wodurch der n-MOSFET 36 und der nichtflüchtige Speicher 32 abgeschaltet
werden und der fünfte
n-MOSFET 35 eingeschaltet wird, um einen Eingangs-Gleichgewichtszustand
aufrechtzuerhalten, um die Spannung Vpp an
den fünften
p-MOSFET 33 anzulegen, wodurch der Ausgangsanschluss den
vorigen Zustand aufrechterhalten kann.
-
Nachdem
das Programmiersignal in die Programmiereinheit 31 eingegeben
wurde, d. h. nach dem Programmieren, wodurch der nichtflüchtige Speicher 32 durch
das Programmiersignal hohen Zustands mit einer hohen logischen Schwellenspannung
programmiert wurde, wird dasselbe Ergebnis wie vor dem Programmieren
erhalten, wenn ein Bezugssignal eingegeben wird, ein Signal AMP
hohen Pegels eingegeben wird und ein Eingangssignal niedrigen Pegels
eingegeben wird. Wenn das Bezugssignal eingegeben wird, das Signal
AMP niedrig ist und das Eingangssignal vom niedrigen Zustand auf
einen Zustand geringfügig über dem
Bezugssignal wechselt, wird ebenfalls dasselbe Ergebnis wie vor
dem Programmieren erzielt.
-
Wenn
der Pegel am Eingangsanschluss höher
als die logische Schwellenspannung des nichtflüchtigen Speichers 32 ist,
wird dieser eingeschaltet, um die an den fünften p-MOSFET 33 angelegte Spannung
Vpp über
den sechsten n-MOSFET 36 auf Masse zu schalten, um dadurch
den logischen Pegel "niedrig" am Ausgangsanschluss
auszugeben.
-
Wie
vorstehend beschrieben, kann, da die Schaltung zum variablen Einstellen
der Schwellenspannung eines Halbleiterbauteils gemäß der Erfindung
die logische Schwellenspannung variieren kann, der Maskierungseffekt
betreffend die Schwellenspannung bei der Ionenimplantation bei der
Herstellung von Halbleiterbauteilen verringert werden, um dadurch
die Produktivität
und Ausbeute zu verbessern.
-
Auch
ist kein mit der Außenseite
eines Chips verbundenes gesondertes Element erforderlich, da die
Schwellenspannung so eingestellt werden kann, dass sie für die Eigenschaften
einer gewünschten Schaltung
geeignet ist.