DE19610112A1 - Auflöten von Halbleiterchips - Google Patents

Auflöten von Halbleiterchips

Info

Publication number
DE19610112A1
DE19610112A1 DE19610112A DE19610112A DE19610112A1 DE 19610112 A1 DE19610112 A1 DE 19610112A1 DE 19610112 A DE19610112 A DE 19610112A DE 19610112 A DE19610112 A DE 19610112A DE 19610112 A1 DE19610112 A1 DE 19610112A1
Authority
DE
Germany
Prior art keywords
solder
soldering
substrate
chips
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19610112A
Other languages
English (en)
Other versions
DE19610112C2 (de
Inventor
Rupprecht Gabriel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tech Antriebstechnik und GmbH
Original Assignee
Tech Antriebstechnik und GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tech Antriebstechnik und GmbH filed Critical Tech Antriebstechnik und GmbH
Priority to DE19610112A priority Critical patent/DE19610112C2/de
Priority to DE19649458A priority patent/DE19649458A1/de
Priority claimed from DE19649458A external-priority patent/DE19649458A1/de
Priority to EP97104275A priority patent/EP0795891A3/de
Publication of DE19610112A1 publication Critical patent/DE19610112A1/de
Application granted granted Critical
Publication of DE19610112C2 publication Critical patent/DE19610112C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Description

Das technische Gebiet der Erfindung sind Lötverfahren zur Befestigung von insbesondere großflächigen Halbleiterchips (z. B. Leistungshalbleitern) auf Substraten.
Bekannte Verfahren zum Löten von Leistungshalbleitern sind:
  • 1. Reflowlöten mit Lotpaste und aggressiven Flußmitteln.
  • 2. Löten im Vakuum.
  • 3. Einsetzen der Chips in ein flüssiges Lot.
Großflächige Halbleiterchips (Leistungshalbleiter) müssen gut gekühlt werden. Hierzu werden sie in metallische Gehäuse, auf Leiterplatten mit metallischem Kern, Dickschichtschaltungen auf keramischen Substraten oder DCB (Direct Copper Bonding) Substraten gelötet. Die Hauptschwierigkeit beim Löten von großen Halbleitern (Kantenlänge größer 4mm) ist es, die Lötung lunkerfrei und mit definierter Schichtdicke des Lotes zu gewährleisten und einer - durch das beim Schwimmen der Chips auf dem Lot beeinflußte - Positionsgenauigkeit zu erreichen, mit der erst eine hohe Packungsdichte möglich ist.
Die immer komplexeren Schaltungen und die Miniaturisierung von Systemen erfordert immer bessere, prozesstabilere und wirtschaftlichere Lötverfahren für Leistungshalbleiter mit erhöhter Positioniergenauigkeit. In einem integrierten Frequenzumrichter befinden sich heute auf einem Substrat zwischen 18 und ca. 100 Leistungshalbleiter. Die Qualität des Lötverfahrens und dessen Reproduzierbarkeit sind damit von entscheidender Bedeutung für die Qualität des Produktes. Auch schon geringe Lunkeranteile können die Gesamtschaltung mit einem hohen Wert unbrauchbar, zumindest aber störanfällig machen.
Allen obigen Verfahren haften als Problemkreise die genaue Einhaltung einer Vielzahl von Parametern an, wie der Bestandteile und die Mischung der Pasten, das Aufbringen der Lotpaste und die Temperaturprofile der Oberflächen.
Die Sicherheit und Genauigkeit des Lötprozesses wird erfindungsgemäß dadurch verbessert, daß der Lötvorgang im Vakuum In das flüssige bot hinein erfolgt und die Chips durch das sich aufbauende Vakuum auf den zu lötenden Träger (das Substrat) gedrückt werden (Anspruch 1). Das Verfahren ermöglicht sichere lunkerfreie Lötungen auch von Substraten mit vielen Chips. Das Verfahren läßt sich leicht automatisieren, da keine Batchprozesse erforderlich sind, und kann leicht in Bestückungs- und Bondeinrichtungen integriert werden, da die Zykluszeiten kurz sind.
Eine Vorrichtung zum Ausführen des vorgenannten Verfahrens besteht aus einem Oberteil (Deckel) mit einer Aufnahme für die Chips in ihrer Bestückposition, einem Unterteil (Heizplatte), wenigstens einem Vakuumanschluß, einem Gasanschluß zum Kühlen und einem flexiblen Dichtungssystem zwischen Oberteil und Unterteil (Anspruch 6).
Ein weiterer Gasanschluß zum Fluten mit Schutzgas kann vorgesehen sein (Anspruch 9).
Die Größe des Lötraums ist gering (Anspruch 8).
Erfindungsgemäß können auch die Probleme der Schichtdickeneinstellung des Lotes durch im Lot befindliche Kugeln mit einer Schmelztemperatur, die höher als die Löttemperatur ist, gelöst werden (Anspruch 10). In Lateralrichtung werden die Chips von Saugern oder einer Lochmatte unter Vakuum gehalten (Anspruch 7).
Durch erzwungene sehr schnelle Kühlung kann die Kornbildung und damit Zyklenfestigkeit beim Erstarren des Lotes verbessert werden (Anspruch 11, Anspruch 9).
Anwendungsgebiete der Erfindung liegen beim Auflöten von Leistungshalbleitern und großen Chips mit hoher Verlustleistung, insbesondere bei Multi-Chip-Systemen. Die Substrate werden im folgenden allgemein auch mit "Leiterplatte" bezeichnet.
Vakuumlötverfahren gem. der eingangs erwähnten Ziffer 2 werden im Batch gefahren. Die Lötzeiten sind sehr lang. Die Ergebnisse bezüglich der Lotschichtdicken sind ungenau und nicht sicher reproduzierbar. Die Chips schwimmen auf dem Lot, was die Positioniergenauigkeit reduziert.
Mit der Erfindung wird dagegen sowohl die Prozesstabilität erhöht, wie auch die Konstanz der Eigenschaften der Lötung deutlich verbessert. Außerdem kann die Positioniergenauigkeit durch das Verfahren deutlich erhöht werden, da die Chips nicht mehr auf dem Lot schwimmen. Als Nebeneffekt ergibt sich ein geringerer Energieverbrauch gegenüber üblichen Lötmaschinen, trotz deutlich reduzierter Prozeßzeit.
Erfindungsgemäß wird die Schichtdicke des Lotes durch in der flüssigen Phase des Lotes feste Bestandteile definierter Größe garantiert. Solche Bestandteile können zum Beispiel Kupferkügelchen, wie sie in Sinterprozessen verwendet werden, sein. Auch Siliziumkugeln eignen sich wegen der angepaßten Ausdehnung gegenüber dem Lotpartner gut. Hierzu werden in das Lot geringe Prozente von "Abstandshaltern" (z. B. Kupferkugeln) eingebunden. Um eine gleichmäßige Schichtdicke zu erhalten, müssen wenigstens 3 feste "Abstandshalter" unter jedem zu lötenden Chip sein. Die obere Grenze ist dadurch bestimmt, daß das Lot sich zu einer Schicht mit nur einer Lage "Abstandshalter" zusammenpressen lassen muß. Typische Verhältnisse sind 10% bis 20% feste Bestandteile im Lot. Die Eigenschaften des Lotes können zudem positiv durch das Beimengen geeigneter Materialien eingestellt werden.
Die Erfindung(en) werden nachfolgend anhand mehrerer Ausführungsbeispiele erläutert und ergänzt.
Fig. 1 schematisiert den Ausgangspunkt eines Lötvorgangs zwischen Chip 1 und Substrat 20 mit entspannter Dichtung 11 am Gehäuse 3, 4.
Fig. 2 verdeutlicht die Abwärtsbewegung x₁ des Oberteils 3, das Absenken des seitenstabil gehaltenen Chips 1 und die Kompression der Dichtung 11.
Fig. 3 veranschaulicht das Aufwärtsbewegen x₂ des Chips 1 mit gelötetem Substrat 20 und die Kühlung 5 unter dem Substrat, bei sich entspannender Dichtung 11.
Der Prozeß beginnt in Fig. 1 mit dem Einsetzen einer Leiterkarte 20 auf die Heizplatte 4. Auf der Leiterkarte 20 ist das Lot 9 mit nichtschmelzenden Füllteilchen 10 mittels Siebdruck oder Preforms aufgebracht. Die Heizplatte 4 bringt die Leiterkarte 20 je nach Basismaterial in einigen Sekunden bis zu einigen 10 Sekunden auf Löttemperatur. Während dieser Zeit kann zur Reduzierung der Oxidation Schutzgas in die Kammer 30 zwischen Oberteil 3 und Unterteil 4 eingeblasen werden. Das sehr geringe Volumen läßt es zu, mit geringen Gasvolumina geringe Restsauerstoffgehalte zu erzielen. Ob Schutzgas eingesetzt werden muß, hängt von den Löttemperaturen und den Oberflächen der Lötpartner ab. Die kurzen Lötprozeßzeiten, die mit dem Verfahren möglich sind (ca. 60sec gegenüber 1800sec im Stand der Technik) reduzieren schon die Gefahr der Oxidation ganz wesentlich. In vielen Fällen kann daher eine Schutzgasatmosphäre sogar entfallen, was die Wirtschaftlichkeit des Prozesses weiter verbessert.
Im zweiten Prozeßschritt gemäß Fig. 2 wird durch das Einschalteten des Vakuums V der Deckel 3 mit den Chips 1 langsam auf die inzwischen mit flüssigem Lot benetzte Platte 20 gedrückt. Die durch temperaturfeste Siliconsauger 2b gehaltenen und in Vertikalrichtung leicht elastisch oder federnd an den Deckel gebundenen Chips 1 werden durch das entstehende Vakuum auf die "Leiterplatte" 20 gedrückt. Das gesteuerte Vakuum sorgt für ein langsames lunkerfreies Aufsetzen der Chips 1 mit durch die beschriebenen "Abstandshalter" 10 garantiertem Abstand von dem Substrat 20. Die Chips werden durch den Deckel permanent seitlich geführt und gehalten und können daher auch nicht, wegschwimmen. Die Positioniergenauigkeit wird verbessert.
Im folgenden, dritten Prozeßschritt gemäß Fig. 3 wird das noch flüssige Lot 9 durch Einblasen von kaltem Gas B in sehr kurzer Zeit (möglichst unter 10s) unter die Erstarrungstemperatur abgekühlt. Neben dem Vorteil der hierdurch verbesserten Gefügeeigenschaften ergibt sich eine sehr kurze Prozeßzeit durch das Gaspolster 5, das sich unter dem Chip und dem Substrat 1, 20 bildet und dies kühlend anhebt.
Der Deckel 3 hat eine Aufnahmevorrichtung 2 für zumindest einen, bevorzugt aber viele Chips 1 in den Bestückpositionen (z. B. Siliconmatte mit Löchern 2c oder kleine Sauger mit Innenkanal 2c). Die Heizplatte 4 mit wenigstens einer Öffnung 4c zum Einblasen des Kühlmediums und eine Vorrichtung zum Aufsetzen des Deckels 3 und zur Bestückung der Heizplatte mit der "Leiterkarte" 20 sind ergänzend vorgesehen. Letztere Vorrichtung kann eine Handhabungseinrichtung, z. B. ein Scara Roboter, sein, der die nötigen Handhabungen ausführt.
Ein typischer Prozeßablauf in einem Fertigungsprozeß zur Herstellung von Substraten mit gelöteten Leistungshalbleitern ist:
  • 1. Einsetzen der Leiterplatten? 20 auf die Heizplatte (ca. 250°C)
  • 2. Ansaugen der Leistungshalbleiter 1 über Vakuum V1 aus einem Bestücknest mit dem "Deckel" 3 und seitenstabile Halterungen der mehreren Chips 1, wobei sie in Vertikalrichtung elastisch oder federnd nachgiebig positioniert sind, z. B. über eine Siliconmatte oder einzelne (individuelle) Sauger 2.
  • 3. Aufsetzen des Deckels 3 über der beiterplatte (mechanisch zentriert), um einen umfänglich abgedichteten Vakuumraum 30 zu bilden.
  • 4. Mit Schutzgas spülen.
  • 5. Vakuum V2 einschalten nach Erreichen der Schmelztemperatur des Lotes 9 und Evakuieren des Vakuumraums 30 (Lötraum) Deckel mit Chips wird durch das Vakuum V2 zwischen der Heizplatte 4 und dem Deckel 3 abgesenkt in das flüssige Lot. Keine seitliche Verrückung der Chips tritt beim vakuum­ forcierten Ansaugen des Deckelteils auf, allenfalls beim Aufdrücken des Chips 1 tritt eine elastische Komponente in Bewegungsrichtung hinzu, die die Chips 1 gegen die Kornbestandteile 10 im Lot 9 drückt und damit großflächig für einen gleichmäßigen Abstand ohne Beschädigung des Halbleiterchips 1 sorgt.
  • 7. Löten.
  • 8. Kaltes Gas B unter die Leiterkarte blasen und damit die Leiterkarte auf einem Gaspolster 5 abkühlen, gleichzeitig wird das Vakuum im Lötraum 30 kontinuierlich beendet und der Deckel 3a, 3b entfernt sich ebenso kontinuierlich von der Heizplatte 4 in eine Endlage, die er vor Einschalten des Vakuums eingenommen hatte. Dabei werden die Chips 1 mit dem angelöteten Substrat 20 mitgenommen. Auch das Substrat hebt also von der Heizplatte 4 ab.
  • 9. Deckel mit gelöteter Leiterkarte 20 abnehmen und Leistungshalbleiter mit Leiterkarte (Substrat; 20) freigeben.
In konstruktiver Natur ist der Deckel in den Figuren als Haube gezeichnet mit einem mittleren Deckelabschnitt 3a und Seiten-Flanschabschnitten 3b, die über eine umlaufende elastische Dichtung 11, die temperaturstabil ist, mit der Heizplatte 4 abdichtend in Verbindung steht. Durch die elastische Dichtlippe 11 ist eine Bewegungsmöglichkeit des Deckels 3 gegeben. Er kann sich, veranlaßt durch das Vakuum im Lötraum 30, aufwärts und abwärts bewegen, was zum Eindrücken des Leistungschips 1 in das Lot 9 mit seinen Kügelchen 10 eingesetzt wird.
Das Chip 1 ist in Fig. 1 über einen Einzelsauger 2 gehalten, noch oberhalb dem dort schon erwärmten Lot 9. Der Einzelsauger 2 besteht aus einem zylindrischen Abschnitt, durch den ein Mittenkanal 2c hindurchführt, der in einen erweiterten Saugraum 2a mündet, über den das Chip 1 angesaugt wird. Eine umlaufende Greifklaue, die abdichtend mit dem Chip in Verbindung steht, ist an die Abmessung des Chips 1 angepaßt. Diese Greifklaue 2b hat im wesentlichen konische Gestalt und ist sehr flach verlaufend ausgebildet. Der erwähnte Kanal 2c im zylindrischen Rumpf mündet in einen Durchtritt 3c am Deckelteil, so daß von außen das Vakuum zum Halten der Chips 1 aufgebracht und gelöst werden kann.
Fig. 2 veranschaulicht das Hereindrücken des Leistungshalbleiters 1 in das flüssige Lot, wobei die Abstandshalter 10 Kugeln den definierten Abstand des Halbleiters 1 von dem Substrat 20 festlegen. Der Einzelhalter 2 begründet eine seitenstabile Positionierung des Chips 1, er kann leicht nachgiebig in Vertikalrichtung gehalten sein, sei es durch eine Federlagerung oder durch Unterlegen von Siliconmatten oder -scheiben zwischen seinem zylindrischen Rumpf und dem Deckel 3a.
In der Fig. 2 ist die Abwärtsbewegung des Deckels mit x₁ angedeutet. Der Dichtungsrichtung 11 ist komprimiert gegenüber der Fig. 1, gleichzeitig aber abdichtend. Der Lötraum 30 steht unter Vakuum V2. Erst durch Lösen dieses Vakuums gemäß Fig. 3 hebt sich der Deckel 3 wieder an, was durch die Bewegungsrichtung x₂ angedeutet ist.
Das einströmende Gas B durch ein im Bodenbereich (in der Heizplatte 4) vorgesehenen Kanal 4c erlaubt eine gleichmäßige und sichere Kühlung des Chips 1 über das Substrat 20. Das Substrat 20 schwebt dabei auf einem Gaspolster, ist aber gleichzeitig gehalten von dem Halter 2, über das erstarrende Lot 9. Die Zufuhr des Kühlgases B ist gleichzeitig das Aufheben des Vakuums V2, während das Vakuum V zur Halterung des Chips 1 mit nun daran angelötetem Substrat 20 erhalten bleibt, bis die Kühlwirkung des Gases B ausreichend war, um das Lot sicher und vollständig zu erstarren.
Nicht dargestellt ist die Entnahme des fertig gelöteten Chips 1 - oder der mehreren Chips 1 mit genau definiertem Abstand auf dem Substrat 20 -, wozu der Deckel 3 abgehoben werden kann oder die Heizplatte 4 seitlich verschoben werden kann, unter Mitnahme des Dichtungsrings 11.

Claims (13)

1. Verfahren zum positionsgenauen Auflöten von flächigen Halbleiterchips (1) auf ein Substrat (20), bei dem ein Vakuum (V2) in einem Lötraum (30) ein Oberteil (3) gegenüber einem Unterteil (4) relativbewegt und die an dem Oberteil (3) seitenstabil gehaltenen - eines oder mehrere - Chips (1) in das erwärmte Lot (9, 10) hineindrückt.
2. Verfahren nach Anspruch 1, bei dem die flächigen Chips (1) großflächige Leistungs-Halbleiter sind.
3. Verfahren nach einem der erwähnten Ansprüche, bei dem der Lötraum (30) von einem haubenartigen Oberteil oder Deckel (3; 3a, 3b) gebildet wird, dessen Seitenwandteile (3b) einen komprimierbaren Dichtungsring (11) unter Einfluß des Vakuums zusammendrücken, bis die Chips (1) ihre Lötlage mit definiertem Abstand (10) von dem Substrat (20) erreicht haben.
4. Verfahren nach einem der erwähnten Ansprüche, bei dem der Lötraum (30) vor Aufschmelzen des Lotes (9) auf das Substrat (20) mit Schutzgas geflutet oder gespült wird.
5. Verfahren nach einem der erwähnten Ansprüche, bei dem nach Absenken der Chips in das Lot (9) ein Kühlgas (B) von unten (für 4c) gegen das Substrat (20) gedrückt wird, um ein gleichmäßig kühlendes Luftpolster (5) auszubilden.
6. Einrichtung zum Ausführen des vorgenannten Verfahrens, bestehend aus einem Deckel (3; 3a, 3b) mit einer Aufnahmevorrichtung (2) für Chips (1) in den Bestückpositionen;
einer Heizplatte (4) mit wenigstens einer Öffnung (4c) zum Einblasen von Kühlmedium (B);
einer Vorrichtung zum Aufsetzen des Deckel (3) und zur vorherigen Bestückung der Heizplatte (4) mit einer Leiterkarte (Substrat).
7. Einrichtung nach einem der erwähnten Vorrichtungsansprüche, bei der die Aufnahmevorrichtung (2) eine Siliconmatte mit Löchern (2c, 3c) ist oder aus kleinen individuellen Saugern besteht.
8. Einrichtung nach einem der erwähnten Vorrichtungsansprüche, bei dem der Lötraum (30) klein hinsichtlich seines Volumens ausgebildet ist, indem er eine horizontale Erstreckung hat, die etwa der Größe der Leiterplatte (Substrat; 20) entspricht und in Vertikalrichtung nur geringfügig höher ausgebildet ist, als für die Unterbringung von Substrat (20), Lotschicht (9, 10) und Chip (1) sowie Chiphalter (2; 2a, 2b, 2c) erforderlich ist.
9. Einrichtung nach einem der erwähnten Vorrichtungsansprüche, bei dem eine oder zwei Öffnungen zum Fluten und Abziehen bzw. Spülen mit Schutzgas zum Lötraum (30) führen.
10. Lotmaterial zur Anbringung von großen Halbleiterchips, insbesondere Leistungshalbleitern (1), mit einem bei einer Schmelztemperatur flüssig werdenden Lötbestandteil (9) und einer Vielzahl von Körnern (10), die gegenüber dem Lötmaterial resistent sind und eine Schmelztemperatur haben, die höher liegt, als die Schmelztemperatur des Lotbestandteils (9).
11. Lotmaterial nach Anspruch 10, bei dem die Schmelztemperatur der Körner (10) deutlich oberhalb der Schmelztemperatur des Lötbestandteils (9) liegt.
12. Lotmaterial nach Anspruch 10 oder 11, bei dem die Körner Kugeln, insbesondere aus Glas, Kupfer oder Silicium sind.
13. Lotmaterial nach einem der Ansprüche 10 bis 12, bei dem
  • a) die Körner im Durchmesser auf den zu erreichenden Abstand zwischen einem Substrat (20) und dem Halbleiterchip (1) abgestimmt sind; und/oder
  • b) der Anteil der Körner gegenüber dem Lotbestandteil wenige Gewichtsprozente beträgt, insbesondere unter 20% liegt.
DE19610112A 1996-03-14 1996-03-14 Verfahren zum Auflöten von Halbleiterchips Expired - Fee Related DE19610112C2 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19610112A DE19610112C2 (de) 1996-03-14 1996-03-14 Verfahren zum Auflöten von Halbleiterchips
DE19649458A DE19649458A1 (de) 1996-03-14 1996-03-14 Lotmaterial zur Anbringung von großen Halbleiterchips
EP97104275A EP0795891A3 (de) 1996-03-14 1997-03-13 Auflöten von Halbleiterchips

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19610112A DE19610112C2 (de) 1996-03-14 1996-03-14 Verfahren zum Auflöten von Halbleiterchips
DE19649458A DE19649458A1 (de) 1996-03-14 1996-03-14 Lotmaterial zur Anbringung von großen Halbleiterchips

Publications (2)

Publication Number Publication Date
DE19610112A1 true DE19610112A1 (de) 1997-09-18
DE19610112C2 DE19610112C2 (de) 2000-04-06

Family

ID=26023816

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19610112A Expired - Fee Related DE19610112C2 (de) 1996-03-14 1996-03-14 Verfahren zum Auflöten von Halbleiterchips

Country Status (1)

Country Link
DE (1) DE19610112C2 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004026531A2 (de) * 2002-09-12 2004-04-01 Süss MicroTec Laboratory Equipment GmbH Vorrichtung und verfahren für das verbinden von objekten
US6972069B2 (en) 2000-09-29 2005-12-06 Infineon Technologies Ag Device and method for connecting two wafers in a planar manner for grinding down and cutting up a product wafer
WO2008071590A1 (de) * 2006-12-11 2008-06-19 Robert Bosch Gmbh Handhabungswerkzeug für bauelemente, insbesondere elektronische bauelemente
DE10013255B4 (de) * 1999-03-18 2009-12-17 Hitachi, Ltd. Harzgekapselte elektronische Vorrichtung zur Verwendung in Brennkraftmaschinen
DE102012105297A1 (de) * 2012-06-19 2013-12-19 Endress + Hauser Gmbh + Co. Kg Verfahren zum Verbinden eines Bauteils mit einem Träger über eine Lötung und Bauteil zum Verbinden mit einem Träger

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10019443A1 (de) * 2000-04-19 2001-10-31 Texas Instruments Deutschland Vorrichtung zum Befestigen eines Halbleiter-Chips auf einem Chip-Träger
DE10200372A1 (de) * 2002-01-08 2003-07-24 Siemens Ag Leistungshalbleitermodul

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0110307A2 (de) * 1982-11-24 1984-06-13 Samsung Electronics Co., Ltd. Halbleiterwürfel-Hefttechnik und Verbindung dafür
EP0329823A2 (de) * 1988-02-22 1989-08-30 E.I. Du Pont De Nemours And Company Werkzeug zum Aufnehmen von Chip-Haltern
EP0361715A1 (de) * 1988-09-12 1990-04-04 The Regents Of The University Of California Vakuum-Chipanschluss für integrierte Schaltungen
US5445692A (en) * 1992-11-26 1995-08-29 Sumitomo Electric Industries, Ltd. Process for reinforcing a semiconductor wafer
DE4417285A1 (de) * 1994-05-13 1995-11-16 Finetech Ges Fuer Elektronik T Werkzeug zum Löten von elektronischen Schaltkreisen

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0110307A2 (de) * 1982-11-24 1984-06-13 Samsung Electronics Co., Ltd. Halbleiterwürfel-Hefttechnik und Verbindung dafür
EP0329823A2 (de) * 1988-02-22 1989-08-30 E.I. Du Pont De Nemours And Company Werkzeug zum Aufnehmen von Chip-Haltern
EP0361715A1 (de) * 1988-09-12 1990-04-04 The Regents Of The University Of California Vakuum-Chipanschluss für integrierte Schaltungen
US5445692A (en) * 1992-11-26 1995-08-29 Sumitomo Electric Industries, Ltd. Process for reinforcing a semiconductor wafer
DE4417285A1 (de) * 1994-05-13 1995-11-16 Finetech Ges Fuer Elektronik T Werkzeug zum Löten von elektronischen Schaltkreisen

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CHEN, Cherh-Lin, et.al.: Packing Technology for a Low Temperature Astrometric Sensor Array. In: IEEE Transactions On Components, Hybrids, And Manufacturing Technology, Vol.13, No.4, Dec. 1990, S.1083-1089 *
FAIRFULL,R.A., et.al.: Chip-Heatsink Attach Using Contoured Adhesive With Glass Stand-Offs. In: IBM Technical Disclosure Bulletin, Vol.34, No.3, Aug. 1991, S.161,162 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10013255B4 (de) * 1999-03-18 2009-12-17 Hitachi, Ltd. Harzgekapselte elektronische Vorrichtung zur Verwendung in Brennkraftmaschinen
US6972069B2 (en) 2000-09-29 2005-12-06 Infineon Technologies Ag Device and method for connecting two wafers in a planar manner for grinding down and cutting up a product wafer
WO2004026531A2 (de) * 2002-09-12 2004-04-01 Süss MicroTec Laboratory Equipment GmbH Vorrichtung und verfahren für das verbinden von objekten
WO2004026531A3 (de) * 2002-09-12 2004-05-27 Suess Microtec Lab Equipment G Vorrichtung und verfahren für das verbinden von objekten
WO2008071590A1 (de) * 2006-12-11 2008-06-19 Robert Bosch Gmbh Handhabungswerkzeug für bauelemente, insbesondere elektronische bauelemente
US8262146B2 (en) 2006-12-11 2012-09-11 Robert Bosch Gmbh Handling tools for components, in particular eletronic components
DE102012105297A1 (de) * 2012-06-19 2013-12-19 Endress + Hauser Gmbh + Co. Kg Verfahren zum Verbinden eines Bauteils mit einem Träger über eine Lötung und Bauteil zum Verbinden mit einem Träger
DE102012105297A8 (de) * 2012-06-19 2014-03-20 Endress + Hauser Gmbh + Co. Kg Verfahren zum Verbinden eines Bauteils mit einem Träger über eine Lötung und Bauteil zum Verbinden mit einem Träger
US10099318B2 (en) 2012-06-19 2018-10-16 Endress+Hauser Se+Co.Kg Method for connecting a component to a support via soldering and component connectable with a support

Also Published As

Publication number Publication date
DE19610112C2 (de) 2000-04-06

Similar Documents

Publication Publication Date Title
EP0140126B1 (de) Verfahren zur Mikropackherstellung
US5872051A (en) Process for transferring material to semiconductor chip conductive pads using a transfer substrate
DE60307157T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102013216633B4 (de) Vorgesinterte Halbleiterchip-Struktur und Verfahren zum Herstellen
DE1640457C2 (de)
WO2002056652A2 (de) Verfahren zur herstellung einer elektronischen baugruppe
DE102009044641A1 (de) Einrichtung mit einem Halbleiterchip und Metallfolie
DE102015120094A1 (de) Gehäuse für integrierte Schaltungen
EP0795891A2 (de) Auflöten von Halbleiterchips
DE102015109186A1 (de) Halbleiteranordnung, Halbleitersystem und Verfahren zur Ausbildung einer Halbleiteranordnung
DE19610112C2 (de) Verfahren zum Auflöten von Halbleiterchips
WO2009115240A1 (de) Verfahren zum bonden von chips auf wafer
DE60207282T2 (de) Verkapselung des anschlusslots zur aufrechterhaltung der genauigkeit der anschlussposition
DE1766879B1 (de) Elektronischer baustein
DE2203123A1 (de) Verfahren und einrichtung zum gettern von halbleitern
DE102009050743A1 (de) Halbleitervorrichtung und Herstellungsverfahren
DE2049077A1 (de) Verfahren zur Handhabung von elektri sehen Traganschluss Vorrichtungen
DE4442295A1 (de) Halbleitervorrichtung in Druckverbindungsausführung und Verfahren zu deren Herstellung
DE10303588B3 (de) Verfahren zur vertikalen Montage von Halbleiterbauelementen
DE4410179C1 (de) Verfahren zum Aufnehmen eines elektrischen Bauelements
US4406844A (en) Fabrication of semiconductor modules with ceramic substrates and detection of residual glass
EP0023599A2 (de) Lötbügel für Mikrolötstellen
US3543393A (en) Method of forming rectifier stacks
DE102006040724A1 (de) Verfahren und Vorrichtung zum Herstellen eines elektronischen Moduls und elektronisches Modul
DE102007010882B4 (de) Verfahren zur Herstellung einer Lötverbindung zwischen einem Halbleiterchip und einem Substrat

Legal Events

Date Code Title Description
AH Division in

Ref country code: DE

Ref document number: 19649458

Format of ref document f/p: P

OP8 Request for examination as to paragraph 44 patent law
AG Has addition no.

Ref country code: DE

Ref document number: 19649458

Format of ref document f/p: P

AH Division in

Ref country code: DE

Ref document number: 19649458

Format of ref document f/p: P

AG Has addition no.

Ref country code: DE

Ref document number: 19649458

Format of ref document f/p: P

AH Division in

Ref country code: DE

Ref document number: 19649458

Format of ref document f/p: P

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee