DE2203123A1 - Verfahren und einrichtung zum gettern von halbleitern - Google Patents

Verfahren und einrichtung zum gettern von halbleitern

Info

Publication number
DE2203123A1
DE2203123A1 DE19722203123 DE2203123A DE2203123A1 DE 2203123 A1 DE2203123 A1 DE 2203123A1 DE 19722203123 DE19722203123 DE 19722203123 DE 2203123 A DE2203123 A DE 2203123A DE 2203123 A1 DE2203123 A1 DE 2203123A1
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductors
bodies
gettering
plague
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19722203123
Other languages
English (en)
Other versions
DE2203123C3 (de
DE2203123B2 (de
Inventor
Samuel Dipl Phys Schweitzer
Georg Ziffermayer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BBC Brown Boveri France SA
Original Assignee
BBC Brown Boveri France SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BBC Brown Boveri France SA filed Critical BBC Brown Boveri France SA
Publication of DE2203123A1 publication Critical patent/DE2203123A1/de
Publication of DE2203123B2 publication Critical patent/DE2203123B2/de
Application granted granted Critical
Publication of DE2203123C3 publication Critical patent/DE2203123C3/de
Expired legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/06—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state
    • C30B31/14—Substrate holders or susceptors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/06—Gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/113—Nitrides of boron or aluminum or gallium
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/114—Nitrides of silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Aktiengesellschaft Brown, Boveri & Cie., Baden (Schweiz)
Verfahren und Einrichtung zum Gettern von Halbleitern
Die Erfindung bezieht sich auf ein Verfahren zum Gettern von Halbleitern sowie eine Einrichtung zur Durchführung des Verfahrens.
Bei der Eindiffusion von gewollten Verunreinigungen in Silizium zur Herstellung sperrender Halbleiterelemente diffundieren je nach Versuchsbedingungen in mehr oder weniger starkem Masse auch ungewollte Verunreinigungen, insbesondere Kupfer, Gold, Elemente der Fe-Ni-Gruppe, in das Silizium ein. Diese Verunreinigungen führen dann in Wechselwirkung miteinander und mit Strukturdefekten zur Ausbildung von Haft- und Rekombinationszentren. Sie können auch zur
309827/0974
Bildung von Donatoren und Akzeptoren Anlass ,geben. Das alles wirkt sich in mehr oder weniger unkontrollierbarer Weise auf die elektrischen Funktionen des Halbleiterelementes aus und führt zu einer Streuung der Strom-Spannungscharakteristiken.
Es hat nicht an Versuchen gefehlt, durch Gettern die Eindiffusion von Verunreinigungen zu verhindern bzw. rückläufig zu gestalten. Hier ist bei Silizium die Anwendung von Phosphor- und Borsilikatschmelzen auf der Oberfläche als getterwirksame Schicht von Bedeutung, wobei die Getterwirkung indirekt aus der Veränderung der Strom-Spannungscharakteristiken der Halbleiterelemente abgeleitet wird (z.3. J. Appl. Phys. 21 1^21 (I960) oder Pergamon Press I968, Vol.11, pp. IO55 - IO6I).
Die bekannten Getterverfahren weisen einen entscheidenden Nachteil auf: die bei dem Getterprozess entstehenden Gläser haben Ausdehnungskoeffizienten, die stark von demjenigen des Siliziums abweichen. Beim Abkühlen ergeben sich dadurch starke mechanische Verspannungen im Silizium, welche zu Störungen im Kristallgitter und zu latenten Rissen führen können. Dieser Effekt wird umso schlimmer, je grosser die Siliziumtabletten werden.
309827/0974
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Gettern von Halbleitern, insbesondere Silizium, anzugeben, das die Nachteile der bekannten Verfahren vermeidet. E s ist weiterhin deren Aufgabe, eine zur Durchführung des Verfahrens geeignete Einrichtung zu schaffen.
Das zur Lösung der vorgenannten Aufgabe vorgesehene Verfahren ist erfindungsgemäss dadurch gekennzeichnet, dass der Halbleiter zusammen mit einem im Gettertemperaturbereich keine chemische oder sonstige Verbindung nut dem Halbleitermaterial eingehenden, eine höhere Löslichkeit als die Konzentration der zu getternden Verunreinigungen aufweisenden, mit dem Halbleiter in innigem Kontakt stehenden Festkörper auf eine Temperatur zwischen 800°C und 13000C, vorzugsweise 10000C und 1200°C, gebracht wird.
Zum Gettern der am häufigsten auftretenden Verunreinigungen, wie Kupfer, Gold, Elementen der Fe-Ni-Gruppe, sind dabei erfindungsgemäss aus Quarz (SiOp), Siliziumnitrid oder Bornitrid bestehende Festkörper, beispielsweise in Form von Scheiben oder Platten, vorgesehen. Diese sind im Gettertemperaturbereich fest und gehen keine Verbindung mit dem Halbleitermaterial ein .
Die Erfindung wird nachstehend anhand von in der Zeichnung dargestellter Ausführungsbeispiele näher erläutert.
309827/0974
In der Zeichnung zeigt
Fig. 1 ein erstes Ausführungsbeispiel einer Einrichtung zum Gettern von Halbleitern,
Fig. 2 ein zweites, bevorzugtes Ausführungsbeispiel einer Einrichtung zum Gettern von Halbleitern.
In Fig. 1 sind zwei Halbleiterscheiben 1, 2 zwischen zwei Quarzglas-riatten J5, ** angeordnet. Die Halbleiterscheiben bestehen beispielsweise aus Silizium und sind bereits fertig diffundiert, d.h. sind mit der gewünschten Anzahl von pn-Uebergängen versehen und v/eisen das gewünschte Dotierungsprofil auf. Da die Halbleiterscheiben im allgemeinen planparallele Stirnflächen aufweisen und gleiche Dicke haben, genügt es, lediglich ebenfalls plane Quarzglas-Platten zu verwenden.
Diese Anordnung wird nun in einen Ofen, z.B. einen laborüblichen Diffusionsofen, der nicht weiter dargestellt ist, eingebracht und auf eine Temperatur von 1000 C bis 1200 C gebracht. Die Gettertemperatur soll dabei niedriger sein als die Diffusionstemperatur, um das eingestellte Dotierungsprofil nicht zu stören oder zu verändern. Weiterhin soll die Gettertemperatur niedriger sein als der Schmelzpunkt des Quarzglases.
309827/0974
Mach der üblichen Behandlungszeit (etwa 24 h) wird die An-Ordnung dem Ofen entnommen und auf die Übliche V/eise abgekühlt.
Während der Wärmebehandlung diffundieren die (eingangs erwähnten) ungewollten Verunreinigungen aus dem Silizium in das Quarzglas. Diese Diffusion hat ihre Ursache darin, dass die Löslichkeit des Quarzglases Γ'ύν sogennnnto schnelle Diffusanten die des Siliziums übersteigt. Heben Quarz weisen die Stoffe Siliziumnitrid und Bornitrid die gleichen vorteilhaften Eigenschaften auf. Aus Gründen der Wirtschaftlichkeit dürfte Jedoch dem Quarz der Vorzug gegeben werden, da Siliziumnitrid wesentlich teurer ist als Quarz.
Bei der Verwendung von Quarz und Siliziumnitrid kann iir. Gegensatz zum Bornitrid auf eine Evakuierung des Ofens ocie:· Ainpullengetterung in inerter Atmosphäre verzichtet werde-η. bornitrid hingegen verglast in Gegenwart von Wasserdampf, so dass bei der Verwendung uieser Substanz die üul.terung im Vakuum oder in Inertgas erfolgen muss. i>nrüberhinaus WO ist iiornitrLd einen weiteren, Jeu..ich nur· scheinbaren \'ueiite i.. auf: Bor ist ein geläufiger, ijotierun./isiai ttel. Wird bornitrid auf Gettertemperatur erhitzt, so tritt bor aus unJ ciffuadiert in das Silizium und ändert dort die vorhandene Dotierung oder das vorhandene Dotiorungsprofi1. Die:.ο Bor;iiffu-
309827/Q974 BAD original
sion während des Getterns kann nun bei bestimmten Anv.cndüngen dazu benutzt werden, überhaupt erst bestimmte Stürstellenkonzentrationen oder Dotierungsprofile zu erzeugen. Auf diese Weise lassen sich der letzte .Diffusionsschritt und das Gettern in einem einzigen Verfahrensschritt zusammenfassen, wodurch eine bedeutende Verkürzung der Gesamtbehandlungszeit des Halbleiterelementes erreicht wird.
Während KIg. 1 eine prinzipielle Ausführungform einer Gcttereinrichtung zeigt, die sich aufgrund ihrer schiechoen Raumausnutzung wenig für den serienmässigcn Einsatz eignet, vermeidet das in Fig. 2 dargestellte Ausführungsbcispiei diesen Nachteil. Ein abwechselnd aus Halbleiterscheibe η *j und Quarzglas-Scheiben 6 gleichen Durchmessers aufgebauter Stapel ist in einem Dreifuss 7 eingelagert. Der Dreifuss besteht aus einer Grundplatte 8 und Deinen 9» 10 und 11 und ist ebenfalls aus Quarzglas gefertigt. Die Dicke der Quarzglas-Scheiben beträgt zwischen 0,2 und 0,5» vorzugsweise 0,3 mm. Dieses Mass stellt einen guten Kompromiss zwischen Raumausnutüung und Gebrauchsdauer der Scheiben 6 dar, da sich Letztere erschöpfen.
Anstelle von Quarzglas können die Scheiben i> auch aus Siliziumnitrid oder Bornitrid bestehen, jedoch gilt auch hier wieder die oben gemachte Einschränkung. ·
309827/0974
BAD ORIGINAL
Weitergehende Untersuchungen haben gezeigt, cL.rjs sich die Getterwirkung der genannten Substanzen noch steigern lässt, wenn die dem Halbleiter zugewandten Oberflächen der Platten oder Scheiben eine bestimmte Oberflächenrauhigkeit aufweisen. Es hat sich als besonders günstig erwiesen, die genannten Oberflächen so auszubilden, dass ihre Rauhtiefe einen Wert zwiscnen 1 und 15/Um, vorzugsweise zwischen j5 und 1 ,um, .hat und dass die beiden in Kontakt stehenden Flächen so eben sind, dass die, beiderseitigen Abweichungen der gemittelten Fläche von einer geometrischen Ebene nicht grosser sind als die Rauhtiefe. Diese Bedingungen werden zum Beispiel von Quarzglasscheiben, die auf die übliche Weise mittels Absägen von Quarzglasstangen hergestellt sind, erreicht.
Das erfindungsgemässe Verfahren zum (Jettern von halbleitern ist hinsichtlich Einfachheit, und Wirksamkeit allen bekannten Verfahren überlegen. Mechanische Verspannungen im Kalbleiter werden auf ein Minimum reduziert, was insbesondere für Halbleiterscheiben von 50 und mehr Millimeter Durchmesser von überragender Bedeutung ist.
309827/0974 bad original'

Claims (9)

169/71 Patentansprüche
1. Verfahren zum Gettern von Halbleitern, dadurch gekennzeichnet, dass der Halbleiter (1,2,5) zusammen mit einem im Gettertemperaturbereich keine chemische oder sonstige Verbindung mit dem Halbleitermaterial eingehenden, eine höhere Löslichkeit als die Konzentration der zu getternden Verunreinigungen aufweisenden, mit dem Halbleiter in innigem Kontakt stehenden Festkörper (3,^,6) auf eine Temperatur zwischen 80O0C und 130O0C, vorzugsweise 10000C bis 12000C, gebracht wird.
2. Verfahren nach Anspruch 1, dadurch Gekennzeichnet, dass ein aus Quarzglas, Siliziumnitrid oder Bornitrid bestehender Festkörper (3,4,6) verwendet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Wärmebehandlung im Vakuum oder in inerter Atmosphäre erfolgt.
Ί. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Wärmebehandlung in einer evakuierten oder mit Inertgas gefüllten Ampulle erfolgt.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Festkörper Platten oder Scheiben mit einer Dicke zwischen 0,1 und 1 mm, vorzugsweise 0,3 und 0,7 mm, verwendet werden.
309827/0974
169/71
6» Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass Platten oder Scheiben verwendet werden, deren denj Halbleiter zugewandten Oberflächen eine Rauhtiefe zwischen 1 /um und 15 /im, vorzugsweise zwischen 3 /im und 7 /im, aufweisen.
7« Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass bei der Verwendung von Bornitrid dieses gleichzeitig zum Erzeugen einer bestimmten Störstellenkonzentration und/oder eines bestimmten Dotierungsprofils im Halbleiter verwendet wird«
8« Einrichtung zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, dass der zu vetternde Halbleiter (1,2,5) zwischen zwei Pestkörpern (3»^,6) angeordnet ist, und dass die aus dem Halbleiter und den zwei Pestkörpern bestehende Anordnung in einen Ofen eingebracht ist, in dem Gettertemperatur herrscht.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass zum gleichzeitigen Gettern mehrerer Halbleiter diese unter Zwischenschaltung je eines Pestkörpers zu einem Stapel zusammengefasst werden.
10« Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass
309827/097/,
die Halbleiterscheiben und die Festkörper in eine Haltevorrichtung (Τ)* die aus dem gleichen Material y/ie das des Pestkörpers besteht, eingelegt werden.
AKTIENGESELLSCHAFT BROWN, BOVERI & GIE.
309 827/097
DE2203123A 1971-12-20 1972-01-24 Verfahren zum Gettern von Halbleitern Expired DE2203123C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH1843171A CH539950A (de) 1971-12-20 1971-12-20 Verfahren und Einrichtung zum Gettern von Halbleitern

Publications (3)

Publication Number Publication Date
DE2203123A1 true DE2203123A1 (de) 1973-07-05
DE2203123B2 DE2203123B2 (de) 1980-05-29
DE2203123C3 DE2203123C3 (de) 1981-02-05

Family

ID=4432932

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2203123A Expired DE2203123C3 (de) 1971-12-20 1972-01-24 Verfahren zum Gettern von Halbleitern

Country Status (4)

Country Link
US (1) US3856472A (de)
CH (1) CH539950A (de)
DE (1) DE2203123C3 (de)
SE (1) SE380674B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4265720A (en) * 1978-12-21 1981-05-05 Siemens Aktiengesellschaft Storage material for hydrogen

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4144099A (en) * 1977-10-31 1979-03-13 International Business Machines Corporation High performance silicon wafer and fabrication process
US4277303A (en) * 1978-08-07 1981-07-07 The Harshaw Chemical Company Getter for melt-grown scintillator ingot and method for growing the ingot
US4401505A (en) * 1982-03-31 1983-08-30 The United States Of America As Represented By The Administrator National Aeronautics And Space Administration Method of increasing minority carrier lifetime in silicon web or the like
DE3219399C2 (de) * 1982-05-24 1984-05-10 Spindler & Hoyer GmbH & Co, 3400 Göttingen Bausatz zum Aufbau einer mikrooptischen Bank
US4727993A (en) * 1984-03-09 1988-03-01 Tegal Corporation Wafer cassette having multi-directional access
US4919278A (en) * 1988-06-13 1990-04-24 Howen Phillip J Holder for containers and covers
US5828502A (en) * 1994-09-26 1998-10-27 Afshari; Ali Optical bench system
US7201639B2 (en) * 2001-04-24 2007-04-10 Hitachi Global Storage Technologies Netherlands B.V. Powder for disks
US6619486B1 (en) * 2002-03-25 2003-09-16 Carlos J. Veloso Flipper/catcher integrated with guide pin for up-stacking of die-cut thermoformed parts
US20060043033A1 (en) * 2004-08-31 2006-03-02 Lynn James P Container stacker, stabilizer and aligner
US20150250309A1 (en) * 2014-03-06 2015-09-10 Kristina McLoud Pillow Holding Device
USD801087S1 (en) 2014-12-04 2017-10-31 Kristina McLoud Pillow holder
US10278528B1 (en) * 2018-03-15 2019-05-07 Jimmy Godsby Ball cap holder

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1127319A (en) * 1913-12-24 1915-02-02 Walter S Thompson Rack or holder.
US2187355A (en) * 1937-02-04 1940-01-16 Cushman S Sons Inc Apparatus for the manufacture of baked goods
GB849550A (en) * 1958-01-30 1960-09-28 Gen Electric Co Ltd Improvements in or relating to the heat treatment of silicon
US3007816A (en) * 1958-07-28 1961-11-07 Motorola Inc Decontamination process
US3128213A (en) * 1961-07-20 1964-04-07 Int Rectifier Corp Method of making a semiconductor device
DE1514807B2 (de) * 1964-04-15 1971-09-02 Texas Instruments Inc., Dallas. Tex. (V.St.A.) Verfahren zum herstellen einer planaren halbleiteranordnung
US3429818A (en) * 1965-02-12 1969-02-25 Tyco Laboratories Inc Method of growing crystals
NL6615376A (de) * 1966-11-01 1968-05-02

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4265720A (en) * 1978-12-21 1981-05-05 Siemens Aktiengesellschaft Storage material for hydrogen

Also Published As

Publication number Publication date
CH539950A (de) 1973-07-31
SE380674B (sv) 1975-11-10
DE2203123C3 (de) 1981-02-05
DE2203123B2 (de) 1980-05-29
US3856472A (en) 1974-12-24

Similar Documents

Publication Publication Date Title
DE2153103C3 (de) Verfahren zur Herstellung integrierter Schaltungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung
DE1966236C3 (de) Verfahren zum Einbringen von Haftstellen in Transistorhalbleiterstrukturen
DE2203123A1 (de) Verfahren und einrichtung zum gettern von halbleitern
DE2425382A1 (de) Verfahren zur herstellung von isolierschicht-feldeffekttransistoren
DE2544736A1 (de) Verfahren zum entfernen von verunreinigungen aus monokristallinem silicium
DE1614374A1 (de) Halbleitereinrichtung und Verfahren zu ihrer Herstellung
DE2917455A1 (de) Verfahren zur vollstaendigen ausheilung von gitterdefekten in durch ionenimplantation von phosphor erzeugten n-leitenden zonen einer siliciumhalbleitervorrichtung und zugehoerige siliciumhalbleitervorrichtung
DE2823967A1 (de) Npn-transistor
DE4029826C2 (de)
DE3217026A1 (de) Halbleitervorrichtung
DE2025611A1 (de)
DE3304255A1 (de) Halbleitersubstrat und verfahren zur herstellung einer halbleiteranordnung unter verwendung dieses substrats
DE1005647B (de) Verfahren zum Verhindern negativer Leitungskanaele in der p-leitenden Zone eines Germaniumtransistorelementes und ein nach diesem Verfahren hergestelltes Germaniumtransistorelement
DE1930423A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2162219A1 (de) Verfahren zum Herstellen eines Feldeffekttransistors
DE2439535A1 (de) Verfahren zum eindiffundieren aktiver stoerelemente in halbleitermaterialien
DE1102287B (de) Verfahren zur Herstellung von scharfen pn-UEbergaengen in Halbleiterkoerpern von Halbleiter-anordnungen durch Zusammenschmelzen einer p-leitenden Zone mit einer n-leitenden Zone in einem Erhitzungs-prozess
DE1963131A1 (de) Verfahren zur Herstellung von Halbleiterelementen
DE7202435U (de)
DE2827330C2 (de) Verfahren zur Verminderung des Breitbandrauschens
DE1816082B2 (de)
DE2363269A1 (de) Verfahren zum herstellen einer mehrzahl von p-n uebergaengen in einem einzigen diffusionszyklus
DE2743641A1 (de) Verfahren und vorrichtung zum herstellen von amorphen halbleitervorrichtungen
DE1564373A1 (de) Vorrichtung mit Silicium p - n Vereinigungszone und Verfahren zur Herstellung der Vorrichtung
DE1186950C2 (de) Verfahren zum entfernen von unerwuenschten metallen aus einem einen pn-uebergang aufweisenden silicium-halbleiterkoerper

Legal Events

Date Code Title Description
OD Request for examination
OF Willingness to grant licences before publication of examined application
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee