DE19503964B4 - Datenausgabepuffer einer Halbleitervorrichtung - Google Patents

Datenausgabepuffer einer Halbleitervorrichtung Download PDF

Info

Publication number
DE19503964B4
DE19503964B4 DE19503964A DE19503964A DE19503964B4 DE 19503964 B4 DE19503964 B4 DE 19503964B4 DE 19503964 A DE19503964 A DE 19503964A DE 19503964 A DE19503964 A DE 19503964A DE 19503964 B4 DE19503964 B4 DE 19503964B4
Authority
DE
Germany
Prior art keywords
transistor
circuit
signal
voltage
activated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19503964A
Other languages
English (en)
Other versions
DE19503964A1 (de
Inventor
Jung Tae Kwon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE19503964A1 publication Critical patent/DE19503964A1/de
Application granted granted Critical
Publication of DE19503964B4 publication Critical patent/DE19503964B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Datenausgabepuffer einer Halbleitervorrichtung, gekennzeichnet durch
eine Halteschaltung, die ein erstes, zweites und drittes Halte-(bzw. Latch-)signal aufgrund eines Freigabesignales für die Datenausgabe und eines Eingangssignales ausgibt;
einen Pull-down-Transistor, der durch das dritte Haltesignal der Halteschaltung aktiviert wird;
eine Verzögerungsschaltung zur Verzögerung des zweiten Haltesignales der Halteschaltung;
einen ersten Schaltkreis, der aufgrund eines Ausgangssignales der Verzögerungsschaltung eingeschaltet wird;
einen zweiten Schaltkreis, der mit dem ersten Schaltkreis verbunden ist und aufgrund des zweiten Haltesignales der Halteschaltung eingeschaltet wird;
eine Steuerschaltung, die durch das erste Haltesignal und den Betrieb der ersten und zweiten Schaltkreise aktiviert wird;
einen Bezugsspannungsgenerator zur Erzeugung einer konstanten Bezugsspannung;
einen Spannungskomparator, der durch ein Ausgangssignal der Steuerschaltung aktiviert wird und die Ausgangsspannung eines Datenausgangspuffers mit der Ausgangsspannung des Bezugsspannungskomparators vergleicht, so dass ein Vergleichssignal an die Steuerschaltung geliefert wird;
einen Pull-up-Transistor, der aufgrund eines weiteren Ausgangssignales der Steuerschaltung aktiviert wird und...

Description

  • Die Erfindung betrifft einen Datenausgabepuffer einer Halbleitervorrichtung und insbesondere einen Datenausgabepuffer, mit dem sich das Rauschen in einer Netzleitung herabsetzen lässt, wenn ein Ausgabedatensignal invertiert wird, indem das Ausgangssignal des Puffers auf eine Bezugsspannung gleichgesetzt wird, wenn der Puffer eine Spannung mit einem hohen Potentialniveau ausgibt, um die Ausgangsspannung unabhängig von einer Änderung der Betriebsspannung des Puffers konstant zu halten.
  • Im allgemeinen gibt ein Ausgabepuffer die von einer Speicherzelle gelesenen Daten an einer Ausgangsklemme bei Anliegen eines Freigabesignales für die Datenausgabe ab. Wenn die Betriebsspannung des Ausgabepuffers ansteigt, erhöht sich auch dessen Ausgangsspannung. Der Lade- oder Entladestrom, der sich durch einen Pull-up-Transistor oder einen Pull-down-Transistor fliesst, steigt an, wenn die Ausgangsspannung des Datenausgabepuffers auf ein niedriges Potentialniveau von einem hohen Potentialniveau oder auf ein hohes Potentialniveau von einem niedrigen Potentialniveau wechselt. Folglich wird in Netzleitungen ein Rauschen hervorgerufen, das zu verschiedenen Betriebsfehlern führen kann.
  • Aus der US 5 121 013 A ist ein Datenausgabepuffer bekannt, bei dem Pull-down und Pull-up-Transistoren abhängig vom Signal an einer Ausgangsklemme angesteuert werden können. Aus der EP 439 407 A2 ist ein Datenausgabepuffer mit Halteschaltung und zusätzlichem Pull-up-Transistor an einer Ausgangsklemme bekannt.
  • Ein Ziel der Erfindung ist daher die Schaffung eines Datenausgabepuffers unter Behebung des Rauschproblemes.
  • Ein weiteres Ziel der Erfindung ist die Schaffung eines Datenausgabepuffers, der die Ausgangsspannung unabhängig von einer Änderung der Betriebsspannung des Ausgabepuffers konstant halten kann, indem die Ausgangsspannung des Puffers auf eine Bezugsspannung gleichgesetzt wird, wenn der Puffer eine Spannung mit hohem Potentialniveau abgibt.
  • Ein erfindungsgemäßer Ausgabepuffer einer Halbleitervorrichtung umfasst eine Halteschaltung 5, die ein erstes, zweites und drittes Haltesignal in Abhängigkeit eines Ausgabefreigabesignales und eines Eingangssignales ausgibt; einen Pull-down-Transistor Q12, der durch das erste Haltesignal der Halteschaltung 5 aktiviert wird; eine Verzögerungsschaltung 3 zur Verzögerung des zweiten Haltesignales der Halteschaltung 5; einen ersten Schaltkreis 7, der aufgrund eines Ausgangssignales der Verzögerungsschaltung 3 eingeschaltet wird; einen zweiten Schaltkreis 8, der mit dem ersten Schaltkreis 7 verbunden ist und aufgrund des zweiten Haltesignales der Halteschaltung 5 eingeschaltet wird; eine Steuerschaltung 6, die durch das erste Haltesignal und den Betrieb der ersten und zweiten Schaltkreise 7 und 8 aktiviert wird; einen Bezugsspannungsgenerator 4 zur Schaffung einer konstanten Bezugsspannung; einen Spannungskomparator 1, der durch ein Ausgangssignal der Steuerschaltung 6 aktiviert wird und die Ausgangsspannung des Datenausgabepuffers 100 mit der Ausgangsspannung des Bezugsspannungsgenerators 4 vergleicht, so dass er ein Vergleichssignal an die Steuerschaltung 6 liefert; einen Pull-up-Transistor Q11, der aufgrund eines weiteren Ausgangssignales der Steuerschaltung 6 aktiviert wird und mit dem Pull-down-Transistor Q12 über eine Ausgangsklemme verbunden ist; und einen Spannungsregler 2, der durch das zweite Haltesignal der Halteschaltung 5 aktiviert wird und mit der Ausgangsklemme und dem Bezugspannungsgenerator 4 verbunden ist.
  • Der Spannungskomparator 1 besteht aus einem Differentialverstärker, der zwischen einer Spannungsversorgungsquelle und Masse angeschlossen ist, einem Transistor Q6, der mit der Spannungsversorgungsquelle verbunden ist und durch den Betrieb des Differentialverstärkers aktiviert wird, und einer Stromquelle I, die zwischen dem Transistor Q6 und der Masse angeschlossen ist. Die Verzögerungsschaltung 3 besteht aus einer Vielzahl von Invertern.
  • Der Spannungsregler 2 umfasst einen Differentialverstärker, der zwischen einer Spannungsversorgungsquelle und der Masse angeschlossen ist, einen Transistor Q16, der zwischen einer Ausgangsklemme des Differentialverstärkers und der Spannungsversorgungsquelle angeschlossen ist, und einen Transistors Q13, der zwischen der Spannungsversorgungsquelle und der Datenausgangsklemme angeschlossen ist, wobei der Transistor Q13 in Abhängigkeit von der Ausgangsspannung des Differentialverstärkers aktiviert wird.
  • Die Steuerschaltung 6 umfasst einen ersten Transistor Q8, der zwischen dem Spannungskomparator und der Masse angeschlossen ist und aufgrund des zweiten Haltesignales abgeschaltet wird; einen zweiten Transistor Q7, der zwischen einer Spannungsversorgungsquelle und dem ersten Schaltkreis 7 angeschlossen ist und durch den Betrieb des ersten Transistors Q8 aktiviert wird; einen ersten Inverter G11, der zwischen dem ersten Schaltkreis 7 und dem ersten Transistor Q8 angeschlossen ist; und einen zweiten Inverter G12, der zwischen dem ersten Inverter G11 und dem Pull-up-Transistor Q11 angeschlossen ist.
  • Die Erfindung wird nachfolgend anhand der Zeichnung näher beschrieben. Es zeigen:
  • 1 im Detail den Schaltplan eines Datenausgabepuffers einer Halbleitervorrichtung nach der Erfindung, und
  • 2 eine Spannungswellenform zur Erläuterung der Wirkung der Schaltung nach 1.
  • In der Zeichnung tragen gleiche Teile durchgehend die gleichen Bezugszeichen.
  • 1 zeigt detailliert die Schaltung eines Datenausgabepuffers einer Halbleitervorrichtung nach der Erfindung.
  • Wenn sich der Datenausgabepuffer 100 in Stand-by-Betrieb befindet, liegt ein Freigabesignal OE für die Datenausgabe an NAND-Gattern G2 und G3 mit einem Potentialniveau "NIEDRIG" an. Folglich wird der Ausgang des NAND-Gatters G2 (Knoten N1) auf dem Potentialniveau "HOCH" gehalten. Ein Transistor Q8 wird aufgrund des Potentialniveaus "HOCH" aktiviert, was bewirkt, dass ein Knoten N5 auf ein Potentialniveau "NIEDRIG" gehalten ist. Ein Pull-up-Transistor Q11 wird abgeschaltet, da das Potentialniveau "NIEDRIG" des Knotens N5 durch einen Inverter G12 auf ein Potentialniveau "HOCH" invertiert wird. Der Ausgang des NAND-Gatters G3 (Knoten N3) wird auf einem Potentialniveau "HOCH" gehalten. Ein Pull-down-Transistor Q12 wird abgeschalten, da das Potentialniveau "HOCH" des Knotens N3 durch einen Inverter G10 auf ein Potentialniveau "NIEDRIG" invertiert wird. Infolge davon entwickelt die Ausgangsklemme Dout eine hohe Impedanz.
  • Wenn Daten mit einem Potentialniveau "NIEDRIG" an der Ausgangsklemme Dout ausgegeben werden, befindet sich ein Eingangssignal DO, das von einem Leseverstärker (in 2 nicht gezeigt) stammt, auf einem Potentialniveau "NIEDRIG" und das Freigabesignal OE auf einem Potentialniveau "HOCH". Der Ausgang des NAND-Gatters G2 wird auf dem Potentialniveau "HOCH" und der Ausgang des NAND-Gatters G3 auf dem Potentialniveau "NIEDRIG" gehalten, da das Ausgangssignal DO durch einen Inverter G1 invertiert wird. Der Ausgang des NAND-Gatters G3 wird durch den Inverter G10 invertiert, was den Pull-down-Transistor Q12 aktiviert. Folglich wird die Ausgangsklemme Dout auf dem Potentialniveau "NIEDRIG" gehalten. Zu diesem Zeitpunkt ist ein Spannungsregler 2 nicht in Betrieb, da ein Transistor Q19 durch den Ausgang des Inverters G4 abgeschaltet ist, der auf dem Potentialniveau "NIEDRIG" gehalten wird. Der Spannungsregler 2 umfasst einen Differentialverstärker mit Transistoren Q14, Q15, Q17, Q18 und Q19 und einen parallel zu einem Pull-up-Transistor Q11 angeschlossenen Transistor Q13, der durch den Ausgang des Differentialverstärkers und des Transistors Q16 gesteuert wird. Wenn das Potentialniveau des Knotens N2 das Niveau "NIEDRIG" erreicht, wird der Transistor Q16 eingeschaltet, während der Transistor Q13 abgeschaltet wird. Daher bleibt die Ausgangsklemme Dout auf dem Potentialniveau "NIEDRIG.
  • Wenn Daten mit einem Potentialniveau "HOCH" an der Ausgangsklemme Dout ausgegeben werden, befinden sich das Eingangssignal DO, das von einem Leseverstärker stammt, und das Freigabesignal OE auf dem Potentialniveau "HOCH". Wenn der Knoten N3 auf das Potentialniveau "HOCH" wechselt, wird der Pull-down-Transistor Q12 abgeschaltet. Wenn der Knoten N1 auf das Potentialniveau "NIEDRIG" wechselt, wird ein Transistor Q8 abgeschaltet. Der Transistor Q10 und der Transistor Q19 des Spannungsreglers 2 werden durch das Potentialniveau "HOCH" des Knotens N2 eingeschaltet, wodurch der Spannungsregler 2 in Betrieb gesetzt wird. Gleichzeitig wird ein Knoten N7 auf dem Potentialniveau "NIEDRIG" gehalten, wenn der Ausgang des Inverters G4 durch eine Verzögerungsschaltung 3 mit Invertern G5, G6, G7, G8 und G9 invertiert wird. D.h. der Knoten N7 wird auf dem Potentialniveau "HOCH" während der Schaltverzögerungszeit der Inverter G5, G6, G7, G8 und G9 gehalten.
  • Der Transistor Q9 wird durch das Potentialniveau "HOCH" des Knotens N2 eingeschaltet. Ein Knoten N6 wird auf dem Potentialniveau "NIEDRIG" gehalten, da die Transistoren G9 und Q10 eingeschaltet sind. Der Knoten N8 wird auf dem Potentialniveau "NIEDRIG" durch den Betrieb der Inverter G11 und G12 gehalten, was einen Pull-up-Transistor Q11 einschaltet. Daher wird das Potentialniveau der Ausgangsklemme Dout allmählich durch die Betätigung des Pull-up-Transistors Q11 und des Transistors Q13 des Spannungsreglers 2 erhöht. Zu diesem Zeitpunkt ist ein Transistor Q5 eines Spannungskomparators 1 durch das Potentialniveau "HOCH" eines Knotens N5 eingeschaltet, was den Spannungskomparator 1 in Betrieb setzt. Der Spannungskomparator 1 umfasst einen Differentialverstärker mit Transistoren Q1, Q2, Q3, Q4 und Q5, einen Transistor Q6, der zwischen einer Spannungsversorgungsquelle VDD und dem Knoten N6 angeschlossen ist und durch den Ausgang des Differentialverstärkers gesteuert wird, und eine Stromquelle I, die zwischen dem Knoten N6 und Masse angeschlossen ist. Nachdem die Verzögerungszeit der Verzögerungsschaltung 3 verstrichen ist, wechselt der Knoten N7 auf das Potentialniveau "NIEDRIG" und wird dadurch der Transistor Q9 abgeschaltet. Der Knoten N6 wird dadurch auf dem Ausgangspotentialniveau des Spannungskomparators 1 durch den Betrieb des Transistors Q7 und der Stromquelle I gehalten.
  • Wenn z.B. die Bezugsspannung Vref von einem Bezugsspannungsgenerator 4 eine gleiche Grösse wie die Ausgangsspannung VOH an der Ausgangsklemme Dout hat, wird die Ausgangsspannung OUT1 des Differentialverstärkers auf dem Potentialniveau "NIEDRIG" gehalten. Folglich wird der Transistor Q6 eingeschaltet, so dass der Knoten N6 auf das Potentialniveau "HOCH" wechselt. Ferner wird der Knoten N5 auf dem Potentialniveau "NIEDRIG" gehalten, was den Spannungskomparator 1 abschaltet. Darüber hinaus wird der Pull-up-Transistor Q11 abgeschaltet, was die Datenausgabeklemme Dout auf der gleichen Spannung wie die des Bezugsspannungsgenerators 4 hält.
  • Änderungen in der Ausgangsspannung VOH, die an der Ausgangsklemme Dout auftreten, werden nachfolgend mit Bezug auf 2 beschrieben.
  • Wenn die Ausgangsspannung VOH niedriger als die Bezugsspannung Vref des Bezugsspannungsgenerators 4 ist (d.h. VOH < Vref; Bereich A in 2), wird die Ausgangsspannung VOH durch den Pull-up-Transistor Q11 und den Transistor Q13 des Spannungsreglers 2 heraufgesetzt. Nach Verstreichen der Verzögerungszeit wird, wenn die Ausgangsspannung VOH grösser als die Bezugsspannung Vref ist (d.h. VOH > Vref; Bereich B in 2), das Potentialniveau des Knotens N6 auf dem Zustand "HOCH" durch den Betrieb eines Latch-Back-Transistors Q7 gehalten, was den Pull-up-Transistor Q11 und den Transistor Q13 abschaltet. Wie in 2 zu sehen ist, steigt, wenn die Ausgangsspannung VOH kleiner als die Bezugsspannung Vref im Bereich C ist, die Ausgangsspannung VOH wegen der Aktivierung des Transistors Q13 wieder an. Folglich wird die Ausgangsspannung VOH an der Ausgangsklemme Dout auf einem Niveau gleich der Bezugsspannung Vref gehalten.
  • Wie zuvor beschrieben wurde, wird durch die Erfindung das in einer Netzleitung erzeugte Rauschen herabgesetzt, wenn ein Datenausgangssignal invertiert wird, im besonderen dadurch, dass die Ausgangsspannung des Ausgabepuffers auf eine Bezugsspannung unabhängig von einer Änderung seiner Betriebsspannung gleichgesetzt wird.

Claims (5)

  1. Datenausgabepuffer einer Halbleitervorrichtung, gekennzeichnet durch eine Halteschaltung, die ein erstes, zweites und drittes Halte-(bzw. Latch-)signal aufgrund eines Freigabesignales für die Datenausgabe und eines Eingangssignales ausgibt; einen Pull-down-Transistor, der durch das dritte Haltesignal der Halteschaltung aktiviert wird; eine Verzögerungsschaltung zur Verzögerung des zweiten Haltesignales der Halteschaltung; einen ersten Schaltkreis, der aufgrund eines Ausgangssignales der Verzögerungsschaltung eingeschaltet wird; einen zweiten Schaltkreis, der mit dem ersten Schaltkreis verbunden ist und aufgrund des zweiten Haltesignales der Halteschaltung eingeschaltet wird; eine Steuerschaltung, die durch das erste Haltesignal und den Betrieb der ersten und zweiten Schaltkreise aktiviert wird; einen Bezugsspannungsgenerator zur Erzeugung einer konstanten Bezugsspannung; einen Spannungskomparator, der durch ein Ausgangssignal der Steuerschaltung aktiviert wird und die Ausgangsspannung eines Datenausgangspuffers mit der Ausgangsspannung des Bezugsspannungskomparators vergleicht, so dass ein Vergleichssignal an die Steuerschaltung geliefert wird; einen Pull-up-Transistor, der aufgrund eines weiteren Ausgangssignales der Steuerschaltung aktiviert wird und mit dem Pull-down-Transistor über eine Ausgangsklemme verbunden ist; und einen Spannungsregler, der durch das zweite Haltesignal der Halteschaltung aktiviert wird und mit der Ausgangsklemme und dem Bezugsspannungsgenerator verbunden ist.
  2. Datenausgabepuffer nach Anspruch 1, dadurch gekennzeichnet, dass der Spannungskomparator aufweist: einen Differentialverstärker, der zwischen einer Spannungsversorgungsquelle und Masse angeschlossen ist; einen Transistor, der mit der Spannungsquelle verbunden ist und durch den Betrieb des Differentialverstärkers aktiviert wird; und eine zwischen dem Transistor und der Masse angeschlossene Stromquelle.
  3. Datenausgabepuffer nach Anspruch 1, dadurch gekennzeichnet, dass die Verzögerungsschaltung eine Vielzahl von Invertern aufweist.
  4. Datenausgabepuffer nach Anspruch 1, dadurch gekennzeichnet, dass der Spannungsregler aufweist: einen Differentialverstärker, der zwischen einer Spannungsversorgungsquelle und der Masse angeschlossen ist; einen Transistor, der zwischen einer Ausgangsklemme des Differentialverstärkers und der Spannungsversorgungsquelle angeschlossen ist; und einen Transistor, der zwischen der Spannungsversorgungsquelle und der Datenausgangsklemme angeschlossen ist, wobei der Transistor aufgrund der Ausgangsspannung des Differentialverstärkers aktivierbar ist.
  5. Datenausgabepuffer nach Anspruch 1, dadurch gekennzeichnet, dass die Steuerschaltung aufweist: einen ersten Transistor, der zwischen dem Spannungskomparator und der Masse angeschlossen ist, wobei der erste Transistor aufgrund des zweiten Haltesignales aktivierbar ist; einen zweiten Transistor, der zwischen einer Spannungsversorgungsquelle und dem ersten Schaltkreis angeschlossen ist, wobei der zweite Transistor durch den Betrieb des ersten Transistors aktivierbar ist; einen ersten Inverter, der zwischen dem ersten Schaltkreis und dem ersten Transistor angeschlossen ist; und einen zweiten Inverter, der zwischen dem ersten Inverter und dem Pull-up-Transistor angeschlossen ist.
DE19503964A 1994-02-07 1995-02-07 Datenausgabepuffer einer Halbleitervorrichtung Expired - Fee Related DE19503964B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019940002244A KR960013859B1 (ko) 1994-02-07 1994-02-07 반도체 소자의 데이타 출력버퍼
KR94-2244 1994-02-07

Publications (2)

Publication Number Publication Date
DE19503964A1 DE19503964A1 (de) 1995-08-10
DE19503964B4 true DE19503964B4 (de) 2006-04-13

Family

ID=19376924

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19503964A Expired - Fee Related DE19503964B4 (de) 1994-02-07 1995-02-07 Datenausgabepuffer einer Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US5508635A (de)
JP (1) JP2824405B2 (de)
KR (1) KR960013859B1 (de)
DE (1) DE19503964B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09261031A (ja) * 1996-03-21 1997-10-03 Oki Micro Design Miyazaki:Kk 半導体集積回路の出力バッファ回路
US6018265A (en) * 1997-12-10 2000-01-25 Lexar Media, Inc. Internal CMOS reference generator and voltage regulator
US6255867B1 (en) 2000-02-23 2001-07-03 Pericom Semiconductor Corp. CMOS output buffer with feedback control on sources of pre-driver stage
US6404246B1 (en) 2000-12-20 2002-06-11 Lexa Media, Inc. Precision clock synthesizer using RC oscillator and calibration circuit
KR100411024B1 (ko) * 2001-06-29 2003-12-12 주식회사 하이닉스반도체 출력 회로
US8629697B2 (en) * 2012-06-01 2014-01-14 SK Hynix Inc. Semiconductor integrated circuit and method of operating the same
US10334193B2 (en) 2016-02-11 2019-06-25 Samsung Electronics Co., Ltd. Read-out circuits of image sensors and image sensors including the same
US10840907B1 (en) * 2019-11-19 2020-11-17 Honeywell International Inc. Source-coupled logic with reference controlled inputs

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0439407A2 (de) * 1990-01-24 1991-07-31 Sony Corporation MOS-Ausgangsschaltung
US5121013A (en) * 1990-02-12 1992-06-09 Advanced Micro Devices, Inc. Noise reducing output buffer circuit with feedback path

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4857765A (en) * 1987-11-17 1989-08-15 International Business Machines Corporation Noise control in an integrated circuit chip
JP2922028B2 (ja) * 1991-08-30 1999-07-19 株式会社東芝 半導体集積回路の出力回路
US5184033A (en) * 1991-09-20 1993-02-02 Motorola, Inc. Regulated BiCMOS output buffer
US5367210A (en) * 1992-02-12 1994-11-22 Lipp Robert J Output buffer with reduced noise
US5248906A (en) * 1992-06-12 1993-09-28 Advanced Micro Devices, Inc. High speed CMOS output buffer circuit minimizes output signal oscillation and steady state current
JPH06112801A (ja) * 1992-09-29 1994-04-22 Hitachi Ltd 出力回路
KR0132504B1 (ko) * 1993-12-21 1998-10-01 문정환 데이타 출력버퍼
US5440258A (en) * 1994-02-08 1995-08-08 International Business Machines Corporation Off-chip driver with voltage regulated predrive
US5434519A (en) * 1994-10-11 1995-07-18 International Business Machines Corporation Self-resetting CMOS off-chip driver

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0439407A2 (de) * 1990-01-24 1991-07-31 Sony Corporation MOS-Ausgangsschaltung
US5121013A (en) * 1990-02-12 1992-06-09 Advanced Micro Devices, Inc. Noise reducing output buffer circuit with feedback path

Also Published As

Publication number Publication date
JPH0888558A (ja) 1996-04-02
KR950026114A (ko) 1995-09-18
KR960013859B1 (ko) 1996-10-10
DE19503964A1 (de) 1995-08-10
JP2824405B2 (ja) 1998-11-11
US5508635A (en) 1996-04-16

Similar Documents

Publication Publication Date Title
DE3853814T2 (de) Integrierte Halbleiterschaltung.
DE4101143C1 (de)
DE69119926T2 (de) CMOS-Klemmschaltungen
DE69119511T2 (de) Schnelle Ausgangspufferschaltung mit Vorverschiebung des Ausgangsspannungspegels
DE10322364B4 (de) Datenpuffer und Halbleiterspeicher sowie zugehöriges Verfahren zur Verzögerungszeitsteuerung
DE69522970T2 (de) Spannungspegelverschieber
DE69216142T2 (de) Vereinfachte Ausgangspufferschaltung mit niedriger Störspannung
DE69834756T2 (de) Eingangsschaltung für eine integrierte Schaltung
DE4213311C2 (de) Spannungserhöhungs- und Halteschaltung und eine solche enthaltende Ausgabepufferschaltung
DE69022644T2 (de) Steuerschaltung für den Datenausgang für eine Halbleiterspeicheranordnung.
DE69620323T2 (de) Eingangspufferschaltung
EP1365413A2 (de) Differentielle Strombewerterschaltung und Leseverstärkerschaltung zum Bewerten eines Speicherzustands einer SRAM-Halbleiterspeicherzelle
DE19954564B4 (de) Steuerungsschaltung für die CAS-Verzögerung
DE4236456C2 (de) Halbleiterspeichereinrichtung und Betriebsverfahren dafür
DE19503964B4 (de) Datenausgabepuffer einer Halbleitervorrichtung
DE4128737A1 (de) Verzoegerungskompensationsschaltkreis
DE69120160T2 (de) Integrierte Schaltung mit einer Eingabe-Pufferschaltung
DE3752067T2 (de) Sehr schnelles Datenabtasterverfahren und dynamische Halbleiterspeicheranordnung zur Realisierung dieses Verfahrens
DE69121967T2 (de) Datenbus-Klemmschaltung einer Halbleiterspeicheranordnung
DE4004771A1 (de) Eingangsschaltkreis fuer einen logikschaltkreis mit einem anschlussknoten und betriebsverfahren fuer diesen
DE69030575T2 (de) Integrierte Halbleiterschaltung mit einem Detektor
DE68925616T2 (de) Adressenübergangsabfühlschaltung
DE68927005T2 (de) Schaltung für einen differentiellen kreisverstärker
DE60104979T2 (de) Beschränkter eingangsspannungs-/beschränkter ausgangsspannungs-zwischenverstärker für hoch resistive oder hoch kapazitive signalleitungen und verfahren dafür
DE69125982T2 (de) Halbleiterspeicheranordnung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140902