DE1909290A1 - Verfahren zum selektiven Maskieren,insbesondere zur Herstellung von Halbleiterbauelementen kleiner Abmessung - Google Patents

Verfahren zum selektiven Maskieren,insbesondere zur Herstellung von Halbleiterbauelementen kleiner Abmessung

Info

Publication number
DE1909290A1
DE1909290A1 DE19691909290 DE1909290A DE1909290A1 DE 1909290 A1 DE1909290 A1 DE 1909290A1 DE 19691909290 DE19691909290 DE 19691909290 DE 1909290 A DE1909290 A DE 1909290A DE 1909290 A1 DE1909290 A1 DE 1909290A1
Authority
DE
Germany
Prior art keywords
layer
nickel
covered
masking
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19691909290
Other languages
German (de)
English (en)
Inventor
Mohr Theodor Oskar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1909290A1 publication Critical patent/DE1909290A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • H10D30/871—Vertical FETs having Schottky gate electrodes 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
DE19691909290 1968-03-01 1969-02-25 Verfahren zum selektiven Maskieren,insbesondere zur Herstellung von Halbleiterbauelementen kleiner Abmessung Withdrawn DE1909290A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH313168A CH471242A (de) 1968-03-01 1968-03-01 Verfahren zur selektiven Maskierung zu bearbeitender Flächen

Publications (1)

Publication Number Publication Date
DE1909290A1 true DE1909290A1 (de) 1969-09-25

Family

ID=4249277

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691909290 Withdrawn DE1909290A1 (de) 1968-03-01 1969-02-25 Verfahren zum selektiven Maskieren,insbesondere zur Herstellung von Halbleiterbauelementen kleiner Abmessung

Country Status (5)

Country Link
JP (1) JPS4939550B1 (enrdf_load_stackoverflow)
CH (1) CH471242A (enrdf_load_stackoverflow)
DE (1) DE1909290A1 (enrdf_load_stackoverflow)
FR (1) FR1600775A (enrdf_load_stackoverflow)
GB (1) GB1261651A (enrdf_load_stackoverflow)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH484517A (de) * 1968-06-28 1970-01-15 Ibm Verfahren zum Aufbringen eines Stoffes auf einen begrenzten Oberflächenbereich eines Halbleiters
FR2104704B1 (enrdf_load_stackoverflow) * 1970-08-07 1973-11-23 Thomson Csf
GB2127751B (en) * 1982-10-06 1986-04-23 Plessey Co Plc Producing narrow features in electrical devices
CN116936687B (zh) * 2023-09-18 2023-12-15 金阳(泉州)新能源科技有限公司 联合钝化背接触电池及去除侧蚀残留掩膜层的后制绒方法

Also Published As

Publication number Publication date
CH471242A (de) 1969-04-15
JPS4939550B1 (enrdf_load_stackoverflow) 1974-10-26
GB1261651A (en) 1972-01-26
FR1600775A (enrdf_load_stackoverflow) 1970-07-27

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2319883A1 (de) Verfahren zur herstellung einer halbleiteranordnung mit einem leitermuster und durch dieses verfahren hergestellte anordnung
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
EP0024572B1 (de) Elektrisch leitender Kontakt- oder Metallisierungsaufbau für Halbleitersubstrate
EP0034729A2 (de) Verfahren zur Herstellung einer GaAs-Halbleiteranordnung
DE1539078A1 (de) Oberflaechensperrschicht-Diode
DE1809115A1 (de) Verfahren zur Herstellung von mehrere Schichten umfassenden Leitungsverbindungen fuer Halbleiteranordnungen
DE2149766A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3604368A1 (de) Verfahren zur herstellung eines duennfilm-transistors
DE1803024C3 (de) Verfahren zum Herstellen von Feldeffekttransistorbauelementen
DE2123595A1 (de) Halbleiteranordnung
DE1589076C3 (de) Verfahren zum Herstellen von Halbleiteranordnungen mit tragfähigen elektrischen Leitern
DE2556038A1 (de) Verfahren zur herstellung von feldeffekttransistoren fuer sehr hohe frequenzen nach der technik integrierter schaltungen
DE1909290A1 (de) Verfahren zum selektiven Maskieren,insbesondere zur Herstellung von Halbleiterbauelementen kleiner Abmessung
DE69215956T2 (de) Verfahren zum Herstellen eines Kontakts auf einem Halbleiterbauelement
DE1908901C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen kleiner Abmessungen
DE1929084C3 (de) Ätzlösung für ein Verfahren zum Herstellen eines Halbleiterbauelementes
DE1640470A1 (de) Verfahren zum Herstellen von scharf definierten Aperturen in einer isolierenden Schicht bzw.in Halbleitermaterial,insbesondere zur gegenseitigen elektrischen Isolierung verschiedener in einer integrierten oder monolithischen Halbleitervorrichtung zusammengefasster Schaltungselemente
DE2540301C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Leitermuster
DE2407189A1 (de) Planare integrierte schaltung mit dielektrisch isolierter schottky-sperrschicht und verfahren zu deren herstellung
DE2018027A1 (de) Verfahren zum Einbringen extrem feiner öffnungen
DE2538264C3 (de) Verfahren zur Herstellung einer planaren integrierten Halbleiteranordnung
DE2455963A1 (de) Verfahren zur herstellung einer anordnung, insbesondere einer halbleiteranordnung, mit einem leitermuster auf einem traegerkoerper, (sowie durch dieses verfahren hergestellte anordnung)
DE1947026A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE3844339C2 (de) Verfahren zur Herstellung von Gate-Elektroden

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee