DE1804626B2 - Variable Verzögerungsschaltung - Google Patents

Variable Verzögerungsschaltung

Info

Publication number
DE1804626B2
DE1804626B2 DE1804626A DE1804626A DE1804626B2 DE 1804626 B2 DE1804626 B2 DE 1804626B2 DE 1804626 A DE1804626 A DE 1804626A DE 1804626 A DE1804626 A DE 1804626A DE 1804626 B2 DE1804626 B2 DE 1804626B2
Authority
DE
Germany
Prior art keywords
delay
circuit
line
circuits
variable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1804626A
Other languages
English (en)
Other versions
DE1804626A1 (de
DE1804626C3 (de
Inventor
Roger Alan Bishop's Stortford Hertfordshire Manship (Grossbritannien)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Standard Electric Corp
Original Assignee
International Standard Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Standard Electric Corp filed Critical International Standard Electric Corp
Publication of DE1804626A1 publication Critical patent/DE1804626A1/de
Publication of DE1804626B2 publication Critical patent/DE1804626B2/de
Application granted granted Critical
Publication of DE1804626C3 publication Critical patent/DE1804626C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/062Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0626Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks
    • H04L12/422Synchronisation for ring networks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/02Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/04Modulator circuits; Transmitter circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0016Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033Correction by delay
    • H04L7/0041Delay of data signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Pulse Circuits (AREA)
  • Processing Of Solid Wastes (AREA)
  • Small-Scale Networks (AREA)
  • Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)

Description

Bitfrequenzen benutzt werden müssen, wozu eine genaue Synchronisierung erforderlich ist. Die Verzögerungsschaltung ist ständig in der Eingangsleitung zur Zeitgeberstelle eingeschleift.
Zum besseren Verständnis des hier beschriebenen Anwendungsfalis der Verzögerungsschaltung wird noch erwähnt, daß die ZeitgebersteHe auch einen digitalen Rastergenerator umfaßt, der über Schalter mit der Leitung verbunden ist, und der dazu dient, die Synchronisierzeichen und Freikanalzeichen zu erzeugen. In Zeitintervall des Synchronisierzeichens und in allen Zeitintervallen freier Kanäle wird die Leitung in der Zeitgeberstelle mit einem Widerstand abgeschlossen. Auf diese Art und Weise werden die vom Rastergenerator erzeugten Zeichen nach einmaligem Umlauf in der Schleife unterdrückt. Andererseits dürfen die von Teilnehmerstellen kommenden Zeichen nicht unterdrückt werden. Daher wird die Zeitgeberstelle, wenn ein Kanal nicht frei ist, für die Dauer dieses Kanals durch Schalter überbrückt, so daß diese Zeichen auch Teilnehmerstellen auf der anderen Seite der Zeitgeberstelle erreichen können.
Zur Bestimmung des erforderlichen Betrags an Verzögerung wird ein einer bestimmten Stelle der Eingangsinfonnation entsprechender Impuls abgeleitet. Dieser Impuls wird in einem Schieberegister so lange verzögert, bis er mit einem entsprechenden, vom Bezugszeichen der Zeitgeberstelle abgeleiteten Impuls zusammenfällt. Dies ergibt ein Maß für die erforderliche Verzögerung, diese Verzögerung wird der Leitungsinformation in einem zweiten Schieberegister zuteil.
Die Leitungsinformation wird zunächst in der Verzögerungsschaltung D um einen fest voreingestellten Betrag verzögert. Ein Impuls Pin wird dann mit Hilfe des Synchronisierkanaldetektors SD gewonnen. Der Detektor gibt unmittelbar nach dem besonderen Zeichen des Synchronisierkanals einen Impuls ab. Dieser Impuls wird dann in ein Schieberegister SR1 eingegeben, das von einem Puls eines Haupttaktgebers mit der doppelten Frequenz des Taktgebers weitergeschaltet wird. Die Ausgänge des Schieberegisters werden mit einem Impuls Pref verglichen, der in ähnlicher Weise vom Synchronisierzeichen abgeleitet wird, das am Ausgang des Rastergenerators der Zeitgeberstelle erscheint. Der Vergleich erfolgt in den UND-Schaltungen G1 bis G 5, eine von diesen liefert ein Ausgangssignal, das nach einiger Verzögerung Koinzidenz zwischen dem Bezugsimpuls Pref und dem Impuls Pin anzeigt. Die UND-Schaltungen Gl bis G 5 werden zur Einstellung der bistabilen Kippschaltungen Bl bis B 5 benutzt, welche dieser Kippstufen auch immer von ihrer zugeordneten UND-schaltung eingestellt wurde, sie wird die eingestellte Verzögerung für einen vollständigen Rahmen aufrechterhalten. Die bistabilen Kippstufen steuern
ίο ihrerseits das Abgreifen der Leitungsinformation durch die UND-Schaltungen G11 bis G15 und die ODER-Schaltung G16 von einem zweiten Schieberegister SR 2. Wenn also die UND-Schaltung G 3 Koinzidenz zwischen dem Pimpuls Pin im Abschnitt 3 des Schieberegisters SR1 und dem Impuls Pref anzeigt, dann wird die bistabile Kippstufe ß-3 eingestellt und die UND-Schaltung G13 geöffnet. Der Inhalt des Abschnitts 3 des Schieberegisters SR 2 wird dann abgegriffen und auf der Ausgangsseite des Zeitgebers über die ODER-Schaltung G16 in die Schleife eingespeist.
Wenn die Verzögerung sich ändert, dann wird ein zweiter Satz UND-Schaltungen G 21 bis G 25 benötigt, um die durch die frührere Verzögerung einge- stellte bistabile Kippstufe zurückzustellen. Es soll z.B. angenommen werden, daß der Impuls Pref mit dem Impuls Pin im Abschnitt 3 des Schieberegisters SRI übereinstimmt. Jeder Abschnitt des Schieberegisters SRI ist so eingerichtet, daß er ein richtiges und ein inverses Ausgangssignal abgibt. Für die Abschnitte 1, 2, 4, 5 usw. sind diese Ausgangssignale 0 bzw. 1, da der Impuls Pin sie entweder schon verlassen oder noch nicht erreicht hat. Der den Impuls Pin enthaltende Abschnitt 3 gibt die Ausgangssignale 1 bzw. 0 ab. Die bistabilen Kippstufen sprechen nur auf den »1 «-Zustand an, so daß sich die bistabilen Kippstufen B1, B 2, BA usw. im rückgestellten Zustand befinden und nicht die UND-Schaltungen GIl, G12, G14 usw. öffnen. Die bistabile Kippstufe J5 3 ist eingestellt und öffnet die UND-Schaltung G13. Wenn die Verzögerung ansteigt, so daß jetzt die UND-Schaltung G 4 Koinzidenz feststellt, dann wird die bistabile Kippstufe B 4 eingestellt. Jedoch gibt jetzt der Abschnitt 3 des Schieberegisters SRI die Ausgangssignale 0 bzw. 1 ab, und somit stellt die UND-Schaltung G 23 die bistabile Kippstufe B 3 zurück.
Variable Verzögerungsschaltung Verzeichnis der verwendeten Bezeichnungen
Bezugszeichen Ursprungssprache D/E Übersetzung EID
SS
LL
TS
D
Pin
SD
SRI, SR2
Pref
Gl bis GS
GIl bis GlS
G21 bis G25
ßlbisßS
G16
Subscriber station
looped line
timing station
delay
pulse
synchronizing channel detector
shift registers
pulse
AND-gates
AND-gates
AND-gates
bistables
OR-gate
Teilnehmerstelle
schleifenförmig geschlossene Leitung
Zeitgeberstelle
Verzögerungsschaltung
[mpuls
Synchronisierkanaldetektor
Schieberegister
Impuls
UND-Schaltungen
UND-Schaltungen
UND-Schaltungen
bistabile Kippstufen
ODER-Schaltung
Es ist möglich, daß der Impuls Pin kürzer oder langer als seine Normallänge ist, und dies kann zur Folge haben, daß der Impuls Pin überhaupt nicht oder in zwei Abschnitte des Schieberegisters hineingeht. Um dies zu verhindern, kann der Impuls Pin langer als ein normaler einzelner Impuls gemacht werden, so daß er bei bestimmten Verzögerungen in zwei Abschnitte des Schieberegisters hineingeht. Die in Fig.2 mit gestrichelten Linien eingezeichneten Zeichenwege stellen dann sicher, daß nur ein Ausgangssignal vom zweiten Schieberegister abgegeben wird, indem nämlich der nicht gewünschte Ausgang vom Schieberegister SR1 gesperrt wird.
Wenn man die Schieberegister SR1 und SR 2 mit dem Ausgangstakt des Rastergenerators treibt, dann können Phasenschwankungen zwischen den ankommenden und abgehenden Zeichen aufgefangen werden.
Hierzu 2 Blatt Zeichnungen

Claims (6)

Die Aufgabe der Verzögerungsschaltung nach der Patentansprüche: Erfindung besteht darin, eine in derartigen Netzwer ken auftretende variable Laufzeitverzögerung auszu-
1. Variable Verzögerungsschaltung zur Verzö- gleichen, wobei es darauf ankommt, die gegenseitige gerung impulsförmiger Zeichen, dadurch ge- 5 Phasenlage der Zeitvielfachkanäle aufrechtzuerhalkennzeichnet,!; daß eine . erste angezapfte ten. Diese einschränkende Bedingung kann man z. B. Verzögerungsleitung (SRI) mit einem aus der dadurch erfüllen, daß man die Zeichen zusätzlich Eingangssignalfolge ausgeblendeten Synchroni- verzögert, so daß die gesamte Verzögerung ein Vielsiersignal (Pin) gespeist wird, daß an jeder An- faches der Rahmenzeitdauer ergibt.
zapfung der ersten Verzögerungsleitung (SR 1) io Die variable Verzögerungsschaltung nach der Ermit ersten UND-Sdialtungen (Gl bis G 5) auf findung ist dadurch gekennzeichnet, daß eine erste, Koinzidenz zwischen dem verzögerten Synchroni- angezapfte Verzögerungsleitung mit einem aus der siersignal und einem Referenzsignal (Pref) ge- Eingangssignalfolge ausgeblendeten Synchronisiersigprüft wird, daß eine zweite, angezapfte Verzöge- nal gespeist wird, daß an jeder Anzapfung der ersten rungsleitung (SR2) mit der Eingangssignalfolge 15 Verzögerungsleitung mit ersten UND-Schaltungen gespeist wird, und daß an jede Anzapfung der auf Koinzidenz zwischen dem verzögerten Synchronizweiten Verzögerungsleitung (SR2) und: den siersignal und einem Referenzsignal geprüft wird, Ausgang der entsprechenden ersten UND-Schal- daß eine zweite, angezapfte Verzögerungsleitung mit tung eine zweite UND-Schaltung (GIl, G12 bis der Eingangssignalfolge gespeist wird und daß an G15) angeschlossen ist, von denen jeweils dieje- 20 jede Anzapfung der zweiten Verzögerungsleitung nige geöffnet ist und die Eingangssignalfolge ver- und den Ausgang der entsprechenden ersten UND-zögert weitergibt, deren zugehörige erste UND- Schaltung eine zweite UND-Schaltung angeschlossen Schaltung Koinzidenz zwischen dem Synchroni- ist, von denen jeweils diejenige geöffnet ist und die siersignal und dem Referenzsignal festgestellt hat. Eingangssignalfolge verzögert weitergibt, deren zuge-
2. Schaltung nach Anspruch 1, dadurch ge- 25 hörige erste UND-Schaltung Koinzidenz zwischen kennzeichnet, daß die erste und zweite Verzöge- dem Synchronisiersignal und dem Referenzsignal rungsleitung zwei vom gleichen Takt fortgeschal- festgestellt hat.
tete Schieberegister sind. Eine digitale Ausführungsform dieser Verzöge-
3. Schaltung nach Anspruch 2, dadurch ge- ; rungsschaltung ist dadurch gekennzeichnet, daß die kennzeichnet, daß am Eingang ein konstantes 30 erste und zweite Verzögerungsleitung zwei vom glei-Verzögerungsglied (D) vorgeschaltet ist. chen Takt fortgeschaltete Schieberegister sind.
4. Schaltung nach Anspruch 3, dadurch ge- Weitere Einzelheiten des Aufbaus sind den Unterkennzeichnet, daß das Synchronisiersignal auf ansprüchen und der nachfolgenden Erläuterung an eine zwei Stufen des ersten Schieberegisters Hand der Zeichnungen zu entnehmen.
(SR 1) entsprechende Länge gedehnt wird und 35 F i g. 1 zeigt schematisch ein schleifenförmig gedaß zusätzlich die zweiten UND-Schaltungen je- schlossenes Netzwerk, in dessen Zeitgeberstelle die weils mit dem inversen Ausgang der ersten variable Verzögerungsschaltung nach der Erfindung UND-Schaltung der jeweils vorausgehenden Stu- benutzt wird;
fen verbunden sind, wodurch in jedem Fall eine F i g. 2 zeigt in einem Blockschaltbild die variable
und nur eine der zweiten UND-Schaltungen ge- 40 digitale Verzögerungsschaltung nach der Erfindung, öffnet ist. Das schleifenförmig geschlossene Netzwerk nach
K--'
5, Schaltung näcM; Anspruch 4 für Zeitvielfach- Fig. 1 umfaßt eine Anzahl Teilnehmerstellen SS, die betrieb, dadurch gekennzeichnet, daß an die Aus- durch eine in einer Richtung übertragende Leitung gänge der ersten UND-Schaltungen (G 1 bis G 5) LL miteinander verbunden sind. Die Schleife enthält bistabile KippstuferL (ßl; bis BS) angeschlossen 45 außerdem eine Zeitgeberstelle TS, die auf der Leisind, die die Öffnung einer der zweiten UND- tung LL eine Anzahl Zeitvielfachkanäle bestimmt. Schaltungen (G 11 bis G15) für einen Rahmen Jede Teilnehmerstelle SS hat zur Herstellung einer des Zeitvielfachsystems aufrechterhalten. Verbindung Zugriff zu jedem nicht benutzten Zeit-
6. Schaltung nach Anspruch 5, dadurch ge- Vielfachkanal, und jede Teilnehmerstelle spricht auf kennzeichnet, daß an die komplementären Aus- 50 das Erscheinen der ihr speziell zugeordneten Kenngänge der Stufen des ersten Schieberegisters zeichnung in irgendeinem der Kanäle an, um die ein- (SR 1) dritte UND-Schaltungen (G 21 bis G 25) geleitete Verbindung zu vervollständigen. Wenn ein angeschlossen sind, die bei einer Veränderung Kanal von einer bestimmten Verbindung belegt der Verzögerung jeweils die vorher eingestellte wurde, dann bleibt dieser Kanal bis zum Ende der bistabile Kippstufe zurückstellen. 55 Verbindung für diese Verbindung belegt und ist für
andere Teilnehmerstellen nicht erreichbar.
Eine Hauptaufgabe der Zeitgeberstelle, neben der Bestimmung der Zeitvielfachkanäle und der Erzeu-
gung von Synchronisierungszeichen für die Leitung
60 LL, ist der Ausgleich der Laufzeitverzögerung auf der Leitung LL. Hierzu wird die in Fig.2 dargestellte variable digitale Verzögerungsschaltung be-
Die Erfindung betrifft eine variable Verzögerungs- nutzt. Es handelt sich um eine variable Verzögerung, schaltung zur Verzögerung impulsförmiger Zeichen. da sich die Laufzeit z. B. in Abhängigkeit von Tem-
Ein bevorzugtes Anwendungsgebiet für eine solche 65 peraturschwankungen ändert. Bei einer Kabellänge Schaltung ist bei PCM-Zeitvielfachsystemen mit von mehreren hundert Metern haben derartige Verweitmaschigem Netzwerk mit Zeitvielfachkanälen ge- änderungen der Laufzeit eine große Bedeutung, weil geben. zur Erzielung einer hohen Leistungsfähigkeit hohe
DE1804626A 1967-10-25 1968-10-23 Variable Verzögerungsschaltung Expired DE1804626C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB48467/67A GB1187489A (en) 1967-10-25 1967-10-25 Variable Digital Delay Circuit

Publications (3)

Publication Number Publication Date
DE1804626A1 DE1804626A1 (de) 1969-08-21
DE1804626B2 true DE1804626B2 (de) 1974-08-29
DE1804626C3 DE1804626C3 (de) 1975-04-30

Family

ID=10448712

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1804626A Expired DE1804626C3 (de) 1967-10-25 1968-10-23 Variable Verzögerungsschaltung

Country Status (10)

Country Link
US (1) US3588707A (de)
BE (1) BE722862A (de)
CH (1) CH484568A (de)
DE (1) DE1804626C3 (de)
ES (1) ES359404A1 (de)
FR (1) FR1599805A (de)
GB (1) GB1187489A (de)
NL (1) NL6815261A (de)
NO (1) NO124618B (de)
SE (1) SE337844B (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3732374A (en) * 1970-12-31 1973-05-08 Ibm Communication system and method
US3671872A (en) * 1971-03-26 1972-06-20 Telemation High frequency multiple phase signal generator
US3781691A (en) * 1972-05-01 1973-12-25 Itek Corp Pulse repetition frequency filter circuit
DE2627830C2 (de) * 1976-06-22 1982-10-28 Robert Bosch Gmbh, 7000 Stuttgart System zur Verzögerung eines Signals
US4197506A (en) * 1978-06-26 1980-04-08 Electronic Memories & Magnetics Corporation Programmable delay line oscillator
US4443765A (en) * 1981-09-18 1984-04-17 The United States Of America As Represented By The Secretary Of The Navy Digital multi-tapped delay line with automatic time-domain programming
GB2139852B (en) * 1983-05-13 1986-05-29 Standard Telephones Cables Ltd Data network
US4608706A (en) * 1983-07-11 1986-08-26 International Business Machines Corporation High-speed programmable timing generator
EP0185779B1 (de) * 1984-12-21 1990-02-28 International Business Machines Corporation Digitale Phasenregelschleife
US4675612A (en) * 1985-06-21 1987-06-23 Advanced Micro Devices, Inc. Apparatus for synchronization of a first signal with a second signal
DE3530949A1 (de) * 1985-08-29 1987-03-12 Tandberg Data Schaltungsanordnung zum umsetzen von analogsignalen in binaersignale
US5036230A (en) * 1990-03-01 1991-07-30 Intel Corporation CMOS clock-phase synthesizer
US5245231A (en) * 1991-12-30 1993-09-14 Dell Usa, L.P. Integrated delay line
US5945861A (en) * 1995-12-18 1999-08-31 Lg Semicon., Co. Ltd. Clock signal modeling circuit with negative delay
KR0179779B1 (ko) * 1995-12-18 1999-04-01 문정환 클럭신호 모델링 회로
US6154079A (en) * 1997-06-12 2000-11-28 Lg Semicon Co., Ltd. Negative delay circuit operable in wide band frequency
US6959031B2 (en) * 2000-07-06 2005-10-25 Time Domain Corporation Method and system for fast acquisition of pulsed signals
US6778603B1 (en) 2000-11-08 2004-08-17 Time Domain Corporation Method and apparatus for generating a pulse train with specifiable spectral response characteristics
US6704882B2 (en) 2001-01-22 2004-03-09 Mayo Foundation For Medical Education And Research Data bit-to-clock alignment circuit with first bit capture capability
DE102005061155A1 (de) * 2005-12-21 2007-06-28 Bosch Rexroth Ag Kommunikationsstruktur

Also Published As

Publication number Publication date
ES359404A1 (es) 1970-06-01
NL6815261A (de) 1969-04-29
DE1804626A1 (de) 1969-08-21
DE1804626C3 (de) 1975-04-30
CH484568A (de) 1970-01-15
FR1599805A (de) 1970-07-20
SE337844B (de) 1971-08-23
BE722862A (de) 1969-04-25
US3588707A (en) 1971-06-28
GB1187489A (en) 1970-04-08
NO124618B (de) 1972-05-08

Similar Documents

Publication Publication Date Title
DE1804626B2 (de) Variable Verzögerungsschaltung
DE3687896T2 (de) Phasenanpassungssystem.
DE4017494C2 (de)
DE2758797C2 (de) Umsetzer zum Umsetzen von Serien-Kanal-Daten einer Vielzahl von primären digitalen Multiplexstrecken in Parallel-Kanal-Daten
DE69304632T2 (de) Parallel-Seriell-Umsetzer
DE1804624A1 (de) Fernmelde-,insbesondere Fernsprechanlage
DE2633330A1 (de) Schaltungsanordnung zur synchronisation von daten an der schnittstelle zweier mit unterschiedlichem uebertragungstakt betriebenen datenstrecken
EP0363513B1 (de) Verfahren und Schaltungsanordnung zum Empfang eines binären Digitalsignals
DE3788783T2 (de) Multiplexer für Taktsignale.
DE3851109T2 (de) Verarbeitungsanordnung zum Einfügen oder Ausblenden von Kanälen.
DE3722907A1 (de) Maximallaengen-schieberegister-folgegenerator
DE2025102B2 (de) Dreistufiges koppelfeld fuer eine pcm-vermittlungsanlage
DE69227495T2 (de) Laufzeitausgleichssystem in einem PCM-Mehrkanal-Vermittlungssystem
DE2822896A1 (de) Digitale zeitvielfach-koppeleinrichtung
DE3031080A1 (de) Sprechwegschaltsystem bei einem zeitaufgeteilten elektronischen telefonvermittlungssystem
DE2608983A1 (de) Logische flip-flop-schaltung
DE19963684A1 (de) Verzögerungs-Verriegelungsschleifen-Taktgenerator, welcher Verzögerungs-Impuls-Verzögerungsumwandlung einsetzt
DE2242639B2 (de) Zeitmultiplex-telegrafie-system fuer zeichenweise verschachtelung
DE2512303B1 (de) Schaltungsanordnung zur empfangsseitigen stopschrittverlaengerung bei der zeichenrahmen-gebundenen zeitmultiplex-uebertragung von daten
AT403537B (de) Schaltungsanordnung zur verarbeitung von datensignalen
DE3248566C2 (de) Verfahren und Schaltungsanordnung zur Übertragung von Datensignalen
DE2736503A1 (de) Rastersynchronisieranordnung
DE2502687C3 (de) Verfahren zur Signalisierzeichengabe zwischen Vermittlungsstellen eines Zeitmultiplexfernmeldenetzes
DE2627009C2 (de) Verfahren zum Synchronisieren einer PCM-Verbindung und Anordnung zur Durchführung des Verfahrens
DE1537186A1 (de) Schaltungsanordnung zum Betreiben einer Verzoegerungsleitung als Umlaufspeicher

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee