DE3530949A1 - Schaltungsanordnung zum umsetzen von analogsignalen in binaersignale - Google Patents

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Umsetzen von Analogsignalen in Binärsignale entspre­ chend dem Oberbegriff des Patentanspruchs 1.

In einer Vielzahl von Signalverarbeitungseinheiten, ins­ besondere für eine magnetische oder optische Aufzeichnung von Daten auf einem Aufzeichnungsmedium werden Analogsi­ gnale in entsprechende Binärsignale umgesetzt, die je­ weils einer Änderung eines Zustands des Aufzeichnungsme­ diums zugeordnet sind.

Es wäre denkbar, für die Umsetzung von Analogsignalen in Binärsignale diese zunächst zu begrenzen und zu verstär­ ken. Falls als Analogsignale Lesesignale von magnetischen Aufzeichnungsträgern vorgesehen sind, werden die von dem Lesekopf erzeugten Lesesignale üblicherweise nach einer Vorverstärkung differenziert, um den Maximalwerten und Minimalwerten der Lesesignale Nulldurchgänge der diffe­ renzierten Lesesignale zuzuordnen, die im folgenden als Analogsignale bezeichnet werden. Diese Analogsignale wer­ den dann, wie bereits erwähnt, durch Verstärkung und Be­ grenzung in entsprechende Rechtecksignale umgesetzt. Bei jeder Änderung der Binärwerte der Rechtecksignale werden Impulse erzeugt, die eine monostabile Kippstufe ansteu­ ern, deren Verzögerungszeit etwa der halben kürzesten Pe­ riodendauer der Analogsignale bzw. der Rechtecksignale entspricht. Nach der Verzögerungszeit werden jeweils die Binärwerte der Rechtecksignale abgefragt und bei jeder Änderung der Binärwerte der Rechtecksignale wird ein Bi­ närsignal erzeugt.

Die monostabile Kippstufe dient als Zeitbereichfilter in erster Linie dazu, kurzzeitige Störungen der Analogsigna­ le und damit auch der Rechtecksignale zu beseitigen. Falls jedoch nach dem Ablauf der Verzögerungszeit in den Analogsignalen bzw. Rechtecksignalen Störungen enthalten sind, können diese zu fehlerhaften Binärsignalen führen.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Schaltungsanordnung zum Umsetzen von Analogsignalen in Binärsignale anzugeben, die die Änderungen der Binärwerte der Rechtecksignale und damit die Nulldurchgänge der Ana­ logsignale auch beim Vorhandensein von Störungen erkennt und die auch weitere Störungen innerhalb der Rechtecksi­ gnale bzw. Analogsignale mit großer Sicherheit beseitigt.

Erfindungsgemäß wird die Aufgabe bei der Schaltungsanord­ nung der eingangs genannten Art durch die im kennzeich­ nenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst.

Die Schaltungsanordnung erfordert einen geringen Aufwand und ermöglicht eine zuverlässige Erkennung der Nulldurch­ gänge der Analogsignale bzw. der Änderungen der Binärwer­ te der Rechtecksignale.

Als Verzögerungseinheit wird vorzugsweise ein Schiebere­ gister vorgesehen, in das durch Taktimpulse mit einer Pe­ riodendauer, die wesentlich kleiner ist als die kürzeste Periodendauer der Analogsignale die Rechtecksignale se­ riell eingespeichert werden und an dessen parallelen Aus­ gängen die verzögerten Rechtecksignale abgegeben werden. Durch eine Änderung der Folgefrequenz der Taktimpulse kann die Schaltungsanordnung sehr einfach auf verschiede­ ne Periodendauern der Analogsignale eingestellt werden.

Die Verzögerungseinheit kann auch als übliches Laufzeit­ glied aus analogen Bauelementen ausgebildet sein.

Für jede Richtung der Änderung der Binärwerte der Recht­ ecksignale kann eine eigene Verzögerungseinheit vorgese­ hen werden. Zweckmäßigerweise wird jedoch eine einzige Verzögerungseinheit vorgesehen. In diesem Fall kann der Verzögerungseinheit ein Antivalenzglied vorgeschaltet werden, an dessen erstem Eingang die Rechtecksignale an­ liegen und an dessen zweitem Eingang das Ausgangssignal eines Flipflops anliegt, das mit jedem Auftreten eines Binärsignals in die jeweils entgegengesetzte Lage kippt. In diesem Fall braucht beispielsweise eine als UND-Glied ausgebildete Verarbeitungseinheit nur derart ausgestaltet sein, daß sie Änderungen der Binärwerte der Rechtecksigna­ le in einer Richtung erkennt. Es ist auch möglich, für je­ de Richtung der Änderung der Binärwerte der Rechtecksigna­ le eine eigene Schaltstufe vorzusehen und die Ausgänge der Schaltstufen mit den Eingängen eines ODER-Glieds zu ver­ binden, an dessen Ausgang die Binärsignale abgegeben wer­ den. Zweckmäßigerweise werden zwischen den Schaltstufen und dem ODER-Glied UND-Glieder vorgesehen, die an ersten Eingängen jeweils mit den Ausgängen der Schaltstufen ver­ bunden sind und an deren zweitem Eingang das Ausgangssi­ gnal eines Flipflops anliegt, das mit jedem Auftreten des Binärsignals in die jeweils entgegengesetzte Lage kippt.

Die Verarbeitungseinheit kann auch einen Festwertspeicher enthalten, der einer Vielzahl von möglichen Binärwerten der verzögerten Rechtecksignale an den parallelen Ausgän­ gen der Verzögerungseinheit entsprechende Binärsignale zuordnet. In dem Festwertspeicher können beispielsweise für alle möglichen Binärwerte der verzögerten Rechtecksi­ gnale entsprechende Binärsignale erzeugt werden, die die Änderungen und/oder auch die Beibehaltung von Binärwerten der Rechtecksignale erkennen. Bei einer bevorzugten Aus­ führungsform kann die Verarbeitungseinheit auch einen Mi­ kroprozessor enthalten. Die Verarbeitungseinheit kann auch derart ausgebildet sein, daß sie sich selbsttätig jeweils an in den Rechtecksignalen enthaltene Störungen anpaßt und beim Auftreten dieser Störungen in Abhängig­ keit von den dann vorhandenen Binärwerten der verzögerten Rechtecksignale die Binärsignale erzeugt. Die Verarbei­ tungseinheit ist in diesem Fall beispielsweise derart ausgestaltet, daß sie zunächst unter Verwendung von mög­ lichen Binärwerten der verzögerten Rechtecksignale, die den ungestörten Signalen entsprechen, versucht, die Bi­ närsignale zu erzeugen und erst nach mehreren Fehlversu­ chen unter Verwendung von anderen möglichen Binärwerten der verzögerten Rechtecksignale die Binärsignale erzeugt.

Im folgenden werden Ausführungsbeispiele der Schaltungs­ anordnung gemäß der Erfindung anhand von Zeichnungen nä­ her erläutert. Es zeigen

Fig. 1 ein Blockschaltbild einer denkbaren Schaltungsan­ ordnung zum Umsetzen von Analogsignalen in Binärsignale,

Fig. 2 Zeitdiagramme von Signalen an verschiedenen Punk­ ten der in Fig. 1 dargestellten Schaltungsanordnung,

Fig. 3 ein erstes Ausführungsbeispiel einer Schaltungsan­ ordnung gemäß der Erfindung,

Fig. 4 Zeitdiagramme von Signalen an verschiedenen Punk­ ten der in Fig. 4 dargestellten Schaltungsanordnung,

Fig. 5 ein zweites Ausführungsbeispiel einer Schaltungs­ anordnung gemäß der Erfindung,

Fig. 6 Zeitdiagramme von Signalen an verschiedenen Punk­ ten der in Fig. 5 dargestellten Schaltungsanordnung.

Bei der in Fig. 1 dargestellten Schaltungsanordnung wer­ den Binärsignale H aus Analogsignalen C erzeugt, die Le­ sesignalen A eines Magnetkopfs 1 bei einer Aufzeichnung von Daten auf ein magnetisches Aufzeichnungsmedium zuge­ ordnet sind. Ein Vorverstärker 2 verstärkt die Lesesigna­ le A und gibt die verstärkten Lesesignale B an ein Diffe­ renzierglied ab, das bei den Extremwerten der Lesesignale B jeweils Nulldurchgänge aufweist. Die differenzierten Lesesignale C, die im folgenden als Analogsignale be­ zeichnet werden, werden einem Komparator 4 zugeführt, der den Analogsignalen C zugeordnete Rechtecksignale D er­ zeugt, deren Binärwerte den Polaritäten der Analogsignale C zugeordnet sind. Die Rechtecksignale D werden einer Steuereinheit 9 zugeführt, die die Binärsignale H er­ zeugt, die den Änderungen der Binärwerte der Rechtecksi­ gnale D zugeordnet sind.

Weitere Einzelheiten der Schaltungsanordnung werden im folgenden zusammen mit den in Fig. 2 dargestellten Zeit­ diagrammen beschrieben.

Die in Fig. 2 dargestellten Lesesignale A und die ver­ stärkten Lesesignale B, die sich lediglich um einen Ver­ stärkungsfaktor voneinander unterscheiden, weisen zu vor­ gegebenen Zeitpunkten, die Änderungen der Magnetisierung auf dem magnetischen Aufzeichnungsträger zugeordnet sind, Extremwerte auf. Nach der Differentiation durch das Dif­ ferenzierglied 3 werden diese Extremwerte in Nulldurch­ gänge umgesetzt. Beim Über- bzw. Unterschreiten von vor­ gegebenen Schwellen erzeugt der Komparator 4 die Recht­ ecksignale D, die jeweils bei positiven Analogsignalen C den Binärwert 1 und bei negativen Analogsignalen C den Binärwert 0 aufweisen. Die auf dem Aufzeichnungsmedium gespeicherte Information liegt in der Änderung der Binär­ werte und den Abständen zwischen diesen Änderungen. Die Rechtecksignale D weisen daher in Abhängigkeit von den aufzuzeichnenden Daten verschiedene Periodendauern auf. Der Komparator 4 kann eine vorgegebene Hysterese und/oder vorgegebene Schwellenspannungen aufweisen. Es ist allge­ mein üblich, die Schwellenspannungen in Abhängigkeit da­ von zu verändern, ob das Lesesignal A unmittelbar nach dem Schreiben geprüft wird oder während eines normalen Lesevorgangs ausgewertet wird. Im ersten Fall ist eine hohe Schwellenspannung vorgesehen, während im letzten Fall eine niedere Schwellenspannung vorgesehen ist.

Die Änderungen der Binärwerte der Rechtecksignale D sind den Magnetisierungsänderungen auf dem Aufzeichnungsmedium zugeordnet und theoretisch ist es sehr einfach, diese Än­ derungen in einzelne Binärsignale H umzusetzen, wobei für jede Änderung jeweils ein Binärsignal H erzeugt wird. In­ folge der Bandbreite des Übertragungssystems und infolge von sogenannten Einsattelungsfehlern, kleinen Amplituden der Lesesignale A und infolge von Störungen ist es üb­ lich, ein Zeitbereichfilter in der Steuereinheit 9 vorzu­ sehen.

Die Rechtecksignale D werden einer monostabilen Kippstufe 5 zugeführt, die immer dann, wenn sich die Binärwerte der Rechtecksignale D ändern, einen Impuls E erzeugt.

Die Impulse E werden einer monostabilen Kippstufe 6 zuge­ führt, die das Zeitbereichfilter darstellt. Diese mono­ stabile Kippstufe 6 hat eine Verzögerungszeit, die klei­ ner ist als die kürzeste Periodendauer zwischen zwei Än­ derungen der Binärwerte der Rechtecksignale D, jedoch länger ist als die Dauer von typischen Störungen infolge einer Einsattelung oder anderen Störsignalen.

Die Ausgangssignale der monostabilen Kippstufe 6 werden dem Takteingang eines Flipflops 7 zugeführt, an dessen Dateneingang die Rechtecksignale D anliegen. Nach jeder Verzögerungszeit wird der jeweilige Binärwert der Recht­ ecksignale D in das Flipflop 7 eingespeichert. Das Aus­ gangssignal G des Flipflops 7 wird einer weiteren mono­ stabilen Kippstufe 8 zugeführt, die bei jeder Änderung der Binärwerte der Signale G ein Binärsignal H in Form eines Impulses erzeugt. Es ist auch möglich, anstelle der Binärsignale H als Binärsignale die Signale G am Ausgang des Flipflops 7 zu verwenden.

Für die weitere Verarbeitung der Binärsignale H ist es auch üblich noch eine Zeitprüfung vorzusehen, die darin besteht, daß die Binärsignale H nur dann ausgewertet wer­ den, wenn sie innerhalb eines vorgegebenen Rahmens auf­ treten, der aufgrund mindestens eines vorhergehenden Bi­ närsignals H erzeugt wird. Dies kann beispielsweise mit mehreren monostabilen Kippstufen oder mit einer phasen­ starren Regelschleife erfolgen.

Bei hohen Aufzeichnungsdichten auf dem Aufzeichnungsmedi­ um und kleinen Amplituden der Lesesignale A kann der Fall eintreten, daß infolge von Störungen fehlerhafte Binärsi­ gnale H erzeugt werden oder das Zeitbereichfilter fehler­ hafterweise angesteuert wird, so daß Binärsignale H aus­ geblendet werden.

Die in Fig. 3 dargestellte Schaltungsanordnung zeigt eine Steuereinheit 9, die anstelle der in Fig. 1 dargestellten Steuereinheit 9 verwendet werden kann und die im folgen­ den zusammen mit den in Fig. 4 dargestellten Zeitdiagram­ men beschrieben wird.

Der Steuereinheit 9 werden die Rechtecksignale D zuge­ führt, die aus den Analogsignalen C unter Verwendung des Komparators 4 erzeugt werden. Die Rechtecksignale D wer­ den einem ersten Eingang eines Antivalenzglieds 10 zuge­ führt, an dessen zweitem Eingang ein Ausgangssignal I ei­ nes Flipflops 11 anliegt, das mit jedem Binärsignal H in die jeweils entgegengesetzte Lage gekippt wird. Es wird angenommen, daß vor dem Zeitpunkt t 1 das Signal I den Bi­ närwert 0 hat. Wenn zum Zeitpunkt t 1 das Analogsignal C die Nullinie überschreitet und das Rechtecksignal D den Binärwert 1 annimmt, hat auch das Ausgangssignal J des Antivalenzglieds 10 den Binärwert 1. Das Signal J wird unter Verwendung von in einem Impulsgenerator 12 erzeug­ ten Taktimpulsen K hoher Folgefrequenz seriell in ein Schieberegister 13 eingespeichert. Das Schieberegister 13 ist beispielsweise vierstufig ausgebildet und gibt an seinen parallelen Ausgängen verzögerte Rechtecksignale L bis O ab, die gegeneinander jeweils um eine Periodendauer der Taktimpulse K verzögert sind.

Die verzögerten Rechtecksignale L bis O werden einer Ver­ arbeitungseinheit 14 zugeführt, die beispielsweise als UND-Glied 15 ausgebildet ist, wobei das verzögerte Recht­ ecksignal O invertiert zugeführt wird. Wenn die verzöger­ ten Rechtecksignale L bis N den Binärwert 1 und das ver­ zögerte Rechtecksignal O den Binärwert 0 aufweist, gibt die Verarbeitungseinheit 14 zum Zeitpunkt t 2 ein Binärsi­ gnal H ab, das der Änderung des Binärwerts des Rechteck­ signals zum Zeitpunkt t 1 zugeordnet ist, da nur zu dem Zeitpunkt das Binärmuster 1110 an den Ausgängen des Schieberegisters 13 auftritt, wenn sich der Binärwert des Rechtecksignals D ändert.

Mit der Rückflanke des Binärsignals H wird zum Zeitpunkt t 3 das Flipflop 11 gekippt, so daß das Signal I den Bi­ närwert 1 annimmt. Während das Antivalenzglied 10 bisher die Datensignale D unverändert als Signal J durchgeschal­ tet hat, wird von nun an das Rechtecksignal D invertiert durchgeschaltet.

Wenn zum Zeitpunkt t 4 das Analogsignal C die Nullinie un­ terschreitet und das Rechtecksignal D wieder seinen Bi­ närwert ändert, wiederholt sich zwischen den Zeitpunkten t 4 und t 6 derselbe Vorgang wie zwischen den Zeitpunkten t 1 und t 3, wobei zum Zeitpunkt t 5 wieder ein Binärsignal H abgegeben wird.

Zum Zeitpunkt t 6 wird das Flipflop 11 wieder zurückge­ setzt und das Signal I nimmt wieder den Binärwert 0 an, so daß das Rechtecksignal D wieder unverändert zum Schie­ beregister 13 durchgeschaltet wird. Wenn das Analogsignal C zum Zeitpunkt t 7 wieder die Nullinie überschreitet und zum Zeitpunkt t 8 wieder unterschreitet, wiederholen sich zwischen den Zeitpunkten t 7 und t 9 dieselben Vorgänge wie zwischen den Zeitpunkten t 1 und t 6.

Durch die Steuereinheit 9 mit der Verzögerungseinheit 13 und der Verarbeitungseinheit 14 werden die Änderungen der Binärwerte der Rechtecksignale D mit großer Genauigkeit erkannt. Falls beispielsweise in der Mitte zwischen den Zeitpunkten t 4 und t 7 das Analogsignal C soweit eingesat­ telt ist, daß es die Nullinie berührt oder überschreitet und zusätzliche Rechtecksignale D erzeugt werden, werden diese von der Verarbeitungseinheit 14 nicht ausgewertet, da die Binärwerte der verzögerten Rechtecksignale L bis O nicht dem vorgegebenen Binärmuster 1110 entsprechen, das einer Änderung der Binärwerte der Rechtecksignale D zuge­ ordnet ist.

Die Periodendauer der Taktimpulse K ist wesentlich klei­ ner als die kürzeste Periodendauer der Rechtecksignale D und ist an die Länge des Schieberegisters 13 angepaßt. Falls das Schieberegister 13 mehr als vier Stufen auf­ weist, würde die Folgefrequenz der Taktimpulse K entspre­ chend erhöht werden.

Anstelle des Schieberegisters 13 kann auch ein übliches Laufzeitglied aus analogen Bauelementen verwendet werden, das mit entsprechenden parallelen Ausgängen versehen ist.

Es ist auch möglich, für jede Richtung der Änderung der Binärwerte der Rechtecksignale D ein eigenes Schieberegi­ ster 13 vorzusehen, so daß in das erste Schieberegister nur die Änderungen der Binärwerte von 0 nach 1 und in das zweite Schieberegister nur die Änderungen der Binärwerte von 1 nach 0 eingespeichert werden.

Bei der in Fig. 3 dargestellten Steuereinheit 9 ist die Steuereinheit 14 derart ausgebildet, daß sie Änderungen der Binärwerte der Rechtecksignale D von 0 nach 1 er­ kennt. Auf eine Erkennung der Änderung von 1 nach 0 kann hier durch die Verwendung des Flipflops 11 und des Anti­ valenzglieds 10 verzichtet werden, da durch das Signal I und das Antivalenzglied 10 alle Änderungen der Binärwerte von 0 nach 1 und von 1 nach 0 der Rechtecksignale D in Änderungen der Binärwerte von 0 nach 1 im Signal J umge­ setzt werden.

Die Verarbeitungseinheit 14 kann auch einen Festwertspei­ cher enthalten, in dem jeder möglichen Kombination der Binärwerte der verzögerten Rechtecksignale L bis O ent­ sprechende Binärsignale H zugeordnet sind. Die Verarbei­ tungseinheit 14 kann auch einen Mikroprozessor enthalten, der mit einem programmierbaren Speicher versehen ist, so daß sich die Steuereinheit 9 an die jeweils umzusetzenden Analogsignale C selbsttätig anpassen kann. Beispielsweise können bei geringen Störungen Auswertungen durch einfache Überprüfung der der Binärwerte der verzögerten Rechteck­ signale L bis O erfolgen, während bei starken Störungen weitere mögliche Kombinationen der Binärwerte der verzö­ gerten Rechtecksignale L bis O berücksichtigt werden müs­ sen. Auf diese Weise kann sich die Steuereinheit 9 dyna­ misch an den jeweiligen Anwendungsfall anpassen.

Bei der in Fig. 5 dargestellten Schaltungsanordnung ent­ hält die Verarbeitungseinheit 14 für jede Richtung der Änderung der Binärwerte der Rechtecksignale D eine eigene Schaltstufe, wobei die Schaltstufe 15 dem UND-Glied 15 in Fig. 3 entspricht, die die Änderung der Binärwerte der Rechtecksignale D von 0 nach 1 erkennt. Zusätzlich ist die Schaltstufe 16 vorgesehen, die ebenfalls als UND- Glied ausgebildet ist und die die Änderung der Binärwerte der Rechtecksignale D von 1 nach 0 erkennt. Jeder der Schaltstufen 15 bzw. 16 ist ein UND-Glied 17 bzw. 18 nachgeschaltet, dem das Ausgangssignal I des Flipflops 11 zugeführt wird, wobei dem UND-Glied 18 das Signal I inver­ tiert zugeführt wird. Die UND-Glieder 17 und 18 schalten somit in Abhängigkeit vom Binärwert des Signals I entwe­ der das Ausgangssignal der Schaltstufe 15 oder der Schalt­ stufe 16 zu einem ODER-Glied 19 durch, an dessen Ausgang die Binärsignale H abgegeben werden. Durch die Verwendung der beiden Schaltstufen 15 und 16 ist das Antivalenzglied 10, das der Verzögerungseinheit 13 vorgeschaltet ist, nicht erforderlich.

Bei den in Fig. 6 dargestellten Zeitdiagrammen sind Ana­ logsignale C dargestellt, denen verhältnismäßig große Störsignale überlagert sind. Außerdem weisen die Analog­ signale C eine Einsattelung derart auf, daß zwischen zwei echten Nulldurchgängen der Analogsignale C zusätzlich Einsattelungsfehler auftreten.

Die Rechtecksignale D, die wiederum unter Verwendung ei­ nes Komparators 4 mit einer vorgegebenen Hysterese und vorgegebenen Schwellenspannungen erzeugt werden, weisen im Bereich der Nulldurchgänge und der Einsattelung der Analogsignale C Störimpulse auf.

Die Rechtecksignale D werden in der Schaltungsanordnung einer Steuereinheit 9 zugeführt, die der in Fig. 3 darge­ stellten Steuereinheit entspricht, die jedoch als Verzö­ gerungseinheit 13 ein sechsstufiges Schieberegister auf­ weist, an dessen parallelen Ausgängen die verzögerten Rechtecksignale L bis Q ausgegeben werden. Außerdem ist die Verarbeitungseinheit 14 derart ausgebildet, daß sie nicht nur ungestörte Änderungen der Binärwerte der Recht­ ecksignale D erkennt, sondern auch gestörte Änderungen. Die Verarbeitungseinheit 14 enthält zu diesem Zweck bei­ spielsweise einen Festwertspeicher, der nicht nur dann ein Binärsignal H abgibt, wenn die Signale L bis Q die Binärwerte 111 110 aufweisen, sondern auch dann, wenn diese die Binärwerte 111 101 aufweisen.

In entsprechender Weise wie bei den in Fig. 4 dargestell­ ten Zeitdiagrammen werden die Signale J am Ausgang des Antivalenzglieds 10 unter Verwendung der Taktimpulse K in das Schieberegister 13 eingespeichert. Nach dem Zeitpunkt t 1 wiederholen sich dabei im wesentlichen dieselben Vor­ gänge wie nach dem Zeitpunkt t 1 in Fig. 4. Zum Zeitpunkt t 2 stellt die Verarbeitungseinheit 14 die Binärwerte 111 101 der verzögerten Rechtecksignale L bis Q fest und gibt ein Binärsignal H ab, da nicht nur die Binärwerte 111 110 sondern auch die Binärwerte 111 101 als Nulldurch­ gang der Analogsignale C interpretiert werden soll. Da die Binärwerte 111 110 zum Zeitpunkt t 3 auftreten, wird das Binärsignal H weiterhin abgegeben. Es wäre auch denk­ bar, zusätzlich noch die Binärwerte 111 010 ebenfalls als korrekten Nulldurchgang zu bewerten, so daß das Binärsi­ gnal H schon vor dem Zeitpunkt t 2 beginnen würde. In ent­ sprechender Weise wird auch zu den Zeitpunkten t 4 und t 5 ein Binärsignal H abgegeben, da die verzögerten Rechteck­ signale L bis Q zu diesen Zeitpunkten die Binärwerte 111 101 bzw. 111 110 aufweisen.

Nach dem Zeitpunkt t 6 tritt ein Einsattelungsfehler auf und die Rechtecksignale D weisen zwei Impulse auf. Die Verarbeitungseinheit 14 erkennt diese Impulse jedoch als Einsattelungsfehler, da die verzögerten Rechtecksignale L bis Q weder die Binärwerte 111 101 noch die Binärwerte 111 110 aufweisen. Somit werden infolge des Einsattelungs­ fehlers kein Binärsignal H erzeugt.

Claims (11)

1. Schaltungsanordnung zum Umsetzen von Analogsignalen in Binärsignale, bei der aus den Analogsignalen Rechtecksi­ gnale erzeugt werden, deren Flanken den Nulldurchgängen der Analogsignale zugeordnet sind und bei der eine Steu­ ereinheit normalerweise aus den Rechtecksignalen immer dann Binärsignale erzeugt, wenn die Rechtecksignale ihre Binärwerte ändern, dadurch gekennzeich­ net, daß die Steuereinheit (9) eine Verzögerungsein­ heit (13) enthält, die die Rechtecksignale (D) verzögert und die mit einer Mehrzahl von parallelen Ausgängen ver­ sehen ist, an denen verzögerte Rechtecksignale (L bis Q) abgegeben werden, die stufenweise jeweils um eine vorge­ gebene Zeitdauer, die wesentlich kleiner ist als die Pe­ riodendauern der Rechtecksignale (D) verzögert sind und daß die Steuereinheit (9) eine Verarbeitungseinheit (14) enthält, an der die verzögerten Rechtecksignale (L bis Q) anliegen und die jeweils ein Binärsignal (H) erzeugt, wenn die verzögerten Rechtecksignale (L bis Q) gleichzei­ tig vorgegebene Binärwerte aufweisen.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß als Verzögerungsein­ heit (13) ein Schieberegister vorgesehen ist, in das durch Taktimpulse (K) mit einer Periodendauer, die we­ sentlich kleiner ist als die Periodendauern der Rechteck­ signale (D) diese Rechtecksignale (D) seriell eingespei­ chert werden und an dessen parallelen Ausgängen die ver­ zögerten Rechtecksignale (L bis Q) abgegeben werden.

3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß als Verzögerungsein­ heit (13) ein Laufzeitglied vorgesehen ist.

4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß für jede Richtung der Änderung der Binärwerte der Rechtecksi­ gnale (D) eine eigene Verzögerungseinheit (13) vorgesehen ist.

5. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Verzögerungseinheit (13) ein Antivalenzglied (10) vorge­ schaltet ist, an dessen erstem Eingang die Rechtecksigna­ le (D) anliegen und an dessen zweitem Eingang das Aus­ gangssignal (I) eines Flipflops (11) anliegt, das mit je­ dem Auftreten eines Binärsignals (H) in die jeweils ent­ gegengesetzte Lage kippt.

6. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Verarbeitungseinheit (14) für jede Richtung der Änderung der Binärwerte der Rechtecksignale (D) eine Schaltstufe (15, 16) enthält und daß die Ausgänge der Schaltstufen (15, 16) an die Eingänge eines ODER-Glieds (19) ange­ schlossen sind, an dessen Ausgang die Binärsignale (H) abgegeben werden.

7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß zwischen den Schalt­ stufen (15, 16) und dem ODER-Glied (19) UND-Glieder (17, 18) vorgesehen sind, deren erster Eingang mit den Ausgän­ gen der Schaltstufen (15, 16) verbunden sind und an deren zweiten Eingängen das Ausgangssignal (I) eines Flipflops (11) anliegt, das mit jedem Auftreten eines Binärsignals (I) in die jeweils entgegengesetzte Lage kippt.

8. Schaltungsanordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Verarbeitungseinheit (14) einen Festwertspeicher enthält, der einer Vielzahl von möglichen gleichzeitig auftreten­ den Binärwerten der verzögerten Rechtecksignale (L bis Q) an den parallelen Ausgängen der Verzögerungseinheit (13) entsprechende Binärsignale (H) zuordnet.

9. Schaltungsanordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Verarbeitungseinheit (14) einen Mikroprozessor enthält.

10. Schaltungsanordnung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Verarbeitungseinheit (14) sich selbsttätig jeweils derart einstellt, daß in den Rechtecksignalen (D) enthaltene Störungen beseitigt werden.

11. Schaltungsanordnung nach Anspruch 10, dadurch gekennzeichnet, daß die Verarbeitungsein­ heit (14) derart umschaltbar ausgebildet ist, daß bei keinen oder geringen Störungen erste Schaltstufen und bei größeren Störungen weitere Schaltstufen die Binärsignale (H) erzeugen.