DE2455652C3 - Schaltungsanordnung zur Auswertung von von einem Magnetschichtspeicher gelieferten analogen Lesesignalen - Google Patents

Description

3. Schaltungsanordnung insbesondere nach Anspruch 1 oder 2, gekennzeichnet durch eine Digitalisierungsschaltung (DlG) mit einer Verstärkerstufe, die die von dem Lesemagnetkopf abgegebenen Potentiale verstärkt, mit einem ersten Operations

Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Rückgewinnung von Datensignalen die von einem Magnetschichtspeicher in Form analoger Lese-

■»5 signale geliefert werden, bei der die analogen

Lesesignale digitalisiert werden und bei der die

analogen Lesesignale bezüglich ihrer Fläche von einer

Flächenprüfungsschaltung untersucht werden. Zur Speicherung, großer Datenmengen finden Ma-

gnetschichtspeicher, z. B. Magnetbandspeicher oder Magnetplattenspeicher, breite Anwendung. Um die gespeicherte Datenmenge zu vergrößern, besteht die Tendenz, die Schreibdichte zu erhöhen. Dadurch werden aber die Lesespannungen an den Ausgängen der Lesemagnetköpfe immer kleiner. Mit einer Erhöhung der Schreibdichte steigt auch der Spitzenversatz an den entsprechenden kritischen Informationsstellen. Schließlich sind die zulässigen Bandgeschwindigkeitstoleranzen erheblich größer geworden.

M) Es wird daher immer schwieriger, die von den Magnetköpfen gelieferten Lesesignale auszuwerten. Dazu müssen sie möglichst verzerrungsfrei und

digitalisiert werden.

Aufgabe der Erfindung ist es, eine Schaltungsanord-

^h'> nung zur Auswertung von einem Magnetschichtspeicher gelieferten analogen Lesesignal anzugeben, die auch bei hoher Schreibdichte und bei großer Relativgeschwindigkeit zwischen den Schreib/Lesesystemen und

den Magnetschichten einwandfrei arbeiten. Dabei wird das bekannte Prinzip raitverwendet, die analogen Lesesignale bezüglich ihrer Fläche von einer Flächen-Prufschaltung untersuchen zu lassen. Die Aufgabe wird dadurch gelöst, daß eine Digitalisierungsschaltung vorgesehen ist, die bei Vorliegen einer positiven Lesesignalspitze eine positive Flanke ihres digitalen Ausgangssignals, bei Vorliegen einer negativen Lesesignalspitze eine negative Flanke des digitalen Ausgangssignals erzeugt und daß eine Ausgangsstufe vorgesehen ist, die das digitale Ausgangssignal der Digitalisierungsschaltung bewertet und abhängig von einem Steuersignal entweder unmittelbar oder nur bei Vorliegen eines Ausgangssignals der Flächenprüfungsschaltung weiterleitet

Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen. Anhand eines Ausführungsbeispiels, das in den Figuren dargestellt ist, wird die Erfindung weiter erläutert Es zeigt

F i g. 1 ein Blockschaltbild der erfindungsgemäßen Schaltungsanordnung,

F i g. 2 ein Schaltbild der Digitalisierungsschaltung,

F i g. 3 einen Impulsplan zu der Schaltung %!er F i g. 2, F i g. 4 ein Schaltbild der Flächenprüfungsschaltung, F i g. 5 ein Schaltbild der Ausgangsstufe,

F i g. 6 einen ersten Impulsplan für die Ausgangsstufe bei dem das digitale Ausgangssignal der Digitalisierungsschaltung unmittelbar weitergeleitet wird,

F i g. 7 einen zweiten Impulsplan der Ausgangsstufe, bei der das digitale Ausgangssignal nur bei Vorliegen eines Signals der Flächenprüfungsschaltung weitergeleitet wird.

Nach dem Blockschaltbild der F i g. 1 wird das analoge Lesesignal LES den Eingängen 5 und 9 einer Digitalisierungsschaltung DIG zugeleitet Am Eingang 7 der Digitalisierungsschaltung DIG liegt Massepotential an. Entsprechend wird den Eingängen 5 und 9 einer Flächenprüfungsschaltung AZB das analoge Lesesignal LES zugeführt Am Eingang 7 der Flächenprüfungsschaltung AZB ist wiederum Massepotential angeschaltet In der Digitalisierungsschaltung DIG wird das analoge Lesesignal LES digitalisiert und als digitales Signal LESD an eine Ausgangsstufe AST weitergeleitet In der Flächenprüfungsschaltung AZB wird das analoge Lesesignal bezüglich seiner Fläche untersucht und wenn die Fläche des Lesesignals eine bestimmte vorgegebene Größe übersteigt, an den Ausgängen 20, 22 ein Ausgangssignal abgegeben. Die Ausgangssignale werden ebenfalls der Ausgangsstufe AST zugeführt. Weiterhin wird ein Steuersignal ST von einer Steuerschaltung an die Ausgangsstufe AST zugeschaltet. Liegt ein solches Steuersignal ST an der Ausgangsstufe AST an, dann wird das von der Digitalisierungsschaltung DIG abgegebene digitale Lesesignal LESDA von der Ausgangsstufe AST direkt weitergeleitet. Liegt das Steuersignal ST jedoch nicht an, dann wird das digitale Lesesignal LESD nur bei Vorliegen von Signalen der Flächenprüfungsschaltung ATB zum Ausgang der Ausgangsstufe AST weitergegeben.

Die Digitalisierungsschaltung ist in F i g. 2 gezeigt. Sie wird mit Hilfe des Impulsplanes der F i g. 3 beschrieben. Als Schreibverfahren wird dabei die modifizierte Wechseltaktschrift angewendet. In Fig.3, Zeile A, ist die aufgezeichnete Information dargestellt Die Zeile B zeigt, wie das von den Leseköpfen abgegebene analoge Lesesignal bei einer derartigen Information aussieht.

Das analoge Lesfilgnal nach Fig.3B wird den Eingängen 5 und 9 der Digitalisierungsschaltung zugeführt In der Digitalisierungsschaltung wird das analoge Lesesignal zunächst in einer Verstärkerstufe stark verstärkt Die Verstärkerstufe besteht aus Transistoren TSX und TS2, Widerstände Al bis R9 und Kondensatoren C\ bis C3. Die an den Kollektor der Verstärkertransistoren TS \ und TS 2 abgegebenen Potentiale werden einem Tiefpaßfilter TP zugeleitet. Das Tiefpaßfilter TP kann auf übliche Weise aufgebaut

ίο sein. Mit seiner Hilfe werden hohe Störfrequenzen, die im Lesesignal enthalten sind, unterdrückt

Die von den Kollektoren der Verstärkertransistoren TSi und TS 2 abgegebenen Spannungspotentiale werden einem ersten Operationsverstärker OPl über

jeweils ein Differenzierglied zugeführt Zum Beispiel wird das am Kollektor des Verstärkertransistors TS1 abgegebene Potential über ein Differenzierglied R 10, CA dem Eingang 3 des Operationsverstärkers OP1 und das am Kollektor des Verstärkenransistors TS 2 abgegebene Potential über ein Differenzierglied CS, R11 an den Eingang 4 des Operationsverstärkers OPX angelegt Der Operationsverstärker OPl verstärkt nun das Lesesignal in der in Zeile Cder F i g. 3 angegebenen Weise. Das Ausgangssignal des Operationsverstärkers

hat zum Zeitpunkt positiver Lesesignalspitzen eine flache, zum Zeitpunkt negativer Lesesignalspitzen eine steilt Flanke. Damit könnte bereits mit Hilfe dieses einen Operationsverstärkers OP1 eine Umformung des analogen Lesesignals in ein Rechtecksignal vorgenom-

jo men werden. Die steilen Flanken des Ausgangssignals des Operationsverstärkers liegen örtlich sehr genau, d. h, sie werden mit einer konstanten Phasenlaufzeit zur Lesesignalspitze erzeugt. Die flachen Flanken sind aber im Bezug auf die positiven Lesesignalspitzen sehr ungenau. Um diesen Nachteil zu vermeiden, werden die an den Kollektoren der Verstärkertransistoren TS1 und TS 2 abgegebenen Potentiale invertiert einem zweiten Operationsverstärker OP2 zugeführt, und zwar jeweils über Differenzierglieder C6, Ä12 Cl, Ä13. Der Operationsverstärker OP 2 gibt nun die in Zeile D der F i g. 3 gezeichneten Ausgangssignale ab. Bei ihm sind Hie Flanken des Ausgangssignals an den positiven Lesesignalspitzen sehr steil, während die Flanken des Ausgangssignals an den negativen Lesesignalspitzen flach sind. Somit werden mit dem ersten Operationsverstärker OPl die negativen Lesesigmlspitzen, mit dem zweiten Operationsverstärker OP2 die positiven Lesesignalspitzen sehr genau festgestellt
Mit Hilfe einer Transistorstufe mit dem Transistor

so TS3, den Widerständen Ä14, R16, R18 und dem Kondensator ClO werden die Ausgangssignale des Operationsverstärkers OP1 in TTL-kompatible Signale umgewandelt Entsprechend wird mit der Transistorstufe mit dem Transistor TS4, den Widerständen R 15, R i9 und dem Kondensator CIl die Ausgangssignale des Operationsverstärkers OP2 in TTL-kompatible Signale umgewandelt. Der Impulszug Eder F i g. 3 zeigt das Ausgangssignal am Kollektor des Transistors TS3, die Zeile Fder F i g. 3 das Ausgangssignal am Kollektor

w) des Transistors ^S 4.

Mit Hilfe von Impulserzeugungsschaltungen werden an den Stellen, an denen die Operationsverstärker die steilen Flanken ihres Ausgangssigna's haben, kurze negative Impulse erzeugt Die erste Impulserzeugungs-

h-. schaltung besteht aus NOR-Gliedern NGX, NG 2, einem Widerstani R 20 und einem Kondensator C12. Ihr wird das Kollektorsignal des Transistors TS3 zugeleitet Das Ausgangssignal der ersten Impulserzeu-

gungsschaltung ist in Zeile G der F i g. 3 gezeigt.

Die zweite Impulserzeugungsschaltung besteht aus NOR-Gliedern NG 3 und NG 4, einem Widerstand R 21 und einen Kondensator C13. An die zweite Impulserzeugungsschaltung wird das Kollektorsignal des Transistors 754 angelegt Das Ausgangssignal der Impulserzeugungsschaltung ist in Zeile //der F i g. 3 dargestellt.

Mit Hilfe der von den Impulserzeugerschaltungen abgegebenen Impulse wird ein Flip-Flop FFD gesetzt Wid zurückgesetzt. Am Ausgang des Flip-Flops FFD wird das digitale Lesesignal LESD abgenommen. Sein Verlauf ist in Zeile /der Fig.3 gezeigt. Wie ein Vergleich der Zeile / und der Zeile B der F i g. 3 zeigt, hat das von der Digitalisierungsschaltung erzeugte Recktecksignal bei den positiven Lesesignalspitzen eine positive und bei den negativen Lesesignalspitzen eine negative Flanke. Es wird somit eine phasenmäßige genaue Umwandlung von dem analogen Lesesignal zu dem digitalen Lesesignal vorgenommen.

Dabei treten auch bei sich stark ändernden Amplituden und/oder Frequenzen der Analogsignale keine Phasenverschiebungen zwischen den Analog- und Digitalsignalen auf.

Den Aufbau der Flächenprüfungsschaltung zeigt F i g. 4. In der Flächenprüfungsschaltung wird das analoge Lesesignal dahingehend untersucht, ob es eine bestimmte Amplitude erreicht und während einer bestimmten Mindestzeit anliegt oder anders ausgedrückt, ob es eine bestimmte Mindestfläche erreicht. Da die Flächenprüfungsschaltung nicht Teil der Erfindung ist, wird sie anhand der F i g. 4 nur ganz kurz erläutert. Das analoge Lesesignal LES wird den Eingängen 5 und 9 der Flächenprüfungsschaltung zugeführt. Es wird in zwei Differenzverstärkern bestehend aus Transistoren 7S11/TS12 und TS13/7514 verstärkt. Ein Transistor TS15 stellt den Null-Durchgang des stark verstärkten Lesesignals in positiver Richtung fest. Das sich ergebende Potential an seinem Kollektor startet über den Schalttransistor TS17 den Ladevorgang an einem Speicherkondensator C9. Die Ladegeschwindigkeit ist durch den entsprechenden Spannungsbetrag am Punkt A einstellbar. Bei Erreichen der Anspruchschwelle eines Schmidt-Triggers Γ19, 7*21 kippt dieser in die andere Lage und erzeugt über den Transistorschalter 7"23 und den 7TL-Baustein /1 einen positiven Spannungsimpuls am Punkt 20. Sobald die Lesespannung am Transistor TS15 den positiven Spannungsbereich verläßt, wird der Ladekondensator über den Schalttransistor 7517 schnell entladen. Der positive Spannungsimpuls am Punkt 20 ist damit zeitlich beendet. Mit Hilfe der Transistoren TlS, T17, 719, T21 und T13 werden die Flächen der positiven Lesesignale bewertet Entsprechend werden mit Hilfe der Transistoren T16, T18, T20, T22 und T24 und Kondensator ClO die Flächen der negativen Lesesignale bewertet Die dabei gebildeten Ausgangssignale stehen am Ausgang 22 des 7TL Bausteins /2 zur Verfügung.

Eine Ausfuhrungsform der Ausgangsstufe ist in F i g. 5 dargestellt Das digitale Lesesignal wird am Punkt 6 angelegt das Steuersignal ST an Punkt 5. Wird an den hi Punkt 5 der Schaltung hohes Potential angelegt dann sperrt das Flip-Flop FFi ein NAND-Glied NGIl und gibt andererseits den Weg über ein NAND-Glied NG 10 frei. Damit kann das digitale Lesesignal LESD, das am Punkt 6 anliegt die Ausgangsstufe passieren und > ■■ wird am Ausgangspunkt 9 als Signal LESDA phasenrichtig zur Verfügung gestellt Es läuft dabei noch über ein NAND-Glied NG 12 Am Ausgang des Invertergliedes INI kann das negierte digitale Lesesignal LESDA' abgenommen werden. Am Ausgang des Invertergliedes INi kann das negierte digitale Lesesignal LESD' abgenommen werden.

Sollen die digitalen Lesesignale nur dann zur Verfügung gestellt werden, wenn die aus der Flächenprüfungsschaltung gewonnenen Bewertungskriterien erfüllt sind, dann muß das Steuersignal ST niedriges Potential annehmen. Dadurch werden die Digitalsignale am Ausgang des Flip-Flops FFASüber die NAND-Glieder NGH und NG 12 zum Ausgangs der Ausgangsstufe durchgeschaltet, während durch das Flip-Flop FFi das NAND-Glied NG 10 für die digitalen Lesesignale LESDam Eingang 6 gesperrt wird.

Das Ausgangssignal der Flächenprüfungsschaltung am Punkt 20 wird an den Punkt 7 der Ausgangsstufe angelegt und setzt in Koinzidenz (NAND-Glied NG 14) mit den digitalen Lesesignalen LFSDein Flip-Flop FF!\ Außerdem startet die positive Fianke des digitalen Lesesignals LESD eine Zeitschaltung ZT. Nach Ablauf der Zeit der Zeitschaltung wird ein kurzer Impuls erzeugt, der den Zustand des Flip-Flops FFP abfragt, und dann das Flip-Flop FFAS setzt. Dazu werden die Ausgänge der Zeitschaltung ZTi und des Flip-Flops FFP einem NAND-Glied NG 15 zugeführt. Mit der nächsten negativen Flanke des digitalen Lesesignals LF5D wird das Flip-Flop FFPzurückgesetzt. Gleichzeitig wird «iiirch das negierte digitale Lesesignal LESD'In Koinzidenz (NAND-Glied NG 16) mit dem Signal am Ausgang 22 der Flächenprüfungsschaltung ein Flip-Flop FFN gesetzt. Die positive Fiar.ke des digitalen Lesesignals LESD' startet außerdem eine zweite Zeitschaltung ZTl. Nach Ablauf der Zeit der Zeitschaltung ZT2 wird ein kurzer Impuls erzeugt, der nun den Zustand des Flip-Flops FFN abfragt und das Flip-Flop FFAS zurücksetzt. Dazu ist der Ausgang der Zeitschaltung ZT2 und des Flip-Flops FFN über ein NAND-Glied NG 17 mit dem Flip-Flop FFAS verbunden.

Sofern ein Lesesignal nicht den Anforderungen im Hinblick auf Amplitude und Zeit gerecht wird, erzeugt die Flächenprüfungsschaltung AZßkein Signal an ihren Ausgängen 20 bzw. 22. Das hat zur Folge, daß das Flip-Flop FFP bzw. FFN der Ausgangsstufe nicht gesetzt werden kann. Somit wird auch das Flip-Flop FFAS nicht angesteuert, d. h., es handelt sich um einen Lesefehler, um einen Signalausfall. Im Falle der Fehlerfreiheit wird das Ausgangssignal des Flip-Flop FFAS als digitales Lesesignal LESDA am Punkt 9 herausgegeben. Im Falle eines Lesefehlers bleibt der Ausgang Punkt 9 der Ausgangsstufe auf einer Polarität liegen.

F i g. 6 zeigt nun einen Impulsplan der Ausgangsstufe, wenn die digitalen Lesesignale der Digitalisierungsschaltung direkt zum Ausgang 9 der Ausgangsstufe weitergeleitet werden. Zeile A stellt wiederum die gespeicherte Information dar. Zeile B zeigt das analoge Lesesignal, Zeile C das digitale Lesesignal, Zeile D das Steuersignal ST. Aus Zeile M ergibt sich das am Punkt 9 der Ausgangsstufe auftretende digitale Lesesignal LESDA aus Zeile N das negierte digitale Lesesignal LESDA'.

F i g. 7 zeigt einen Impulsplan für den FaIL daß die Bewertungskriterien der Flächenprüfungsschaltung berücksichtigt werden. In Zeile A ist wiederum die gespeicherte Information, in Zeile B das analoge Lesesignal, in Zeile C das digitale Lesesignal am Ausgang der Digitalisierungsschaltung gezeigt Aus Zeile D ergibt sich das Steuersignal ST, das nun tiefes

Potential hat. Das am Punkt 20 der Flächenprüfungsschaltung abgegebene Signal, das am Punkt 7 der Ausgangsstufe zugeführt wird, ist in Zeile £ gezeigt. Das Ausgangssignat des Flip-Flops ergibt sich aus Zeile F, der von der Zeitschaltung ZT abgegebene Impuls aus Zeile G. In Zeile H ist das Signal am Ausgang 22 der Flächenprüfungsschaltung, das den Punkt 8 der Ausgangsschaltung zugeführt wird, gezeigt. Das Signal am Ausgang des Flip-Flops FFN ist in Zeile /, der Ausgangsimpuls der Zeitschaltung ZT2 in Zeile K dargestellt. Das Ausgangssignal des flip-Flops FFAS zeigt Zeile L, und aus den Zeilen M bzw. N ergibt sich wiederum das digitale Signal am Ausgang 9 bzw. das negierte digitale Ausgangssignal am Ausgang 10 der Ausgangsstufe.

Ein Vergleich der F i g. 6 und der F i g. 7 zeigt, daß die

von der Ausgangsstufe abgegebene digitale Lesesignal für den Fall, daß die Bewertungskriterien der Flächenprüfungsschaltung mit einbezogen werden, zeitlich um eine halbe Bitperiode später kommen. Dies ist notwendig, weil die analogen Lesesignale in der Flächenprüfungsschaltung überprüft werden müssen.

Die Vorteile der erfindungsgemäßen Schaltungsanordnung liegen in folgenden Punkten: Die Bewertungsund Umsetzanordnung für analoge Lesesignale von Magnetschichtspeichern ist für verschiedene Schriftarten einsetzbar; es sind keine Einstellungen und Justagen notwendig; die Schaltungsanordnung ist im großen Frequenzbereich einsetzbar; es sind keine Schaltungsglieder vorhanden, die bei einer Lesegeschwindigkeitsänderung eine Phasenänderung erzeugen; die Schaltungsanordnung ist einfach und übersichtlich aufgebaut.

Hierzu 5 Blatt Zeichnungen

Claims (1)

1. Patentansprüche:

   1, Schaltungsanordnung zur Rückgewinnung von Datensignalen, die von einem Magnetschichtspeicher in Form analoger Lesesignale geliefert werden, bei der die analogen Lesesignale digitalisiert werden und bei der die analogen Lesesignale bezüglich ihrer Fläche in einer Flächenpröfungsschaltung untersucht werden, dadurch gekennzeichnet, daß eine Digitalisierungsschaltung (DIG) vorgesehen ist, die bei Vorliegen einer positiven Lesesignalspitze eine positive Flanke ihres digitalen Ausgangssignals, bei Vorliegen einer negativen Lesesignalspitze eine negative Flanke ihres digitalen Ausgangssignales erzeugt, und daß eine Ausgangsstufe (AST) vorgesehen ist, die das Ausgangssignal der Digitalisierungsschaltung (DIG) bewertet und abhängig von einem Steuersignal (ST) entweder unmittelbar oder nur bei Vorliegen eines Ausgangssignals der Flächenprüfungsschaltung (AZB) weiterleitet

   2. Schaltungsanordnung nach Anspruch 1, gekennzeichnet durch eine Ausgangsstufe (AST) mit einem ersten Flip-Flop (FFi), das während der Zeit des Anliegens des Steuersignals (ST) gesetzt ist, mit einem zweiten Flip-Flop (FFP), das bei Vorliegen eines digitalen Ausgangssignah der Digitalisierungsschaltung und eines nach Oberprüfung der Fläche des positiven analogen Lesesignals abgegebenen Signals von der Flächenprüfungsschaltung gesetzt wird und von der ROckflanke des digitalen Ausgangssigr.als der Digitalisierungsschaltung zurückgesetzt wird, mi! einer ersten Zeitschaltung (ZTi), die nach einer festgelegten Zeit nach Erscheinen der Vorderflanke «les digitalen Ausgangssignals einen Impuls abgibt, mit einem ersten NAND-Glied (NG 15), das bei Abgabe des Impulses von der ersten Zeitschaltung (ZTi) den Zustand des zweiten Flip-Flops (FFP) abtastet, mit einem dritten Flip-Flop (FFN), das bei Vorliegen des negierten digitalen Ausgangssignals und eines nach der Überprüfung der Fläche des negativen analogen Lesesignals abgegebenen Signals von der Flächen · prüfungsschaltung gesetzt, von der Rückflanke des negierten digitalen Ausgangssignals zurückgesetzt wird, mit einer zweiten Zeitschaltung (ZT2), die nach festgelegter Zeit nach Anliegen der Vorderflanke des negierten digitalen Ausgangssignals einen Impuls abgibt, mit einem zweiten NAND-Glied (NGiT), das bei Auftreten des Impulses von der zweiten Zeitschaltung (ZT2) den Zustand des dritten Flip-Flops (FFN) abtastet, mit einem vierten Flip-Flop (FFAS)₁ das von einem Ausgangssignal des ersten NAND-Gliedes (NGiS) gesetzt, von einem Ausgangssignal des zweiten NAND-Gliedes (NG 17) zurückgesetzt wird und mit einer Gatterschaltung (NG 10, NG 11, INI), die mit dem ersten Flip-Flop (FFi), der Digitalisierungsschaltung und dem vierten Flip-Flop (FFAS) verbunden ist und die bei Anliegen des Steuersignals (ST) das digitale Ausgangssignal, bei Nichtvorliegen des Steuersignals das Ausgangssignal des vierten Flip-Flops (FKS;dhlß

   verstärker (OPX), dessen beiden Eingängen das von der Verstärkerstufe verstärkte Lesesignal jeweils über ein Differenzierglied (C4, R10 bzw, C5, RU) zugeführt wird, und der das analoge verstärkte

   Lesesignal in einen rechteckförmigen Impulszug umwandelt, mit einem zweiten Operationsverstärker (OP2), dessen beiden Eingängen das von der Verstärkerstufe verstärkte Lesesignal invertiert jeweils über ein Differenzierglied (Ca, R 12 bzw.

   ίο CT, R13) zugeführt wird, und der das invertierte verstärkte Lesesignal in einen rechteckförmigen Impulszug umwandelt, mit einer ersten Impulserzeugungsschaltung (NG 1, NG2), die von den Rückflanken des vom ersten Operationsverstärker (OPi) abgegebenen Impulszuges Setzimpulse ableitet, mit einer zweiten Impulserzeugungsschaltung (NG 3, NG 4), die von den Rückflanken des vom zweiten Operationsverstärkers (OP2) abgegebenen Impulszuges Rücksetzimpulse ableitet, und mit einem Flip-Flop (FFD), das von den Setzimpulsen gesetzt und von den Rücksetzimpulsen zurückgesetzt wird und an dessen Ausgang das digitale Lesesigna! (LESD) abgegeben wird.

   4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß zwischen Verstärkerstufe und Differenzierglieder ein Tiefpaßfilter (TP) angeordnet ist

   5. Schaltungsanordnung nach Anspruch 3 oder 4, gekennzeichnet durch eine Impulserzeugungsschal tung mit einem ersten NAND-Glied (NGl bzw. NG2), dem der Impulszug vom Operationsverstärker zugeführt wird und mit einem zweiten NAND-Glied (NG2 bzw. NGA), dem am ersten Eingang der Impulszug vom Operationsverstärker zugeführt wird und dessen zweiter Eingang über ein ÄC-GIied mit dem Ausgang des e-stcn NAND-Gliedes (NG 1 bzw. NG 3) verbunden ist