DE1803222A1 - Verfahren zum Zusammenfassen pulscodierter Nachrichten - Google Patents
Verfahren zum Zusammenfassen pulscodierter NachrichtenInfo
- Publication number
- DE1803222A1 DE1803222A1 DE19681803222 DE1803222A DE1803222A1 DE 1803222 A1 DE1803222 A1 DE 1803222A1 DE 19681803222 DE19681803222 DE 19681803222 DE 1803222 A DE1803222 A DE 1803222A DE 1803222 A1 DE1803222 A1 DE 1803222A1
- Authority
- DE
- Germany
- Prior art keywords
- code
- register
- counter
- linear
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/42—Systems providing special services or facilities to subscribers
- H04M3/56—Arrangements for connecting several subscribers to a common circuit, i.e. affording conference facilities
- H04M3/561—Arrangements for connecting several subscribers to a common circuit, i.e. affording conference facilities by multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Analogue/Digital Conversion (AREA)
Description
Dlpl.-Phys. Leo Thul
Patentanwalt
Stuttgart-Feuerbach
Kurze Strasse 8
A.E.J.Chatelon-G.P«H.LeRouge-J.Perrault 24-9-1
INTERNATIONAL STANDARD ELECTRIC CORPORATION, NEW YORK
Verfahren zum Zusammenfassen pulscodierter Nachrichten
Die Priorität der Anmeldung in Frankreich vom 16. Oktober 1967 Nr. FV124-561 ist in Anspruch
genommen.
Verschiedene Nachrichtensysteme ermöglichen Konferenzverbindungen
zwischen mehreren Teilnehmern. Diese Systeme werden oft Konferenzkreise genannt. Alle Teilnehmer, die an einer
solchen Konferenz teilnehmen, haben im allgemeinen die gleichen Möglichkeiten, d.h. jeder Teilnehmer kann alle hören und alle
anderen können ihn hören. In den bekannten Telefonanlagen enthält eine Konferenzkreis im wesentlichen Transformatoren mit
mehreren Wicklungen,über die die Sprachenergie, die von einer Station ausgeht, gleichmässig auf die anderen Stationen aufgeteilt
wird. Wenn N die Zahl der Konferenzteilnehmer ist, dann 1st die nicht vermeidbare Dämpfung in dezibel mindestens
gleich 10 log1Q (N-I).
15.IO.1968 ./.
9 0 9 820/1119
A.E.J.Chatelon et al 24-9-1 - t -
Man kann sich auch Konferenzschaltungen vorstellen; in denen die Informationen in einem Binärcode übertragen werden.
In solchen Konferenzschaltungen, die die Pulscodemodulation verwenden, ist jedes Sprachsignal abgetastet und jeder
Abtastwert istyin einem Binärcode mit η Bit umgewandelt. Im einfachsten Fall, in dem nur 3 Teilnehmer zu einer Konferenz
zusammengeschaltet sind, addiert man die beiden Sprachcodes, die von den zwei verschiedenen Teilnehmern stammen., und man
erhält einen dritten Code, der zum dritten Teilnehmer übertragen wird. Beim dritten Teilnehmer wird der empfangene
Code decodiert und das sich dabei ergebende Signal enthält Anteile entsprechend den beiden Signalen, die man durch
^ Addition der Codewerte erhalten hat. Es ist klar, dass sieh diese Addition für jede Gruppe von zwei Teilnehmern wiederholt,und
dass die Codesumme dann zum dritten Teilnehmer übertragen wird.. Alle Sprachinformationen werden in: der Form
eines Binärcodes also übertragen und vermittelt.
Eine Konferenzschaltung mit Pulscodemodulation kann in drei unabhängige Teile aufgetrennt werden., einen ersten Teil, der
den Kreis zur Codierung und Decodierung der Sprachsignale enthält, einen zweiten Teil, in dem die Addition der Codewerte durchgeführt wird und einen dritten Teil, der die Durchschaltung
der Codewerte steuert, damit jeder Teilnehmer die Informationen erhält, die für ihn bestimmt sind. Wenn die
\ 25 Codierung der Abtastwerte nicht nach einer linearen Kennlinie
erfolgt, ist es nicht möglich, direkt eine Addition der beiden Codewerte durchzuführen. Es gibt nun verschiedene
nichtlineare Kennlinien.hhö. Wenn man ein konstantes Signal
zu Geräuschverhältnis für den ganzen Codierbereich wünscht, wählt man eine logarithmische Kennlinie der Form y=l+a log x.
In dem meisten Fällen wird diese logarithmische Kennlinie nur angenähert erreicht, insbesondere dann, wenn man sie
durch geradlinige Abschnitte annähert, die Bogenabschnitte der Kurve verbinden. Man erkeent, dass die Kennlinie umso
909820/1119
A.E.J.Chatelon et al 24-9-1 «\ - <gT-
besser ist je grosser die Zahl der Abschnitte ist.
Der Anmeldung liegt die Aufgabe zugrunde ein Verfahren zum
angenähert. amplitudenget.reuen Zusammenfassen von mindestens
zwei nach e.iner nichtlinearen, insbesondere angenähert
logarithmischen Kennlinie pulscodierten Einzelnachrichten zu einer gemeinsamen pulscodierten Nachricht zu schaffen.
Dies wird erfindungsgemäss dadurch erreicht, dass jede der nichtlinear pulscodierten Nachrichten in eine linear codierte
umgewandelt wird, dass diese linear codierten Nachrichten darauf in einer Additionsstufe addiert und die so entstandene
Summennachricht in einen den Einzelnaehtichten entsprechenden
Code rückübefführt wird.
-Eine Weiterbildung der Erfindung besteht darin, dass die
Einzelsignale in je einem ersten Register eingespeichert werden, dass die gespeicherten Werte nacheinander in einem
Kennlinienwandler zu einem linearen Code umgeformt werden, der in je einem zweiten Register eingespeichert wird, dass
beide linearen Codewerte in einer Additionsstufe addiert und danach durch den Kennlinienwandler in einen nichtlinearen
2Q Code rückgewandelt wird.
Die/Erfindung wird nun anhand des in den Zeichnungen dargestellten
Ausführungsbeispieles näher erläutert. Es zeigen:
Pig. 1 die Codierungs- oder Kompressions-Kennlinie mit IJ Abschnitten,
Fig. 2 die Kennlinien der Kompression und der Linearisierung,
Pig. 3 die Anfangs- und Schlussstellung des Schieberegisters
des Zählers während der Kompression,
Fig. 4 die Ausgangs- und Endstellung des Schieberegisters
und des Zählers der Linearisierung,
-. Fig. "5 ein Blockschaltbild des Additionskreises,
909820/1119 %/'
BAD
A.E.J.Chatelon et al 24-9-1 >. -**C-
Pig. 6 ein Blockschaltbild des Taktgebers, der die unterschiedlichen
Steuersignale erzeugt,
Pig. 7 mehrere Schaltungseinheiten des in Fig. 5 mit Se~
strichelten Linien eingezeichneten Rechtecks,
Fig. 8 den logischen Kreis des Ausganges Ls der Fig. 5
und
Pig. 9a-i die verschiedenen Symbole, die in den Zeichnungen
verwendet sind.
Bevor das Ausführungsbeispiel beschrieben wird/ sollen noch
t 10 einmal die Prinzipien der algebraischen logischen Gleichungen
. erläutert werden, die in bestimmten Fällen verwendet v/erden, um die Beschreibungen zu vereinfachen. Dieses Thema ist ausführlich
in zahlreichen Veröffentlichungen behandelt und insbesondere in dem Buch "Logical Design of Digital Computers"
I^ von M.Phister (Herausgeber: J.Wiley).
Wenn man mit A eine Bedingung kennzeichnet, bei der ein
Signal vorliegt, bezeichnet man den Zustand, bei dem dieses Signal nicht vorliegt, mit "K.
Diese zwei Bedingungen sind durch die allgemein bekannte logische Bedingung AxS-O verbunden, in der das Zeichnen
"x" die logische UND-Funktion kennzeichnet. Wenn eine
Bedingung C nur dann auftritt, wenn die Bedingungen A und B gleichzeitig vorliegen, schreibt man AxB = C. Diese .
Funktion wird durch eine UND-Schaltung erreicht. Wenn eine Bedingung C dann auftritt, wenn wenigstens eine der beiden
Bedingungen E und F vorliegt, dann schreibt man E + F = C
und diese logische Funktion wird über eine ODER-Schaltung erreicht.
909820/1 119
BAD ORIGINAL
A.E.J.Chatelon et al 24-9-1 ζ"
Die logischen UND- und ODER-Funktionen sind kommutativ,
assoziativ und distributiv und man kann schreiben:
A + B = B + A,
A χ (B+C) = A χ B + A χ Cj (A+B) x (C+D) = AxC+AxD+BxC+BxDj usw.
A χ (B+C) = A χ B + A χ Cj (A+B) x (C+D) = AxC+AxD+BxC+BxDj usw.
Eine Punktion der beiden Variablen A und B ergibt vier
verschiedene Kombinationen.■Wählt man Ax B, dann stellen die
drei anderen Kombinationen die Funktion AxB dar.
Wenn man die Bedingung A durch die Ziffer 1 und die Bedingung
die
A durch Ziffer 0 kennzeichnet und entpsrechend B durch 1 und
"B durch 0, so erhält man für die Kombination AxB äen die
Ziffern 11, für die Kombination X χ B die Ziffern 01, usw.
Es werden nun anhand der Pig. 9 die Bedeutungen von bestimmten Symbolen erläutert, die in den beiliegenden Figuren ver-I^
wendet sind.
Flg. 9a stellt eine einfache UND-Schaltung und Fig. 9b eine einfache ODER-Schaltung dar.
Fig. 9« stellt vier parallel durch das über die
Leitung 91b angelegte Signal gesteuerte UND-Schaltungen dar. Diese Anordnung wird
nachfolgend .Mehrfach-UND-Schaltung bezeichnet.
Die neben den Leitungen angeschriebene Zahl 4
'-rennzeichnet, dass es sich um eine Gruppe von
vier Leitungen handelt.
Fir-;. 9d stellt eine Mehrfach-ODER-Sohaltung dar, die im
dargestellten Beispiel vier ODER-Schaltungen mit zwei Eingängen 91° und 91d enthält. Man erhält
auf den vier Ausgangsleitungen 91© die gleichen
Signale,, a.ie an den einen oder anderen Eingang
jJO angelegt ,sind.
909820/1119
BAD
A.E.J.Chatelon et al 24-9-1
Pig. 9© stellt eine Inverter-Schalung dar. Wenn an
den Eingang ein Signal E angelegt wird, erhält man am Ausgang ein Signal E.
Pig. 9f steellt einen bistabile Kippschaltung dar, an die
ein Steuersignal an einen der Eingänge 92-1 oder 92-0 angelegt wird, um sie in den Zustand 1 oder d<a
Zustand 0 kippen zu lassen. Eine Spannung von der gleichen Polarität wie das Steuersignal ist dann
entweder am Ausgang 9~5-l, wenn die Kippschaltung
im Zustand 1 ist, oder am Ausgang 93-0* wenn sie
im Zustand 0 ist.
Pig. 9g stellt ein Register aus Kippschaltungen dar. Im ψ Beispiel enthält es vier Kippschaltungen, deren
Eingänge 1 mit den Leitungen der Gruppe 92a und
deren Ausgänge 1 mit den Leitungen der Gruppe 9j5a
verbunden sind. Die an einer Seite angeordnete Ziffer 0 bedeutet, dass das Register auf 0 zurückgestellt
wird, wenn über die Leitung 91h ein Signal angelegt wird.
Pig· 9h stellt einen Zähler mit vier Kippschaltungen 'dar,
der die Impulse zählt, die an den Eingang 91I-C angelegt
werden und der durch Anlegen eines Signales an den Eingang 9^d auf 0 zurückgestellt wird. Die
Ausgänge 1 der Kippschaltungen sind mit den 25 ' Leitungen 9^e verbunden.
Pig; 91 stellt einen Decoder dar,, der einen Binärcode mit
vier Bit, der über das Leibungsbündel 92l-a -angelegt
wird, in einen Code 1 aus 16 umwandelt, d.h. dass
ein Signal nur auf einer einzigen Leitung der sechzehn Leitungen 91^b $ für jeden, der an den
Eingang angelegten Vierte auftritt.-
./■
909820/1 1 1 §
BAD
A.E.J.Chatelon et al 24-9-1
Die Sprachsignale der Teilnehmer, die an einer Konferenz
teilnehmen, werden abgetastet und die Amplitude dieser Abtastwerte wird in einen Binärcode mit sieben Ziffern codiert.
Die höchstwertige Ziffer des Codes gibt die Polarität des Ab-
und,
tastwertes an/die sechs anderen Ziffern liegen die Amplitude des Abtastwertes fest. Das Verhältnis zwischen Amplitude des Abtastwertes und dem Codewert ist nicht linear und folgt einer angenäherten logarithmischen Kennlinie, die in der Fig. 1 dargestellt ist.
tastwertes an/die sechs anderen Ziffern liegen die Amplitude des Abtastwertes fest. Das Verhältnis zwischen Amplitude des Abtastwertes und dem Codewert ist nicht linear und folgt einer angenäherten logarithmischen Kennlinie, die in der Fig. 1 dargestellt ist.
Diese Codierkurve, die man in gleicher Weise auch als
Kompressionskurve bezeichnet, enthält IJ Abschnitte, die
verschiedene Steigungen haben. Diese Kurve erhält man aus der logarithmischen Gleichung
logo χ
y = 1. + g (1),
y = 1. + g (1),
in der mit χ das Verhältnis von der Amplitude des Signales zur maximalen Amplitude ist und y das entsprechende Verhältnis
für die komprimierten Signale. Die Endpunkte der Abschnitte erhält man, indem man auf der logarithmischen Kurve die
Punkte mit den Ordinaten y -- 1/8, 2/8....7/8, 1 nimmt. Diese
8 Punkte der logarithmischen Kurve und der Mittelpunkt M sind untereinander durch 8 geradlinige Abschnitte verbunden,
von denen die beiden ersten in der Nähe des Mittelpunktes M die gleiche Steigung haben. Der Teil der Kennlinie für die·
negativen Signale ist symmetrisch In Bezug auf den Mittelpunkt
Fi. In der Pig. 1 ist die Abszissenachse X'MX in Bruchteile
der maximalen Amplitude des Signales eingeteilt und die Oi'dinatenachse Y1MY ist eingeteilt in Codewerte mit
7 Ziffern, von denen nur die Codewerte in der Nähe eines
Wechsels der Steigung der Kurve eingetragen sind. Es sei
'jG noch einmal ei ar auf hingewiesen, dass jeder Codewert einer
bestimmten Amplitudenstufe den Signales entspricht, die
man als Quantisierun^r-stufe bezeichnet. Die Amplitude dieser
Stufe ändert sich entsprechend dem jeweiligen Segment.
909820/1119
BAD ORIGINAL
A.E.J.Chatelon et al 24-9-1
Man erkennt weiterhin, dass die Zahl y, die man aus der
Gleichung (l) erhält, eine Zahl ist, die zwischen 0 und
liegt. Diese Zahl kann jetzt in eine Binärzahl umgewandelt werden, die im Ausführungsbeispiel eine binäre Zahl mit"
6 Ziffern ist. Die Zahl der Ziffern legt dabei die Genauigkeit der Codierung fest. Die Achse MY in der Fig. 1 wird deshalb
in 64 gleichmässige -Abschnitte aufgeteilt und jedem Pegel wird eine Dezimalzahl zugeordnet, die zwischen 1 und 64
liegt. Diese Zahl wird danach als Binärzahl mit 6 Ziffern ausgedrückt. Diese'Dezimalzahl entspricht dem ganzzahligen
Teil der Zahl y', die durch die Formel
y. = 26 (i +
gegeben ist. Es sei noch darauf hingewiesen, dass der ganzzahlige Teil der Zahl y' notwendigerweise nicht gleich der
Zahl ist, die man mit der aus geraden Abschnitten angenäherten Kennlinie erhalten würde.
Es ist klar ersichtlich, dass bei einer direkten Addierung zweier Binärwerte, die man aus 'der Codierung gemäss der
Kennlinie nach Fig. 1 erhält, der resultierende Code nicht die Amplitude der Summe der entsprechenden Abtastwerte darstellt.
Es sei denn, diese Codewerte entstammen dem mittleren Abschnitt.
Es ist deshalb vorgeschlagen, dass vor der Addition der zwei Codewerte eine linearisierung der Codewerte stattfindet und
dass nach der Addition eine Kompression des sich aus. der Addition der beiden linearen Codewerte ergebenden Codes
durchgeführt wird.
V/enn man die Fig. 1 betrachtet, erkennt man, dass in dem mittleren Teil der Kennlinie die Codierung linear ist und
dass man eine Linearisierungs-Kennlinie erhält, wenn man
9 09820/1119
BAD ORlOlNAL
A.E.J.Chatelon et al 24-9-1 -/f -
den Kurvenabschnitt dieses mittleren Teiles verlängert. Man erhält dann die Gerade 1 mit der Gleichung y = 2 \x.
Die Zahl y, die man aus dieser Gleichung erhalt* kann
zwischen 0 und 2 + liegen und diese Zahl kann, wie es schon
vorher erläutert wurde, in eine Binärzahl mit n-Ziffern codiert werden. Wenn man auf der ganzen Länge der Gerade
die Genauigkeit der Codierung aufrecht erhalten will, die man im mittleren Segment hat, muss die Achse MY in Stufen
eingeteilt werden, die denen entsprechen, die durch das mittlere Segment festgelegt sind. Jeder dieser Pegel wird
dann durch eine Zahl festgelegt, die dem ganzzahligen Teil der Zahl Y2 entspricht, die durch die Formel
Y2 = 210x (5) gegeben ist. Die Zahl η der Binärziffern
dieses linearen Codes ist dann gleich 10.
In der B1Ig. 2 ist mit einem kleinerem Massstab diese
Gerade 1 der Pig. 1 sowie die logarithmische Kurve 2 dargestellt. Es ist dabei auf die Darstellung des negativen
Teiles verzichtet.
Aus den Gleichungen (2) und (p) erhält man
Y2 - 22~ y' + 2 (4).
Diese Gleichung gibt die genaue Korrespondenz zwischen der .logarithmischen Kurve 2 und der Geraden 1 an, d.h. die
Linearisierung. Setzt man 2~"V' - Al, so erhält man für
d:ie Gleichung (4) Y2 ~ 2 Y1 + ~ (5). Die Gleichung, die
'elj die umgekehrte Korrespondenz darstellt, d.h. die Kompression,
ist dann Yl ■-■- logp (Y2)-2 (6). ■
Nach Gleichung (6) besteht die Kompression eines Codewertes
Y? notwendigerweise darin, dass der Logarithmus zur Basis
dieses Codes berechnet wird. Man erkennt, dass die Gleichung (6) einer logarithm Ischen Kompressionskurve ohne
909 820/1119
badorISinai.
\.E.J.Chatelon et al 24-9-1
Annäherung entspricht, obwohl die Codewerte von einer Codierung stammen, die nach einer aus Abschnitten angenäherten
Kennlinie nach Fig. 1 stammen, die einem angenäherten logarithmischen Gesetz entspricht. Daraus folgt, dass man
vom Code Y2 den angenäherten Logarithmus zur Basis 2 ■ berechnet. Diese Annäherung entspricht der aus geradlinigen
Abschnitten zusammengesetzten Kurve der Fig. 1. Jede Binärzahl N kann als N = 2 (1 + x') geschrieben werden,
dabei ist k ein ganzzahlig positiv. Der Wert ist durch die Zahl der Ziffern gegeben, die zwischen der 1, die am
weitesten links steht, und der Ziffer N liegen. x! ist ein
binärer Bruchteil, für den ο < χ1 «^ 1 gilt, und wird aus
den Ziffern von N gebildet, ausgenommen die Ziffer 1, die am weitesten links steht. Man hat Y2 = 2 (l + x2) und
logp (Y2) = k2 + logp (l + x2). Wenn man nur den ersten
Ausdruck der begrenzten Entwicklung von log0 (1 + x2) betrachtet,
wird der angenäherte Logarithmus zur Basis 2 für Y2 gleich k2 + x2. Eine Schaltung, mit der eine derartige
Rechnung durchgeführt werden kann, enthält im wesentlichen ein Schieberegister, in das der Code Y2 eingespeichert wird und
einen Zähler. Eine solche Schaltung ist z.B. in der Zeitschrift "IRE Transactions on Electronic Computers", August 1962
auf den. Seiten 512 bis 517 des Bandes EC 11 beschrieben. Im nachfolgenden Text wird k2 als Kennlinie c und x2 als
Mantisse ni bezeichnet. . ■
In der Fig. 3 sind die Ausgangsstellung I und die Endstellung
F des Schieberegisters 3 und des Zählers 4 für die Kompression des Codes 0 0 0 0 0 0 10 0 1 dargestellt.
Während des-Einschreibens des linearen Codes in das
Register 3, das 10 bistabile Schaltungen enthält, wird der Zähler 4 in die Stellung 111 gebracht. Wenn nur der
angenäherte Logarithmus von Y2 berechnet werden soll, müsste der Zähler 4 in die Stellung 10 0 1 gebracht werden,
909820/ 1119
A.E.J.Chatelon et al 24-9-1 .
die der Ziffer 9 entspricht, die der Maximalwert von k2 für einen Code mit zehn Ziffern ist. Gernäss der Gleichung (6)
wird jedoch die Ziffer 2 von logQ (Y2) abgezogen und diese
Subtraktion kann dadurch durchgeführt werden, dass man den Zähler 4 in die Stellung 9-2=7 verstellt, für die der
Codewert 111 ist.
Bei jeder Verschiebung nach links verringert sich die
Zahl im Zähler 4 um 1 und die Verschiebung wird gestoppt, wenn die Ziffer 1, die am weitesten links im Code steht,
in der Stelle des Registers auftritt, die am weitesten links liegt. In der nachfolgenden Beschreibung entspricht das
Auftreten der Ziffer 1 in der am weitesten links gelegenen Stellung des Registers J der Bedingung B. Der komprimierte
Code wird dann durch das Nebeneinanderstellen des Codes c des Zählers (Kennlinie) und m des Registers (Mantisse)
gebildet, d.h. man erhält den Code 0 0 10 0 1.
Setzt man 2 "y = Yl so erhält man als Einheit auf der Achse
Y'MY (Fig. l) die Länge der Projektion eines Segmentes der
durch Gerade angenäherten Kurve auf dieser Achse. Soweit es den Code betrifft, führt dieses dazu, dass ein Komma
vor den letzten drei Ziffern, die am weitesten rechts stehen, eingesetzt wird. Wenn man annimmt, dass der Teil
links des Kommas, ausgenommen die Ziffer, die am weitesten links steht und das Vorzeichen kennzeichnet, gleich kl ist
und dass der Teil rechts vorn Komma, d.h. der Bruchteil gleich xl ist, wobei 0 ^ xl -^=I gilt, kann man den zweiten Teil
der Gleichung (5) ausdrücken als 2kl + xl + 2 (7)·
Diese Gleichung (7) entspricht nicht vollkommen der Zahl Y2, die iran sucht, da man als Variable Yl die Codewerte genoircnen
hat, die aus der angenäherten Kennlinie abgeleitet sind, während die Gleichung (5) aus der logarithrnischen
Kennlinie ohne Annäherung abgeleitet sind. Den linearen
·/■ 909820/1119
BAD ORIGINAL
A. E. J. Chat el on et al 24-9-1 ■
Code Y2 kann man erhalten, wenn man sich erinnert, dass die
Gleichung (7) einer Zahl Yf2 entspricht, deren Logarithmus
gleich kl + xl + 2 ist. Dieser Wert entspricht dem angenäherten Logarithmus der Zahl Y2, den man als Y2 = 2 (l+xl)
schreibt. Diese Gleichung zeigt, dass Y2 das Produkt einer
Zahl (l + xl) mit einer Zahl 2 ist, die ein ganzzahliges Potenz von zwei ist. Es ist in der Rechnertechnik
mit binären Systemen allgemein bekannt, dass diese Multiplikation über ein "Verschieberegister durchgeführt
werden kann. Die Zahl (l + xl) wird (kl + 2) mal nach links
verschoben (die rechtsliegenden Stellen des Registers sind den weniger wichtigen Stellen zugeordnet. Die Zahl der Verschiebungen
wird durch einen Zähler gezählt.
Die Pig. 4 stellt die Ausgangsstellung I und die Schlussstellung
P des Verschieberegesters J und des Zählers 4 im Falle der Linearisierung des Codes 0 0 1, 0 0 1 dar. Der ganzzahlige
Teil des Codes, d.h. die Kennlinie c wird in den Zähler eingeschrieben, während der Wert 1, 0 0 1 der der
Zahl (l + xl) entspricht, in die am weitesten links liegenden Stellen des Registers eingeschrieben wird. Wenn
binäre Gewichte den in das Register eingeschriebenen Ziffern zugeordnet·werden,und man der am weitesten rechts
liegenden Stelle den Wert 1 gibt, so bedeutet dieses Einschreiben der Ziffer (l + xl) in dieser Stellung des
ο ^ 25 Registers einer Multiplikation mit 2r~ und die Verschiebung
wird so entsprechend nach rechts gemacht. Die Zahl der Verschiebungen, die nach rechts gemacht werden müssen,
ist gleich 9 - (kl + 2) - 6. Bei jeder Verschiebung wird
der Stand des Zählers um eine Einheit vergrössert und die ^O Verschiebung wird unterbrochen, wenn der Zähler die
Stellung 7 erreicht und den Codewert 111 abgibt. Der durch
das Register abgegebene Codewert ist dann der lineare Coae. In der nachfolgenden Beschreibung wird die Tatsache, dass
909820/1119
BAD
A.E.J.Chatelon et al 24-9-1 1Λ
der Zähler 4 den Codewert 111 anzeigt, Bedingung A genannt
.
Man erkennt, dass die Linearisierung und die Kompression durch
eine geraeinsame Schaltung durchgeführt werden kann, die im wesentlichen ein Verschieberegister und einen Zähler enthält.
Dieser gemeinsame Kreis wird nachfolgend Übersetzungskreis genannt. Während der Kompression muss der Inhalt des Zählers
bei jeder Verschiebung um eine Einheit verringert werden, während bei der Linearisierung jedesmal um eine Einheit
vergrössert werden muss. Betrachtet man die Binärzahlen,
die an den Ausgängen· 1 bzw. 0 eines Zählers während der Zählung auftreten, so erkennt man, dass diese Zahlen z.B.
an den Ausgängen 1 eine aufsteigende Folge haben und an den Ausgängen 0 eine absteigende Folge.
Für Codewerte in dem Segment MM1 der Fig. 1 kann diese
Linearisierung und Kompression nicht angewendet werden, da sich der Mittelpunkt M nicht auf der logarithmischen Kurve
befindet, die durch die Gleichung 1 gegeben 1st. Für die Codewerte 0 0 0 0 0 0 bis 0 0 0 111 dieses Abschnittes
1HO MM1 oesteht die Linearisierung darin, dass 4 Ziffern an diese
Codewerte links angesetzt werden. Solche sechsstelligen Cofiowerte sind dadurch gekennzeichnet, dass die drei Ziffern,
die am weitesten linkο stehen, den Wert .0 haben und dieses
Kennzeichen entspricht der Bedingung C für eine der zu
2S addier enden Zahl und der· Bedingung D für die andere Zahl.
Soweit die Kompression von linearen Codewerten betroffen 1st, die in diesem Abschnitt MM' liegen, genügt es, die
4 Ziffern 0, die am weitesten Links liegen, zu unterdrücken. Disiu. Codes mit 10 Ziffern, an denen die Kompression nicht
^O angewendet werden darf, v/erden durch die Bedingung E festgestellt,
die man darin erhält, wenn die 7 Ziffern, die am
weitesten links stehen, alle den Viert 0 haben.
909820/1119
BAD ORIGINAL
A.E.J.Chatelon et al 24-9-1 --**"-
In der Pig. 5 ist ein Blockschaltbild eines Additionskreises für Codewerte von Sprachsignalen gemäss der vorliegenden
Erfindung dargestellt. Die beiden Codewerte oder Zahlen a und b, die addiert werden sollen, werden von einem zentralen
Steuerkreis CC abgegeben, der nicht Gegenstand der vorliegenden Erfindung ist. Dieser zentrale Kreis CC gibt ebenfalls
das Signal Ce ab, durch das die Codewerte a und b in die Register Ra und Rb übertragen werden und das auch den
Schaltkreis S startet. Die Codes a und b haben je 7 Ziffern und ihre Ziffern werden mit aO bis a6 und bO bis b6 gezeichnet.
Die Ziffern a6 und b6 sind dabei die höchstwertigen
Ziffern. Der logische Kreis Le 1st vorgesehen, um den Code a ohne Änderung einzuspeichern, wenn a6 = 1 ist und
h den Code b, wenn b6 = 1 ist bzw. urn den Komplementärwert
der sechs geringwertigsten Stellungen einzuspeichern, wenn a6 = 0 bzw. b6 =-0 ist. Die höchstwertigste Ziffer wird
immer ohne Komplementierung gespeichert. Durch die
Komplementierung der sechs am wenigsten wichtigen Ziffern
der- Codewerte von Signalen, die negativ sind, erhält man einen Teilcode, der positiven Signalen entspricht, denn
die Codewerte für Signale, deren Amplituden im Absolutwert gleich sind, jedoch, umgekehrte Vorzeichen haben, sind
komplementär (Flg. l). Diese Komplementierung ist notwendig, da der Übersetzungskreis T nur für Codewerte von positiven
Signalen vorgesehen ist.
w Die Ziffern a6 und b6 der.Cooewerte a und b werden an einen
logischen Kreis Lc angelegt, der einen Vergleich der Ziffern a6 und b6 durchführt. Man erhält aus ihm ein Ausgangssignal
Sl = 1, wenn die beiden Signale positiv sind und ^O ein Ausgangssignal S2 = I, wenn die beiden Signale negativ
sind. Sl entspricht der logischen Bedingung a6 χ 'οβ und S2 der
logischen Bedingung ä6 χ "ES". E:ine ausführlichere Beschreibung
dieses logischen Kreises Le ist für die vorliegende Erfindung nicht notwendig.
9 0 9 8 2 0/1119
Bm ORfGiNAt
A.E.J.Chatelon et al 24-9-1 -
Die sechs am wenigsten wichtigen Ziffern im Register Ra,
die den Code a" bilden und die sechs am wenigsten wichtigen
Ziffern im Register Rb, die den Code b" bilden, werden an
einen logischen Kreis Li angelegt, der feststellt, welcher der beiden Codewerte a oder υ den grösseren Absolutwert
hat. Dieser Kreis Li gibt ein Signal S4 - 1 ab, wenn der
Code D den grösseren Absolutwert hat, und ein Signal S5 = 1,
wenn der Code a den grösseren Absolutwert hat. Eine Art der Realisierung eines solchen Vergleichskreises ist z.B. in
der Zeitschrift "The Bell System Technical Journal", September 1968 auf den Seiten II80 bisll85 beschrieben.
Die Signale Sl, S2, S4 und S5 werden gemeinsam einmal in dem logischen Kreis Lad am Eingang des Additionskreises AD
verwendet, um festzulegen, ob die zwei Codewerte, die vorher
iüip-elie linearisiert wurden, addiert oder abgezogen werden
müssenj und zum anderen in dem logisehenKreis Ls, um das
Vorzeichen des Codewertes, der vorher komprimiert wurde,
festzulegen, der sich aus der Summe der Codewerte a und b ergibt.
Die Codewerte a" und b" werden getrennt an den Übersetzerkreis
T angelegt, der die Linearisierung der Codewerte durchführt. Wenn diese Linearisierung bei den Codewerten
durchgeführt ist, stehen sie in zwei in der Fig. 5 nicht dargestellten Registern zur Verfügung und werden dann über
den logischen Kreis Lad an den Additionsirreis AD angelegt.
Der sich durch die Addition ergebende Code wird an den Übersetzungskreiio
T übertragen, in aem er i:omprimj ert wira.
Der so i.onprimierte Code wird dann über den log!sehen Kreis
Ls an den zentralen Steur-rkreis CC übertragen.
909820/1119
BAD ORlGfNAL
A.E.J.Chatelon et al 24-9-1 - H-6· -
Der Additionskreis AD führt die Addition der beiden linearen Codewerte durch, die vorn Übersetzungskreis T über den
logischen Kreis Lad angelegt werden. Es wird angenommen, dass in diesem Additionskreis jede Addition in Parallelform
durchgeführt wird. Daraus ergibt sich, dass der Additionskreis einen Grundadditionskreis für jede Ziffer des zu
addierenden Codes enthält. Jeder Grundadditionskreis besteht aus zwei halben Additionsstufen. Insgesamt besteht der
Additionskreis AD aus 9 Grundadditionskreisen. An jedem Grundkreis werden die Ziffern vom gleichen Codegewicht
und der Übertrag von dem vorhergehenden Grundadditionskreis mit geringerem Gewicht eingelegt. Jeder Grundadditionskreis
gibt zwei Ausgangssignale ab, nämlich den Übertrag und die
w sich aus der Addition ergebende Ziffer. Der Übertrag des Additionskreises, der der höchstwertigen Ziffer zugeordnet
ist, stellt die höchstwertigsten Ziffern der Summe dar.
Der logische Kreis Lad hat die Aufgabe, die zu addierenden Codewerte in solcher Form anzulegen, dass sie direkt durch
den Additionskreis AD verarbeitet werden können. Der Additionskreis AD kann nur Additionen von positiven Zahlen durchführen,
während die zu addierenden Zahlen positiv und/oder negativ sein können. Wenn die zu addierenden Zahlen beide
positiv oder beide negativ sind, werden die Zahlen direkt zum Additionskreis AD übertragen. Wenn andererseits eine
^ 25 der Zahlen positiv und die andere negativ ist, dann wird
diejenige, deren absoluter Wert kleiner ist, komplementiert, und es wird ein Übertrag auf den Grundkreis übertragen, der
der geringwertigsten Ziffer zugeordnet ist.
Die verschiedenen Vorgänge bei der Linearisierung, der
Kompression und der Übertragung werden durch Signale gesteuert, die in dem Schaltkreis S erzeugt werden. Dieser
·/■
909820/1119
A.E.J.Chatelon et al 24-9-1
Taktkreis enthält, wie aus der Pig. 6 ersichtlich ist,
ein erstes Register RgI, das drei bistabile Kippschaltungen
enthält, einen Decoder Dc, der den vom Register RgI angelegten
Code decodiert, einen Taktgeber H, der aufeinanderfolgende Zeitlagensignale ti bis tfj abgibt, einen Coder Cd, ein
zweites Register Rg2, das den vom Coder Cd abgegebenen Coder anzeigt, eine erste Vielzahl von elektronischen Torschaltungen,
die zwischen den Ausgängen des Decoders Dc und den Eingängen des Coders Cd liegen, und durch die Signale A, B, C, D und
E gesteuert werden, die von dem Übersetzerkreis T abgeben werden, sowie eine zweite Vielzahl von elektronischen Torschaltungen,
die an den Ausgängen des Decoders Dc liegen und durch die Taktsignale ti bis t4 gesteuert werden. Diese
zweite Vielzahl von Torschaltungen liefern die Signale Cl bis C15, die für die Arbeitsweise der Anordnung nach
Pig. 5 notwendig sind. Die Übertragungen der Codewerte, die vom Coder Cd zum Register Rg2 und dann zum Register RgI
erfolgen, werden zu den Zeitlagen t5 und fj durchgeführt.
Weiterhin ist eine Rückstellung der Register RgI und Rg2 zu den Zeitlagen t6 und t4 vorgesehen.
Es wird jetzt an Hand der Figuren 6 und 7 die Arbeitsweise
der Anordnung genauer besehrieben. In der Pig. 7^SiRd in der
die in dem gestrichelten Rechteck der Fig. 5 dargestellten Anordnungn ausführlicher dargestellt sind, sind ebenfalls in
gestrichelten Rechtecken der logische Kreis Le, die Register Ra und Rb, der Übersetzungskreis T und der
logische Kreis Lad dargestellt.
Die zu addierenden Codes a und b werden an den logischen Kreis Le in direkter Form ~ä und Tf und in komplementärer
Form a und b angelegt. In der Fig. 7 ist jeder dieser 4 Codes
in zviei Teilcode aufgeteilt, von denen einer die höchstwertige
Ziffer und der andere die restlichen Ziffern enthält. D'iflser letztere Codeteil mit β Ziffern ist mit a1, a',
b' und b1 bezeichnet. Wenn der Code a6 = 1 ist, werden der
90982 0/1119
BAD
A.E.J.Chatelon et al 24-9-1 - *6""-
Code a' und die Ziffer a6 zum Register Ra übertragen, wenn
andererseits a6 = 0 ist, werden der Code a! und Ziffer a6
zum Register Ra übertragen. Das gleiche gilt für den Code b. Die Übertragungen werden durch das Signal Ce
gesteuert, da s von dem zentralen Steuerkreis CC (Fig. 5)
abgegeben wird. Da die Register Ra und Rb nicht auf Null zurückgestellt sind, muss eine Zwangseinstellung erfolgen.
In den Registern Ra und Rb sind die bestabilen Kreise AO bis Αβ und BO bis B6 dargestellt, die die gleichen Bezugszeichen
wiedie Codeziffer tragen. Wie schon oben erläutert, werden die Codewerte, die in den sechs rechts liegenden
bistabilen Kippschaltungen eingespeichert sind, mit a" und b" bezeichnet.
Der Übersetzungskreis T enthält im wesentlichen einen Zähler 4, ein Verschieberegister 5, die Zwischenspeicher
RaL und RbL und eine Mehrzahl von elektronischen Torschaltungen', die durch im Schaltkreis S erzeugte Signale
gesteuert werden. Das Verschieberegister 3 ist,in vereinfachter
Form dargestellt und enthält zwei Register RdI und Rd2, die durch eine Mehrzahl von elektronischen Torschaltungen
verbunden sind, deren Öffnung durch die Signale C5, C6 und Clj5 gesteuert wird. Ein^ Verschieberegister,
das zwei Register enthält, ist z.B. auf den . Seiten 16 bis 21 des Buches von Huskey et Korn "Computer
Handbook", McGraw-Hill Book Company, beschrieben. Das in diesem Buch beschriebene Register, enthält eine Reihe von
UND-Schaltungen 5. Je eine UND-Schaltung verbindet den Ausgang
1 einer bistabilen Kippschaltung des Registers RdI mit dem Eingang 1 der entsprechenden bistabilen Kippschaltung
j50 im Register Rd2. Diese UND-Schaltungen 5 sind durch
Signale C5 gesteuert. Das Register enthält weiterhin eine
·/■
9 0 9 8 2 0/1119
BAD ORtGiNAL
A.E.J.Chatelon et al 24-9-1
zweite Reihe von UND-Schaltungen 6, die jeweils den Ausgang
einer bistabilen Kippschaltung des Registers Rd2 mit dem Eingang 1 der bistabilen Kippschaltung mit geringerem
Rang (nach rechts) des Registers RdI verbinden. Diese UND-Schaltungen 6 werden durch das Signal C6 gesteuert.
Durch das Signal C5 erfolgt eine erste direkte Verschiebung vom Register RdI zum Register Rd2 und durch das Signal C6
eine zweite Verschiebung vom Register Rd2 zum Register RdI,
bei der die Information um einen Rang nach rechts verschoben
wird. Vor jeder Verschiebung muss deshalb eine Rückstellung der entsprechenden Register mit Hilfe der Signale C2 und
C4 erfolgen. Ein solcher Kreis erlaubt nur eine Verschiebung nach rechts. Wenn man jedoch eine dritte Serie von UND-Schaltungen
7 verwendet, die durch Signale ClJ gesteuert werden und den Ausgang 1 der bistabilen Kippschaltungen
des Registers Rd2 mit dem entsprechenden Eingängen der bistabilen Kippschaltungen von einem höheren Rang (nach
links) des Registers RdI verbinden, kann man auch eine
Verschiebung nach links durchführen. Diese Verschiebung wird dann gesteuert durch die Signale C^, ClJ, C2 und
- 20 -
909820/ 1119
A.E.J.Chatelon et al 24-9-1 Ä £6
Das Signal Ce wird auch an den Schaltkreis S (Pig. β) angelegt, lim den Taktgeber H freizugeben und den Code 0 0
in das Register RgI einzuspeichern. Daraus folgt, daß der Ausgang 1 des Decoders Dc aktiviert wird und beim ersten
Taktsignal ti treten die Signale Cl und C2 auf und stellen
den Zähler 4 und das Register RdI auf Null zurück..Zur
Zeit t2 läßt das Signal C3 die am weitesten links liegende
Kippschaltung des Registers RdI in den Zustand 1 Übergehen
und öffne,t die vierfach UND-Schaltungen 8 und 9 , über
die die -Ziffern b'5, b'4, b'3 (oder FW, F7Tf, 5Γ>>
des Registers Rb zum Zähler 4 und die Ziffern b'2,- B1I,
b'O (oder b'2,.b'1," b'O) des Registers Rb zum Register RdI
£ übertragen werden* Diese drei letzten Zifffem besitzen die
Stellungen, die unmittelbar der am weitesten links liegenden folgen, in die die Ziffer 1 eingespeichert war. Wenn der
Teilcode b" 0 0 1, 0 0 1 vorliegt, nehmen, der Zähler 4
und das Register RdI die im Pig. 4 dargestellte Grundstellung I ein. Die UND-Schaltung 10, deren drei Eingänge
mit den drei Ausgängen 1 des Zählers 4 verbunden- sind," liefert das Signal A=O (oder Ä) . Die UND-Schaltung :11,
deren drei Eingänge mit den Ausgängen 0 der bistabilen Kippschaltungen BJ, B4 und B5 verbunden sind, gibt ebenfalls
ein Signal C=O (oder Ü) ab. Ais Folge dieser beiden
Signale empfängt das Register Rg2, das zur Zeitlage t4
auf Null zurückgestellt war, zur Zeitlage t-5 den Code
P 0 10. Dieser Code wird dann zur Zeitlage t? zum"·
Register RgI übertragen, das vorher zur Zeitlage to auf Null
zurückgestellt war. .
Der Ausgang 2 des Decoders: Dc ist betätigt und die Signale
C4, C5, C2 und -C.6 treten zu den Zeitlagen ti, t-2, tj bzw. t4
909820/1119
A.E.J.Chatelon et al 24-9-1 Qj - ·£*■ -
auf. Durch diese Signale erfolgt eine Verschiebung des Codes im Register RdI um eine Stelle nach rechts und
der Zähler 4 wird um einen Schritt weitergeschaltet. Er zeigt jetzt den Code 0 10 an. Diese Phase 2 (da sie dem
Ausgangssignal 2 des Decoders Dc (Fig. 6) entspricht)
wiederholt sich bis die Bedingung "A auftritt, die den Schaltkreis S in die Phase 5 weiterschaltet. Diese Bedingung A
kennzeichnet, daß der im Register RdI gespeicherte Code linear
ist. Während dieser Phase 3 erzeugt der Taktkreis nacheinander
die Signale C7, C8, Cl, C2 und C9, die das Obertragen des
linearen Codes bL, der dem nichtlinearen Code b" entspricht, in das Register RbL und die Übertragung des nichtlinearen
Codes a" in den Zähler 4 und das Register RdI steuern. Wenn
eine oder mehrere Verschiebungen notwendig sind (A = 0 oder D s Q) schaltet» der Schaltkreis S in die Phase 4,
während der aufeinanderfolgend Signale C4, C5, C2 und C6
erzeugt werden. Die Phase 4 wiederholt sich, bis das Signal A auftritt. Der Schaltkreis schaltet dann in die Phase 5*
während der nacheinander folgende Signale erzeugt werden; ClO zur Rückstellung des Registers RaL auf Null, CIl zur
Übertragung des linearen Codes aL, der dem nichtlinearen
Code a" entspricht, vom Register RdI zum Register RaL,
C2 zur Rückstellung des Registers RdI auf Null und C12 zur Übertragung der linearen Code aL und bL in den
Registern RaL und RbL über die logische Schaltung Lad zum Additionskreis AD. Zur Einspeicherung in die Register RaX
und RbL werden die Code aL und bL durch zwei geteilt. Diese
systematische Division durch zwei ist notwendig, damit die Summe der Code im Maximum eine Zahl mit zehn Ziffern ist.
JO Diese Division durch zwei erreicht man dadurch, daß man
nur die neun höchstwertigen Ziffern des Codes überträgt.
Die Register RaL und RbL enthalten deshalb nur neun bistabile Kippschaltungen.
9098 20/ 1119
A.E, J,Chatelon et al 24-9-1 «- ^ - . ;· - ..
Wenn der Code?b" ein Code des Abschnitts MM' der Pig. I,
ist, läßt das Signal C = 1 von der Phase 1 zur Phase3
weiterschalten, während der die Ziffern bl und b2 in
Register Rb in die am weitesten rechts liegenden Stellen des Registers RbI, tibertragen werden. Wenn der Code a"
ein Code des Abschnittes MM1 ist, läßt das Signal D=I
von der Phase j5zur Phase 5 weiterschalten, während der die
Ziffern al und a2 im Register Ra zum Register RaL übertragen
werden.
Wie schon an Hand der Fig. 5 erläutert wurde, ist der
logische Kreis Lad vorgesehen, um zum Additionskreis,AD
(Fig. 5) nur solche Zahlen zu übertragen, die direkt auswertbar sind. Das Resultat der Addition stellt den Absolutwert
der algebraischen Summe der beiden Zahlen dar und dieser Absolutwert entspricht einem Code des positiven
Teiles der Kompressionskennlinie (Fig. 1), Wenn die zu
addierenden Zahlen beide positiv oder beide negativ sind (Sl =s 1 oder S2 = 1), werden die Zahlen aL und bL direkt
zum Additionskreis übertragen. Wenn die Zahlen entgegengesetzte Vorzeichen haben (Sl = 0 und 32 = 0) und wenn a"
größer als b" ist (S5 = 1, S4 = 0), wird die Zahl aL direkt
übertragen während "von der Zahl bL der Komplementärwert übertragen wird. Wenn die Zahlen entgegengesetzte Vorzeichen,
haben (Sl = 0 und S2 = 0) und wenn a" kleiner als b" ist
(S4 β 1, S5 - 0), überträgt man die Zahlen aE und bL.
Die Subtraktion der Zahlen, die dan dadurch erhält, daß
man die größere Zahl und den Komplementärwert der kleineren Zahl addiert, ist allgemein in der Technik elektronischer
Rechenmaschinen mit binärer Zählung bekannt. Es muß jedoch eine Ziffer 1 an der geringstwertigen Stelle addiert werden. Im
Additionskreis AD ist vorgesehen, daß der Übertragseingang
der Grundadditionsschaltung des niedrigsten Ranges die
Signale BT und D2 über eine ODER-Schaltung erhält.
9098 20/1119
A.E.JVChatelon et al 24-9-1 9 at
Diese beiden Signale haben den Wert 1, wenn die Zahlen
unterschiedliche Vorzeichen haben. Diese Signale Dl und D2 sind die Komplementärwerte der Signale Dl = Sl + 52 + S5
und D2 = Sl + S2 + S4 (Kreis Lad, Fig. 7).
Die in den Registern RaL und RbL gespeicherten Ziffern
werden zum Additiöhskreis AD (Fig. 5) übertragen, wenn das
Signal C12 zur Zeitlage t4 der Phase 5 auftritt. In der
vorhergehenden Zeitlage t3 wurden der Zähler 4 und das Register RdI durch die Signale Cl und 02 auf Null zurückgestellt·
Das Resultat der Addition wird dann so zum Register RdI übertragen, daß die Ziffern der Summe die am
weitesten rechts liegenden Stellen besetzen.
Wenn die Ziffer, die in dem am weitesten links liegenden bistabilen Kreis des Registers RdI gespeichert ist, eine 1
ists tritt das Signal B auf und es wird zur Phase 7
(Fig. 6) umgeschaltet. Dieses ist eine Schlußphase, die sich selbst steuert und während der keine Steuersignale erzeugt
werden. Man kann auch direkt von der Phase 5 zur Phase 7 weiterschälten, wenn das Signal E=I auftritt. Dieses Signal
E = 1 bedeutet, daß die Zahlensumme einer komprimierten
Zahl des Segmentes MM-1 der Fig. 1 entspricht. Dieses Signal E
wird durch einen Kreis 13 erzeugt, der aus einer UND-Schaltung
besteht, deren Eingänge mit den Ausgängen 0 der
am weitesten links liegenden Kippschaltungen des Registers RdI verbunden sind. Die komprimierte Zahl erhält man, indem man die
Ausgänge O des Zählers 4 und die Ausgänge 1 der drei rechts
von der am weitesten links liegenden Stelle des Registers liegenden Stellen RdI abgreift.
Wenn die Ziffer, die in dem bistabilen Kreis, der am weitesten3inks im Register RdI liegt, gespeichert ist,
eine Null ist, tritt das Signal B nicht auf und die Phase 6
wird eingeschaltet (Fig. 6). Durch den Schaltkreis S werden die Signale C4, C5, C2 und CI3 erzeugt und damit eine
909820/1119
A.E.J.Chatelon 24-9-1 Ir *
Verschiebung der gespeicherten Zahlen um eine Stelle nach
links durchgeführt. Diese Phase 6 wiederholt sich, bis zum Auftreten des Signales B zur Zeitlage t4. Dieses Signal B
gibt an, wie schon oben erläutert, daß nicht mehr verschoben werden muß.
Der in dem Zähler 4 und in dem Register RdI enthaltene Code
entspricht dem komprimierten Code eines positiven Signales, da die Linearisierung und Kompression mit Codes durchgeführt
sind, die positiven Signalen entsprechen. Es ist jedoch klar, daß das Additionsresultat positiv oder negativ sein
kann, entsprechend der Polarität der Eingangssignale und ihrer Amplituden. Um den genauen komprimierten Code zu erhalten,
muß der im Zähler 4 und im Register RdI enthaltene Code über den logischen Kreis Ls, der in Pig. 8 dargestellt ist,
herausgezogen werden. Wenn die zwei Signale positiv sind (Sl =1) wird der komprimierte Code direkt übertragen. Diese
direkte Übertragung findet auch statt, wenn die zwei Signale entgegengesetzte Vorzeichen haben und wenn das positive Signal
den größeren Absolutwert hat, d.h. wenn einmal S5 = 1 und a6 = 1 ist und wenn S4 = 1 und b6 *1 ist. Wenn keine
dieser drei Bedingungen besteht, wird der Komplementärwert des komprimierten Codes übertragen. Die Vorzeichenziffer s
des komprimierten Codes.ist durch das Ausgangssignal der ODER-Schaltung 20 in der Flg. 8 gegeben. Die übertragung
wird durch ein Signal Cs gesteuert, das von dem zentralen Steuerkreis CC abgegeben wird, der das Signal f in der Schlußphase 7 empfangen hat. Dieses Signal Cs wird auch dazu verwendet,
um den Taktgeber H des Schaltkreises S anzuhalten.
Wenn man das Signal E=I hat, wird die Mantisse durch die drei
am rechten Ende des Registers RdI gespeicherten Ziffern gebildet und diese Ziffern werden dann zum Kreis CC übertragen werden,
wenn E=I ist (Signale m1 und nF in Fig. 7)·
803820/1119
A.E.J.Chatelon et al 24-9-1 3 C
Die verschiedenen Schaltungen wurden beschrieben unter der
Annahme, daß die Codewerte mit 7 Ziffern verschiedenen Pegeln in der Weise zugeordnet sind, daß der Code OO 0 0 0 0
der maximalen negativen Amplitude und der Code 11 1 1 11
der maximalen positiven Amplitude (Pig. I) entspricht. In
gleicher Weise kann die Erfindung auch angewendet werden
bei einem Code gemäß Pig. 1, bei dem die Verteilung der Codewerte jedoch so ist, daß die Codewerte 10 0 0 0 0 0
und 0.0 0 0 0 0 0 Pegeln zu-beiden Seiten des Nullpegels
zugeordnet sind und daß der Code 1 11 11 11 z.B. der
maximalen positiven Amplitude und der Code 0 111111 der maximalen negativen Amplitude entspricht. Wenn solche
Codes addiert werden, 1st der Logische Kreis Le (Fig. 5 und 7) nicht mehr notwendig.
3 Patentansprüche
6 Blatt Zeichnungen, 9 Fig·
90 9 8 2Ό7Ί119
Claims (2)
1. Verfahren zum angenähert amplitudengetreuen Zusammenfassen.
von mindestens zwei nach einer nichtlinearen, insbesondere angenähert lögarithmischen Kennlinie pulseodierten Einzelnachrichten
zu einer gemeinsamen pulseodierten Nachricht, dadurch gekennzeichnet, daß jede der nichtlinear pulseodierten Nachrichten in eine linear codierte umgewandelt
wird, daß diese linear codierten Nachrichten darauf in einer Additionsstufe addiert und die so entstandene Summennachrieht
in einen den Einzelnachrichten entsprechenden Code rücküberführt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß die Einzelsignale in je einem ersten Register eingespeichert werden, daß die gespeicherten Werte nacheinander
in einem Kennlinienwandler zu einem linearen Code umgeformt werden, der in je einem zweiten Register eingespeichert wird,
daß beide linearen Codewerte in einer Additionsstufe addiert und danach durch den Kennlinienwandler in einen nichtlinearen
Code rückgewandelt wird.
;3. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß der Kennlinienwandler aus einen? in beiden Richtungen arbeitenden Zähler und Schieberegister besteht, daß
die Linearisierung dadurch erfolgt, daß eine vorgegebene Anzahl der ersten Stellen des nichtlinearen Codes in den
Zähler eingegeben werden und der Rest in das Schieberegister, daß darauf der in das Schieberegister eingespeicherte Restteil
um so viel Stellen verschoben wird, wie zur Füllung des Zählers benötigt werden, daß dagegen zur Rückwandlung des
Ti/Wl 15.10.68
·/♦
9 0 9 8 2 0 / 1 i 1
A.E.J.Chatelon et al 24-9-1 4) ^ ~
linearen Codes dieser in das Schieberegister eingespeichert
wird und darauf soweit in der anderen Richtung verschoben wird, bis an der ersten Stelle des Schieberegisters eine
Ziffer 1 auftritt, dabei wird die Anzahl der Verschiebungen
vom gefüllten Zähler abgezogen und daß der nichtlineare Code durch Hintereinandersetzen von Zählerstand und dem
Restteil entsprechenden Stellen des Schieberegisters gebildet wird.
909820/1119
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR124561A FR1547633A (fr) | 1967-10-16 | 1967-10-16 | Circuit d'addition de nombres binaires provenant du codage non linéaire de signaux |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1803222A1 true DE1803222A1 (de) | 1969-05-14 |
DE1803222B2 DE1803222B2 (de) | 1977-12-01 |
Family
ID=8640122
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19681803222 Ceased DE1803222B2 (de) | 1967-10-16 | 1968-10-16 | Verfahren zum zusammenfassen pulscodierter nachrichten |
Country Status (9)
Country | Link |
---|---|
US (1) | US3575591A (de) |
JP (1) | JPS5527492B1 (de) |
BE (1) | BE722366A (de) |
CH (1) | CH486169A (de) |
DE (1) | DE1803222B2 (de) |
ES (1) | ES359236A1 (de) |
FR (1) | FR1547633A (de) |
GB (1) | GB1201967A (de) |
NL (1) | NL6814769A (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3147492A1 (de) * | 1981-12-01 | 1983-06-09 | Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt | Schaltungsanordnung zum herstellen von konferenzverbindungen in digital nach dem pcm-verfahren durchschaltenden fernmelde-, insbesondere fernsprechvermittlungsanlagen |
DE3209452A1 (de) * | 1982-03-16 | 1983-09-22 | Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt | Schaltungsanordnung zum gleichzeitigen herstellen von mehreren konferenzverbindungen in einem digital nach dem pcm-verfahren durchschaltenden vermittlungssystem |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3778605A (en) * | 1971-04-16 | 1973-12-11 | Bell Telephone Labor Inc | Digital expandor for pcm code words |
CA1027265A (en) * | 1975-04-23 | 1978-02-28 | Alan S.J. Chapman | Method and apparatus for establishing a plurality of simultaneous conferences in a pcm switching system |
SU732864A1 (ru) * | 1976-12-22 | 1980-05-05 | Таганрогский радиотехнический институт им.В.Д.Калмыкова | Сумматор кодов фибоначчи |
US4230908A (en) * | 1979-01-22 | 1980-10-28 | Plessey Canada Limited | Telephone summing circuit |
US4454498A (en) * | 1979-05-21 | 1984-06-12 | Siemens Aktiengesellschaft | Adjustable attenuation member for a digital telecommunications system |
DE2925100C2 (de) * | 1979-06-21 | 1985-01-03 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung für Fernmeldeanlagen, insbesondere Fernsprechvermittlungsanlagen, mit Einrichtungen zur Pegelmessung von in Pulscodemodulation übertragenen tonfrequenten Nachrichten |
DE3104513C2 (de) * | 1981-02-09 | 1983-03-31 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur Umwandlung linear codierter PCM-Worte in nichtlinear codierte PCM-Worte und umgekehrt nichtlinear codierter PCM-Worte in linear codierte PCM-Worte gemäß einer dem A-Gesetz gehorchenden 13-Segment-Kennlinie |
DE3104528C2 (de) * | 1981-02-09 | 1984-10-11 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur Umwandlung linear codierter PCM-Worte in nichtlinear codierte PCM-Worte und umgekehrt |
DE3730232C1 (de) * | 1987-09-09 | 1988-09-15 | Telefonbau & Normalzeit Gmbh | Verfahren zum Einspeisen von Hoertoenen in bestehende Gespraechsverbindungen bei einer Fernsprechvermittlungsanlage |
DE8717485U1 (de) * | 1987-10-06 | 1989-04-06 | Ant Nachrichtentechnik Gmbh, 7150 Backnang, De | |
TWI583140B (zh) * | 2016-01-29 | 2017-05-11 | 晨星半導體股份有限公司 | 具對數計算功能的解碼模組 |
JP6680186B2 (ja) | 2016-11-10 | 2020-04-15 | 京セラドキュメントソリューションズ株式会社 | 電子機器及び電源制御プログラム |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1219973B (de) * | 1963-01-25 | 1966-06-30 | Standard Elektrik Lorenz Ag | Verfahren und Schaltungsanordnung zur Verringerung der bei der UEbertragung eines codierten Wertes benoetigten Stellenzahl, insbesondere in PCM-Systemen |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1050816B (de) * | 1956-12-31 | 1900-01-01 | ||
US3180939A (en) * | 1961-11-24 | 1965-04-27 | Bell Telephone Labor Inc | Selectable characteristic compandor for pulse code transmission |
US3366947A (en) * | 1964-01-08 | 1968-01-30 | Fujitsu Ltd | Non-linear pcm decoder |
US3479525A (en) * | 1965-11-05 | 1969-11-18 | Aircraft Radio Corp | Logarithmic signal compressor |
-
1967
- 1967-10-16 FR FR124561A patent/FR1547633A/fr not_active Expired
-
1968
- 1968-09-27 US US763234A patent/US3575591A/en not_active Expired - Lifetime
- 1968-09-30 JP JP7024968A patent/JPS5527492B1/ja active Pending
- 1968-10-09 GB GB47844/68A patent/GB1201967A/en not_active Expired
- 1968-10-16 BE BE722366D patent/BE722366A/xx unknown
- 1968-10-16 NL NL6814769A patent/NL6814769A/xx not_active Application Discontinuation
- 1968-10-16 CH CH1545068A patent/CH486169A/fr not_active IP Right Cessation
- 1968-10-16 ES ES359236A patent/ES359236A1/es not_active Expired
- 1968-10-16 DE DE19681803222 patent/DE1803222B2/de not_active Ceased
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1219973B (de) * | 1963-01-25 | 1966-06-30 | Standard Elektrik Lorenz Ag | Verfahren und Schaltungsanordnung zur Verringerung der bei der UEbertragung eines codierten Wertes benoetigten Stellenzahl, insbesondere in PCM-Systemen |
Non-Patent Citations (3)
Title |
---|
CITT-Dokumente der Study Group XV: WP33/XV, Nr.6, Seite mit den "General Remarks" u. S.2 WP33/XV, Nr.9, S.1 u. 10 WP33/XV Nr.29, Titelblatt COM XV, Nr.72, S.1 u. 15, COM XV, Nr.77, S.1,27-33,35, 37,39 * |
US-Z.: Proceedings of the IRE, 1961, Juli, S.1219 * |
US-Z.: RE Transactions on Electronic Computers Bd. EC-11, 1962, August, S.512-517 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3147492A1 (de) * | 1981-12-01 | 1983-06-09 | Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt | Schaltungsanordnung zum herstellen von konferenzverbindungen in digital nach dem pcm-verfahren durchschaltenden fernmelde-, insbesondere fernsprechvermittlungsanlagen |
DE3209452A1 (de) * | 1982-03-16 | 1983-09-22 | Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt | Schaltungsanordnung zum gleichzeitigen herstellen von mehreren konferenzverbindungen in einem digital nach dem pcm-verfahren durchschaltenden vermittlungssystem |
Also Published As
Publication number | Publication date |
---|---|
US3575591A (en) | 1971-04-20 |
NL6814769A (de) | 1969-04-18 |
JPS5527492B1 (de) | 1980-07-21 |
ES359236A1 (es) | 1970-06-01 |
FR1547633A (fr) | 1968-11-29 |
BE722366A (de) | 1969-04-16 |
CH486169A (fr) | 1970-02-15 |
DE1803222B2 (de) | 1977-12-01 |
GB1201967A (en) | 1970-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2508706C2 (de) | Schaltungsanordnung zur Codierung von Datenbitfolgen | |
DE2451982C2 (de) | ||
DE1803222A1 (de) | Verfahren zum Zusammenfassen pulscodierter Nachrichten | |
DE2205260C3 (de) | Schaltungsanordnung zum Übertragen von Daten zwischen einer zentralen Datenverarbeitungsanlage und einer Reihe von Datenstationen | |
DE2150751C3 (de) | Digitaler Sinus-Kosinus-Generator | |
DE2315986A1 (de) | Digital-analog-umsetzer, insbesondere fuer einen nach dem interativverfahren arbeitenden codierer | |
DE2160528B2 (de) | Digitaler differential-integrator | |
DE2612750A1 (de) | Multipliziereinrichtung | |
DE1499178A1 (de) | Steuerbarer Datenspeicher mit Verzoegerungsleitung | |
DE1962903A1 (de) | Zaehler | |
DE1299020B (de) | Decoder mit nichtlinearer Kennlinie fuer ein Pulscodedemodulations-(PCM)-System | |
DE2848096C3 (de) | Digitale Addieranordnung | |
DE2732008A1 (de) | Einrichtung zur reduzierung von fibonacci-p-codes auf die minimalform | |
DE2501531B2 (de) | Digitale Schaltungsanordnung zum Umwandeln komprimierter differenz-pulscodemodulierter Signale in PCM-Signale | |
DE2015813A1 (de) | Verfahren und Vorrichtung zur Über tragung von zweiwertigen Signalen | |
DE3044037A1 (de) | Verfahren und schaltung zur ratenaenderung | |
DE1918100A1 (de) | Additionsschaltung fuer PCM-Codesignale von Teilnehmern,die an einem Konferenzgespraech teilnehmen | |
EP0264999A2 (de) | System zum Übertragen oder Speichern von Eingangssignalen | |
DE2114522C3 (de) | Fernwirkverfahren mit impulscodierten Signalen zur Übertragung von Steuerbefehlen, Meldungen und Meßwerten | |
EP0346751B1 (de) | Anordnung zur DPCM-Codierung von Fernsehsignalen | |
DE1219973B (de) | Verfahren und Schaltungsanordnung zur Verringerung der bei der UEbertragung eines codierten Wertes benoetigten Stellenzahl, insbesondere in PCM-Systemen | |
DE3444315A1 (de) | Schneller nb/mb-codierer | |
DE1146912B (de) | Verfahren zur Fehlererkennung von blockweise uebertragenen Telegrafienachrichten | |
DE3540800A1 (de) | Binaeraddierer-zelle und aus solchen binaeraddierer-zellen zusammengesetztes schnelles addier- und multiplizierwerk | |
DE2315987B2 (de) | Digital-analog-umsetzer, insbesondere fuer einen nach dem iterativverfahren arbeitenden codierer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8235 | Patent refused |