TWI583140B - 具對數計算功能的解碼模組 - Google Patents

具對數計算功能的解碼模組 Download PDF

Info

Publication number
TWI583140B
TWI583140B TW105118670A TW105118670A TWI583140B TW I583140 B TWI583140 B TW I583140B TW 105118670 A TW105118670 A TW 105118670A TW 105118670 A TW105118670 A TW 105118670A TW I583140 B TWI583140 B TW I583140B
Authority
TW
Taiwan
Prior art keywords
parameter
output
decoding module
calculating
unit
Prior art date
Application number
TW105118670A
Other languages
English (en)
Other versions
TW201810960A (zh
Inventor
顧育先
Original Assignee
晨星半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晨星半導體股份有限公司 filed Critical 晨星半導體股份有限公司
Application granted granted Critical
Publication of TWI583140B publication Critical patent/TWI583140B/zh
Publication of TW201810960A publication Critical patent/TW201810960A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H03M13/1117—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule
    • H03M13/112—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule with correction functions for the min-sum rule, e.g. using an offset or a scaling factor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/40—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using contact-making devices, e.g. electromagnetic relay
    • G06F7/42—Adding; Subtracting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0066—Parallel concatenated codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding

Description

具對數計算功能的解碼模組
本發明係指一種解碼模組，尤指一種利用複數條曲線實施對數方程式計算的解碼模組。
在一無線通訊系統的無線通道傳送無線訊號時，無線訊號可能會在通過無線通道的過程中遭受頻率及時間選擇性衰落衰退，從而導致訊號失真。為了降低無線通道所造成的影響，無線通訊系統中一傳送器會預先對傳輸資料進行編碼（Encoding）、調變（Modulating）、交錯（Interleaving）等程序，再透過無線方式進行傳輸。如此一來，於無線通訊系統中一接收器接收無線訊號時，接收器即可利用接收到的無線訊號進行通道估測（Channel Estimation）、解調（Demodulating）、錯誤更正解碼（Error Correction Decoding，ECC Decoding）等程序，以回復受損的接收訊號。
典型接收器包含一通道估測器及一錯誤更正解碼器。通道估測器用來估測通道響應（Channel Response）以回復接收訊號相位及振幅的失真，而錯誤更正解碼器則根據一錯誤更正碼，校正接收訊號中決策錯誤的位元。常用的錯誤更正碼有迴旋碼（Convolutional Code）、低密度奇偶校驗碼（Low Density Parity Check Code，LDPC）及渦輪碼（Turbo Code）等等。由於渦輪碼已被證實可接近傳輸理論的謝農極限（Shannon Limit），因此近年來渦輪碼被廣泛地使用在衛星通訊、數位影像傳輸以及第三代合作夥伴計畫（3GPP）長程演進計畫（Long Term Evolution, LTE）中。
然而，在進行渦輪碼的解碼程序時，錯誤更正解碼器可能需要實施對數（Logarithm）方程式的計算。計算對數方程式造成渦輪碼的解碼程序複雜度大幅上升，從而影響接收器的解碼效能。因此，如何以簡潔的方式來計算對數方程式便成為業界亟欲探討的議題。
為了解決上述的問題，本發明提供一種利用複數條曲線實施對數方程式計算的解碼模組。
在一方面，本發明揭露一種解碼模組，用於一通訊裝置。該通訊裝置接收一輸入訊號並根據該輸入訊號中一資料位元、對應於該資料位元的一第一檢查位元及一第二檢查位元產生一第一參數及一第二參數。該解碼模組包含有一第一計算單元，用來輸出該第一參數與該第二參數中具有最大數值者作為一第一輸出參數；一第一算術單元，用來計算一第三參數與一第一斜率相乘的一第一乘積，及計算一第一常數與該第一乘積間的一第一差值；一第二算術單元，用來計算該第三參數與一第二斜率相乘的一第二乘積，及一第二常數與該第二乘積間的一第二差值；一第二計算單元，從一第三常數、該第一差值及該第二差值中取具有最大數值者，並產生一第二輸出參數，其中該第三常數為零；以及一加法單元，用來累加該第一輸出參數及一第二輸出參數，以產生一輸出資訊；其中該通訊裝置根據該輸出資訊，決定該資料位元。
在另一方面，本發明揭露一種解碼模組，用於一通訊裝置。該通訊裝置接收一輸入訊號並根據該輸入訊號中一資料位元、對應於該資料位元的一第一檢查位元及一第二檢查位元產生一第一參數及一第二參數。該解碼模組包含有一第一計算單元，用來輸出該第一參數與該第二參數中具有最大數值者作為一第一輸出參數；一第一算術單元，用來計算一第三參數代入一第一曲線函數所取得的一第一數值；一第二算術單元，用來計算該第三參數代入一第二曲線函數所取得的一第二數值；一第二計算單元，從一常數、該第一數值及該第二數值中取具有最大數值者，並產生一第二輸出參數，其中該常數為零；以及一加法單元，用來累加該第一輸出參數及一第二輸出參數，以產生一輸出資訊；其中該通訊裝置根據該輸出資訊，決定該資料位元；其中該第一曲線函數及該第二曲線函數為n次函數且n大於等於1。
請參考第1圖，第1圖為本發明實施例中一解碼裝置10的示意圖。解碼裝置10用於一通訊系統的渦輪碼（Turbo Code）解碼器，用來產生用於判斷資料位元ui的輸出資訊OUT。如第1圖所示，解碼裝置10包含有軟式輸入輸出（Soft-In Soft-out，SISO）解碼模組SISO1、SISO2、算術模組ARI1、ARI2、交織器（Interleaver）INT1、INT2及解交織器（De-Interleaver）DEI1、DEI2。解碼裝置10具有3個輸入資訊LLR（ui）、LLR（p）及LLR（q），其中p、q為資料位元ui的檢查位元且LLR（ui）、LLR（p）及LLR（q）分別為資料位元ui、檢查位元p、q的對數概似比（Log-Likelihood Ratio，LLR）。軟式輸入輸出解碼模組SISO1用來根據輸入資訊LLR（ui）、LLR（p）及事前資訊LLR_p1（ui），產生外部資訊LLR1（ui）。算術單元ARI1將外部資訊LLR1（ui）減去輸入資訊LLR（ui）及事前資訊LLR_p1（ui）後，產生外部資訊LLR1e（ui）至交織器INT1，以使交織器INT1重新排列外部資訊LLR1e（ui）來產生輸出至軟式輸入輸出解碼模組SISO2的事前資訊LLR_p2（ui）。相似地，軟式輸入輸出解碼模組SISO2根據交織後的輸入資訊LLR（ui）及輸入資訊LLR（q）及事前資訊LLR_p2（ui），產生外部資訊LLR2（ui）。算術單元ARI2將外部資訊LLR2（ui）減去交織後的輸入資訊LLR（ui）及事前資訊LLR_p2（ui）後，產生外部資訊LLR2e（ui）至解交織器DEI1，以使解交織器DEI1重新排列外部資訊LLR2e（ui）來產生輸出至軟式輸入輸出解碼模組SISO1的事前資訊LLR_p1（ui）。透過重覆上述遞迴式解碼程序，解碼裝置10可產生可靠的軟式輸出資訊OUT。如此一來，通訊系統即可根據輸出資訊OUT，決定資料位元ui的值。
為了進行遞迴式解碼程序，解碼裝置10必須具有計算對數的功能。舉例來說，於計算對數概似比時，軟式輸入輸出解碼模組SISO1、SISO2需要計算下列方程式：
（1）
其中，於軟式輸入輸出解碼模組SISO1中，參數A、B可為依據輸入資訊LLR（ui）、LLR（p）與外部資訊LLR1（ui）所產生的的數值，而於軟式輸入輸出解碼模組SISO2中，參數A、B可為依據輸入資訊LLR（p）、LLR（q）與外部資訊LLR2（ui）所產生的的數值。方程式（1）可被化簡為：
（2）
其中， ，且llr scale為一比例參數。在一實施例中，軟式輸入輸出解碼模組SISO1與SISO2可利用3條直線L1～L3來近似 的數值，以降低實現計算對數功能的硬體成本。請參考第2圖，第2圖繪示有 及直線L1～L3。在第2圖中，直線L1～L3可以下列函數表示：
（3）
（4）
（5）
其中，（－m1）、（－m2）分別為直線L2、L3的斜率，o1、o2則分別為直線L2、L3的常數項。在一實施例中，常數項o1、o2及斜率（－m1）、（－m2）可利用最小平方法取得。如第2圖所示，此實施例係以直線L1～L3中的最大值來近似 的數值（即 ）。在此狀況下，方程式（2）可改寫為：
（6）
由方程式（6）可知，藉由利用直線L1～L3來近似 的數值，本發明實施例可使用簡單的計算程序來完成自然對數的計算。如此一來，實現計算對數功能的硬體成本可獲得大幅的下降。
根據不同應用及設計理念，實現計算對數功能的硬體可以各式各樣的方式來實現。請參考第3圖，第3圖為本發明一解碼模組30的示意圖。解碼模組30可用於第1圖所示的軟式輸入輸出模組SISO1、SISO2中，用來實現對數計算功能。如第3圖所示，解碼模組30包含有計算單元300、306、算術單元302、304、乘法單元308及加法單元310。計算單元300用來接收參數A、B，並輸出參數A、B中具有最大數值者至加法單元310。算術單元302包含有乘法器312及加法器314，用來計算常數項o1減去參數d與斜率m1乘積的值，並將計算結果輸出至計算單元306。其中，參數 ，且llr scale為一比例參數。相似地，算術單元304包含有乘法器316及加法器318，用來計算常數項o2減去參數d與斜率m2乘積的值，並將計算結果輸出至計算單元306。於接收到算術單元304、306的計算結果後，計算單元310輸出所接收到的參數中具有最大數值者至乘法單元308。乘法單元308用來將計算單元310的輸出乘上比例參數llr scale後，輸出至加法單元310。加法單元310將所接收到的訊號相加即可產生方程式（6）之計算結果來實現對數計算功能。
請參考第4圖，第4圖為本發明實施例中一計算單元40的示意圖，其中計算單元40可用來實現第3圖所示的計算單元300。在第4圖中，計算單元40包含有一比較器400及一多工器402。比較器400用來比較輸入參數A、B之數值大小，並據以輸出控制訊號CON至多工器402。根據控制訊號CON，多工器402輸出輸入參數A、B中具有最大數值者。本領域具通常知識者應可依據第4圖所示計算單元40之架構，實現第3圖所示的計算單元306，為求簡潔，在此不贅述。
進一步地，方程式（6）可被改寫為： （7）
其中， ， ， 。
在方程式（7）中，比例參數llr scale被整合入 的計算過程中。由方程式（7）可知，透過改變用來近似 參數的直線函數的常數項及變數，計算對數的過程可被進一步簡化。
請參考第5圖，第5圖為本發明實施例中一解碼模組50的示意圖。解碼模組50可用於第1圖所示的軟式輸入輸出解碼模組SISO1、SISO2中，用來實現對數計算功能。如第5圖所示，解碼模組50包含有計算單元500、506、算術單元502、504及加法單元508。計算單元500用來接收參數A、B，並輸出參數A、B中具有最大數值者至加法單元508。算術單元502包含有乘法器510及加法器512，用來計算常數項C1減去參數D與斜率m1乘積的值，並將計算結果輸出至計算單元506。相似地，算術單元504包含有乘法器514及加法器516，用來計算常數項C2減去參數D與斜率m2乘積的值，並將計算結果輸出至計算單元506。在此實施例中，由於比例參數llr scale已併入常數項C1、C2及參數D，因此計算單元510可直接輸出所接收到的參數中具有最大數值者至加法單元508。加法單元510將所接收到的訊號相加後，即可產生方程式（7）之計算結果來實現對數計算功能。相較於第3圖所示的計算單元300，計算單元500節省了一個乘法器，從而進一步降低實現對數計算功能的硬體成本。
根據不同應用及設計理念，本領域具通常知識者針對上述實施例應可據以實施合適的更動及修改。舉例來說，具有對數計算功能的解碼模組30、50不限於應用在渦輪碼解碼器，而可應用於任何需要實現對數計算功能（如計算事後機率）的運算裝置內，且不限於此。
在一實施例中，用來近似 的直線L1～L3可改為多次方函數（如n次函數，n大於等於1）所形成的曲線。值得注意的是，直線L1～L3為多次方函數的次數為1時的實施例。多次方函數的係數可使用多項式擬合法（Polynomial Fitting）計算取得，且不限於此。在此實施例中，第3圖所示的算術單元302將參數d代入一曲線函數CUR1，並將所得的一第一數值輸出至計算單元306。相似地，算術單元304將參數d代入另一曲線函數CUR2，並將所得的一第二數值輸出至計算單元306。如此一來，解碼模組30即可以複數條曲線來近似對數曲線，從而實現對數計算。
此外，用來近似 的直線數目亦可被合適地調整。在一實施例中，用來近似 的直線數目由3條更動為4條（如第2圖所示的直線L1～L3與新增的直線L4）。在此實施例中，方程式（2）可改寫為： （8）
其中，（－m1）、（－m2）、（－m3）分別為直線L2～L4的斜率，o1～o3則分別為直線L2～L4的常數項，且L1為Y＝0的直線。
請參考第6圖，第6圖為本發明一解碼模組60的示意圖。解碼模組60可用於第1圖所示的軟式輸入輸出解碼模組SISO1、SISO2中，用來實現對數計算功能。解碼模組60相似於第3圖所示的解碼模組30，因此具有相似功能的訊號及元件沿用相同的符號。相較於第3圖所示的解碼模組30，解碼模組60新增一算術單元600。算術單元600包含有乘法器602及加法器604，用來計算計算常數項o3減去參數d與斜率m3乘積的值，並將計算結果輸出至計算單元306。計算單元306改為輸出算術單元302、304、600之計算結果及0中具有最大數值者至乘法單元308。如此一來，加法單元310將所接收到的訊號相加後，即可產生方程式（8）之計算結果來實現對數計算功能。
綜上所述，透過利用複數條直線來近似對數曲線，上述實施例的解碼裝置可利用簡潔的硬體架構來實現對數計算功能，從而大幅降低硬體成本及運算成本。   以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10‧‧‧解碼裝置
30、50、60‧‧‧解碼模組
300、306、40、500、506‧‧‧計算單元
302、304、502、504、600‧‧‧算術單元
308‧‧‧乘法單元
310、508‧‧‧加法單元
312、316、510、514、602‧‧‧乘法器
314、318、512、516、604‧‧‧加法器
400‧‧‧比較器
402‧‧‧多工器
ARI1、ARI2‧‧‧算術模組
A、B、d、D‧‧‧參數
C1、C2 、o1～o3‧‧‧常數項
DEI1、DEI2‧‧‧解交織器
INT1、INT2‧‧‧交織器
LLR（ui）、LLR（p）、LLR（q）‧‧‧輸入資訊
LLR1（ui）、LLR2（ui）、LLR1e（ui）、LLR2e（ui）‧‧‧外部資訊
LLR_p1（ui）、LLR_p2（ui）‧‧‧事前資訊
m1～m3‧‧‧斜率
OUT‧‧‧輸出資訊
p、q‧‧‧檢查位元
SISO1、SISO2‧‧‧軟式輸入輸出解碼模組
ui‧‧‧資料位元
第1圖為本發明實施例一解碼裝置的示意圖。 第2圖為本發明實施例中對數曲線與直線間關係的示意圖。 第3圖為本發明實施例一解碼模組的示意圖。 第4圖為本發明實施例一計算單元的示意圖。 第5圖為本發明實施例一解碼模組的示意圖。 第6圖為本發明實施例一解碼模組的示意圖。
30‧‧‧解碼模組
300、306‧‧‧計算單元
302、304‧‧‧算術單元
308‧‧‧乘法單元
310‧‧‧加法單元
312、316‧‧‧乘法器
314、318‧‧‧加法器
A、B、d‧‧‧參數
o1~o3‧‧‧常數項
LLR(ui)、LLR(p)、LLR(q)‧‧‧輸入資訊
LLR1(ui)、LLR2(ui)、LLR1e(ui)、LLR2e(ui)‧‧‧外部資訊
LLR_p1(ui)、LLR_p2(ui)‧‧‧事前資訊
m1~m3‧‧‧斜率
OUT‧‧‧輸出資訊
p、q‧‧‧檢查位元
ui‧‧‧資料位元

Claims (9)

  1. 一種解碼模組，用於一通訊裝置，其中該通訊裝置接收一輸入訊號並根據該輸入訊號中一資料位元、對應於該資料位元的一第一檢查位元及一第二檢查位元產生一第一參數及一第二參數，該解碼模組包含有： 一第一計算單元，用來輸出該第一參數與該第二參數中具有最大數值者作為一第一輸出參數； 一第一算術單元，用來計算一第三參數與一第一斜率相乘的一第一乘積，及計算一第一常數與該第一乘積間的一第一差值； 一第二算術單元，用來計算該第三參數與一第二斜率相乘的一第二乘積，及一第二常數與該第二乘積間的一第二差值； 一第二計算單元，從一第三常數、該第一差值及該第二差值中取具有最大數值者，並產生一第二輸出參數，其中該第三常數為零；以及 一加法單元，用來累加該第一輸出參數及一第二輸出參數，以產生一輸出資訊； 其中該通訊裝置根據該輸出資訊，決定該資料位元。
  2. 如請求項1所述的解碼模組，另包含有： 一乘法單元，用來將第三常數、該第一差值及該第二差值中具有最大數值者乘以一比例參數後作為該第二輸出參數； 其中該第三參數為該比例參數的倒數與第一參數及第二參數間的絕對差值間乘積的絕對值。
  3. 如請求項1所述的解碼模組，其中該第三參數為該第一參數及第二參數間的差值的絕對值。
  4. 如請求項1所述的解碼模組，其中該第一計算單元包含有： 一比較器，用來比較該第一參數及該第二參數，以產生用來指示該第一參數與該第二參數間大小關係的一控制訊號；以及 一多工器，用來根據該控制訊號，選擇該第一參數及該第二參數其中一者作為該第一輸出參數。
  5. 如請求項1所述的解碼模組，其中該第一算術單元包含有： 一乘法器，用來計算該第三參數與該第一斜率的該第一乘積；以及 一加法器，用來計算該第一常數與該第一乘積間的該第一差值。
  6. 一種解碼模組，用於一通訊裝置，其中該通訊裝置接收一輸入訊號並根據該輸入訊號中一資料位元、對應於該資料位元的一第一檢查位元及一第二檢查位元產生一第一參數及一第二參數，該解碼模組包含有： 一第一計算單元，用來輸出該第一參數與該第二參數中具有最大數值者作為一第一輸出參數； 一第一算術單元，用來計算一第三參數代入一第一曲線函數所取得的一第一數值； 一第二算術單元，用來計算該第三參數代入一第二曲線函數所取得的一第二數值； 一第二計算單元，從一常數、該第一數值及該第二數值中取具有最大數值者，並產生一第二輸出參數，其中該常數為零；以及 一加法單元，用來累加該第一輸出參數及一第二輸出參數，以產生一輸出資訊； 其中該通訊裝置根據該輸出資訊，決定該資料位元； 其中該第一曲線函數及該第二曲線函數為n次函數且n大於等於1。
  7. 如請求項6所述的解碼模組，另包含有： 一乘法單元，用來將該常數、該第一數值及該第二數值中具有最大數值者乘以一比例參數後作為輸出至該加法單元的該第二輸出參數； 其中該第三參數為該比例參數的倒數與第一參數及第二參數間的絕對差值間乘積的絕對值。
  8. 如請求項6所述的解碼模組，其中該第三參數為該第一參數及第二參數間的差值的絕對值。
  9. 如請求項6所述的解碼模組，其中該第一計算單元包含有： 一比較器，用來比較該第一參數及該第二參數，以產生用來指示該第一參數與該第二參數間大小關係的一控制訊號；以及 一多工器，用來根據該控制訊號，選擇該第一參數及該第二參數其中一者作為該第一輸出參數。
TW105118670A 2016-01-29 2016-06-15 具對數計算功能的解碼模組 TWI583140B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662288455P 2016-01-29 2016-01-29
US62,288,455 2016-01-29

Publications (2)

Publication Number Publication Date
TWI583140B true TWI583140B (zh) 2017-05-11
TW201810960A TW201810960A (zh) 2018-03-16

Family

ID=59367567

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105118670A TWI583140B (zh) 2016-01-29 2016-06-15 具對數計算功能的解碼模組

Country Status (3)

Country Link
US (1) US20170222755A1 (zh)
CN (1) CN107025090A (zh)
TW (1) TWI583140B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109995691A (zh) * 2017-12-29 2019-07-09 晨星半导体股份有限公司 接收装置及对数概度比产生方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365465A (en) * 1991-12-26 1994-11-15 Texas Instruments Incorporated Floating point to logarithm converter
US7173974B2 (en) * 1999-12-02 2007-02-06 Qualcomm Incorporated Method and apparatus for computing soft decision input metrics to a turbo decoder
TW200710682A (en) * 2005-09-09 2007-03-16 Via Tech Inc Logarithm processing systems and methods
US20110040558A1 (en) * 2004-09-17 2011-02-17 Panasonic Corporation Scalable encoding apparatus, scalable decoding apparatus, scalable encoding method, scalable decoding method, communication terminal apparatus, and base station apparatus
US8068042B2 (en) * 2007-12-11 2011-11-29 Nippon Telegraph And Telephone Corporation Coding method, decoding method, and apparatuses, programs and recording media therefor
US8284971B2 (en) * 2008-11-21 2012-10-09 Envoy Medical Corporation Logarithmic compression systems and methods for hearing amplification
US8532983B2 (en) * 2008-09-06 2013-09-10 Huawei Technologies Co., Ltd. Adaptive frequency prediction for encoding or decoding an audio signal
TW201516710A (zh) * 2013-10-22 2015-05-01 Nat Univ Tsing Hua 一種決定對數函數單元的硬體實現方法以及執行該方法的電腦程式產品

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1547633A (fr) * 1967-10-16 1968-11-29 Labo Cent Telecommunicat Circuit d'addition de nombres binaires provenant du codage non linéaire de signaux
JP4269520B2 (ja) * 2001-01-23 2009-05-27 株式会社デンソー 近似演算装置およびｍａｐ復号装置
KR100666399B1 (ko) * 2004-12-10 2007-01-09 한국전자통신연구원 수신기 및 그 신호 처리 방법
JP4765863B2 (ja) * 2006-09-20 2011-09-07 日本電気株式会社 復号器及びその復号方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365465A (en) * 1991-12-26 1994-11-15 Texas Instruments Incorporated Floating point to logarithm converter
US7173974B2 (en) * 1999-12-02 2007-02-06 Qualcomm Incorporated Method and apparatus for computing soft decision input metrics to a turbo decoder
US20110040558A1 (en) * 2004-09-17 2011-02-17 Panasonic Corporation Scalable encoding apparatus, scalable decoding apparatus, scalable encoding method, scalable decoding method, communication terminal apparatus, and base station apparatus
TW200710682A (en) * 2005-09-09 2007-03-16 Via Tech Inc Logarithm processing systems and methods
US8068042B2 (en) * 2007-12-11 2011-11-29 Nippon Telegraph And Telephone Corporation Coding method, decoding method, and apparatuses, programs and recording media therefor
US8532983B2 (en) * 2008-09-06 2013-09-10 Huawei Technologies Co., Ltd. Adaptive frequency prediction for encoding or decoding an audio signal
US8284971B2 (en) * 2008-11-21 2012-10-09 Envoy Medical Corporation Logarithmic compression systems and methods for hearing amplification
TW201516710A (zh) * 2013-10-22 2015-05-01 Nat Univ Tsing Hua 一種決定對數函數單元的硬體實現方法以及執行該方法的電腦程式產品

Also Published As

Publication number Publication date
CN107025090A (zh) 2017-08-08
TW201810960A (zh) 2018-03-16
US20170222755A1 (en) 2017-08-03

Similar Documents

Publication Publication Date Title
US10998922B2 (en) Turbo product polar coding with hard decision cleaning
JP5219699B2 (ja) 符号化装置及び復号装置
EP2529486B1 (en) Error floor reduction in iteratively decoded fec codes
US6910170B2 (en) Pre-decoder for a turbo decoder, for recovering punctured parity symbols, and a method for recovering a turbo code
KR100941346B1 (ko) 다중 스케일 선택을 갖는 터보 디코더
US8443265B2 (en) Method and apparatus for map decoding and turbo decoder using the same
JP4392924B2 (ja) 符号化装置及び方法、記憶媒体
US8880973B1 (en) Detector-decoder interface for GF(q) iterative decoding
JP2002185336A (ja) 大最小距離を用いたターボ符号化方法及びそれを実現するシステム
WO2016070573A1 (zh) 数据校验方法及装置
US10177877B2 (en) Receiver and method for processing a signal thereof
JP4497744B2 (ja) ターボ符号に関するノイズの評価方法および装置及びそれらを使用するシステム
Boiko et al. Improvements encoding energy benefit in protected telecommunication data transmission channels
CN109644009B (zh) 纠错解码装置以及光发送接收装置
EP3713096B1 (en) Method and device for decoding staircase code, and storage medium
TWI583140B (zh) 具對數計算功能的解碼模組
CN109412752B (zh) 极化码的非相干检测接收机、系统及方法
EP2985916A1 (en) Reduced memory iterative demodulation and decoding
Sujatha et al. Performance improvement of Turbo decoder using VLSI optimization Techniques
US20180123616A1 (en) Decoding method for convolutional code decoding device in communication system and associated determination module
KR20170045728A (ko) 수신 장치 및 그의 디코딩 방법
KR102611828B1 (ko) 에러 정정을 위한 리드-솔로몬 디코더
WO2020008005A1 (en) Variable node processing methods and devices for message-passing decoding of non-binary codes
Malenko Implementation of Reed-Solomon RS (255,239) Code
CN117081611B (zh) 一种基于并行处理的译码方法和设备

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees