DE1789145B2 - Verfahren zum Herstellen einer Halbleiteranordnung - Google Patents

Verfahren zum Herstellen einer Halbleiteranordnung

Info

Publication number
DE1789145B2
DE1789145B2 DE19671789145 DE1789145A DE1789145B2 DE 1789145 B2 DE1789145 B2 DE 1789145B2 DE 19671789145 DE19671789145 DE 19671789145 DE 1789145 A DE1789145 A DE 1789145A DE 1789145 B2 DE1789145 B2 DE 1789145B2
Authority
DE
Germany
Prior art keywords
pattern
silicon
layer
junction
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19671789145
Other languages
English (en)
Other versions
DE1789145A1 (de
Inventor
Else Eindhoven Kooi (Niederlande)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from NL666614016A external-priority patent/NL153374B/xx
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Priority to DE19671789145 priority Critical patent/DE1789145B2/de
Publication of DE1789145A1 publication Critical patent/DE1789145A1/de
Publication of DE1789145B2 publication Critical patent/DE1789145B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer Halbleiteranordnung mit einem Halb-
leiterkörper aus Silizium mit mindestens einem PN-Ubergänge aufweisenden Halbleiterschaltungselement, bei dem der Halbleiterkörper mit Hilfe einer Oxidationsbehandlung einer Oberfläche mit einem flachen Siliziumoxidschichtmuster vorsehen wird.
Verfahren dieser Art werden unter anderem zum Herstellen planarer Halbleiteranordnungen verwendet, vgi. die US-PS 32 12 162.
Die vorgesehene Oxidschicht erfüllt eine wesentliche Funktion in bezug auf das Schaltungs.lement. Diese Oxidschicht kann z. B. als elektrische Isolierung zwischen einer auf der Oxidschicht angebrachten elektrischen Leitung, die mit einer Zone des Schaltungselementes verbunden ist, und dem Siliziumkörper dienen. Weiter kann die Oxidschicht zur Verbesserung der Oberflächeneigenschaften des Süiziumkörpers und somit zur Verbesserung der elektrischen Eigenschaften des Schaltungselementes angebracht werden, wobei die Oxidschicht wenigstens diejenigen Teile der Oberfläche des Siliziumkörpers bedeckt, wo mindestens eine der PN-Übergangsflächen des Schaltungselementes die Siliziumoberfläche schneidet. Weiterhin kann die Oxidschicht bei der Herstellung noch als Diffusionsmaske dienen.
Bei bekannten Verfahren dieser Art wird die Oxidschicht nach dem Anbringen örtlich entfernt, so daß ein Siliziumoxidschichtmuster erhalten wird. Darauf wird der nicht von dem Muster abgedeckte Teil der Siliziumfläche den in der Halbleitertechnik üblichen Bearbeitungen, z. B. Diffusionsbe)~andlungen und Behandlungen zum Anbringen elektrischer Kontakte, unterworfen, um das Schaltungselement zu erhalten.
Bei den bekannten Verfahren treten bei verschiedenen Anwendungen verschiedene Schwierigkeiten auf. In einer Oxidschicht kann man durch Ätzen mit verhältnismäßig großer Genauigkeit Fenster anbringen. Diese Genauigkeit nimmt jedoch in dem Maße ab, in dem dickere Oxidschichten verwendet werden, da beim Ätzen nicht nur in der dicken Richtung der Oxidschicht, sondern auch in seillichen Richtungen Oxid weggeätzt wird; dieses seitliche Wegätzen beschränkt außerdem die kleinsten erzielbaren Abmessungen eines in der Oxidschicht vorzusehenden Fensters. Mit Rücksicht auf die genaue Ausbildung eines Musters ist somit eine möglichst dünne Oxidschicht erwünscht.
Aus anderen Gründen jedoch ist oft eine dickere Oxidschicht erwünscht, z. B. um eine gute Isolierung zwischen einer an der Oxidschicht anzubringenden Leitung und dem Siliziumkörper und/oder eine geringe Kapazität zwischen dieser Leitung und dem Siliziumkörper zu erreichen. Weiterhin wird eine dünne Oxidschicht leicht beschädigt, wenn eine Anschlußleitung an einer auf der Oxidschicht angebrachten Metallschicht befestigt wird.
Die Oberfläche einer planaren Halbleiteranordnung mit einem Siliziumkörper, der mit einer Oxidschicht versehen ist, auf der Metallschichten angebracht sind, soll möglichst flach sein. Unregelmäßigkeiten entstehen unter anderem durch in der Oxidschicht vorgesehene Öffnungen, durch welche die Metallschichten mit dem Siliziumkörpcr verbunden sind. An den Rändern dieser Öffnungen können Unregelmäßigkeiten und Beschädigungen der Metallschichten entstehen, und zwar um so leichter, je dicker die Oxidschicht ist, in der diese öffnungen vorgesehen sind.
Die beschriebenen Vor- und Nachteile sowohl von dünnen als auch von dicken Oxidschichten machen in der Praxis oft ein Kompromiß in bezug auf die Dicke der Oxidschicht notwendig, aber dabei wird keine der Schwierigkeiten zufriedenstellend behoben.
Bei den Verfahren der erwähnten Art wird gewöhnlich mindestens ein PN-Übergang des Schaltungselementes dadurch erhalten, daß durch eine
ίο Öffnung in der Oxidschicht eine Verunreinigung in den Siliziumkörper diffundiert wird. Es entsteht dabei eine muldenförmige PN-Übergangsfläche, die an den Rändern stark gekrümmt ist und die bei diesen Rändern annähernd quer zur Oberfläche des Siliziumkörpers und der Oxidschicht verläuft. Dies hat zwei Nachteile. Die starke Krümmung der PN-Übergangsfläche hat einen ungünstigen Einfluß auf die Durchschlagsspannung des PN-Überganges. Da die PN-Übergangsfläche nahe den Rändern annähernd quer zur Oxidschicht verläuft, kann im Betrieb des Schaltungselementes eine Drift von an der Oberfläche der Oxidschicht vorhandenen, praktisch unvermeidlichen Ionen auftreten, wodurch das Schaltungselement unstabil wird. Es ist daher oft ein flacher PN-Übergang erwünscht.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzugeben, welches die Herstellung von PN-Übergängen in Silizium mit Hilfe einer Siliziumoxid enthaltenden Diffusionsmaske erlaubt.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß zunächst die Oberfläche örtlich mit einer die Oxidation des Siliziums verhindernden, ein anderes maskierendes Material als Siliziumoxid enthaltenden Maskierungsschicht bedeckt wird, dann das Muster
durch, eine Oxidationsbehandlung mit wenigstens einem Teil seiner Dicke versenkt angebracht wird, wonach die Maskierungsschicht von der Oberfläche des Halbleiterkörpers wenigstens teilweise entfernt wird, und in die so freigelegte Oberfläche des SiIiziumkörpers zur Herstellung mindestens eines PN-Überganges mindestens eine Verunreinigung eindiffundiert wird.
Durch dieses Verfahren wird mindestens einer der folgenden Vorteile erzielt:
1. Es ist auch bei einem dicken Siliziumoxidschichtmuster eine flache Oberfläche der herzustellenden Halbleiteranordnung erreichbar.
2. Es sind Fenster in dicken Siliziumoxidschichten mit einer größeren Genauigkeit und eventuell geringeren Abmessungen herstellbar, als dies mit den üblichen Maskierungs- und Ätzverfahren möglich ist.
3. Es ist ein flacher PN-übcrgang herstellbar.
Das Oxidationsmaskierungsmaterial hat vorzugsweise eine Dicke, die geringer ist als die des anzubringenden Musters aus Siliziumoxid. Eine solche Maskierungsschicht läßt sich durch Ätzen oder Zerstäuben genauer zu einem erwünschten Muster ausbilden als eine dickere Schicht. Es ist vorteilhaft, den Siliziumkörper örtlich vor Oxidation zu schützen, indem eine Schicht aus Siliziumnitrid angebracht wird. Andere Maskierungsmaterialien sind möglich,
z. B. gewisse Metalle wie Platin und Rhodium. Diese Maskierungsmetalle sind jedoch den hohen Temperaturen, z.B. von 100O0C oder mehr, der üblichen Oxidationsbehandlungen, bei welchen z. B. nasser
Sauerstoff unter etwa atmosphärischem Druck über spannung durch starke Krümmung der PN-Überden Siliziumkörper geführt wird, bedeutend weniger »angsflächc beschränkt.
widerstandsfähig. Bevor die Verunreinigung eindiffundiert wird,
Wird örtlich auf einer Oberfläche eines Silizium- kann die ganze Maskierung entfernt werden, wahkörpers durch Oxidation eine Siliziumoxidschicht an- 5 rend nach dem Anbringen des PN-Übcrganges mittels gebracht, so ist das erhaltene Siliziumoxidschicht- einer Difl'usionsmaskc in einen Teil der Oberfläche muster über einen Teil seiner Dicke in den Halb- des Siliziumkörpers in der Öffnung des Musters eine leiterkörper versenkt. Vorzugsweise jedoch wird die Verunreinigung eindilTundiert werden kann, um einen Oxidationsbehandlung mindestens einmal unter- zweiten PN-Übergang in einer geringeren Tiefe von brachen, wobei während der Unterbrechung die io der Oberfläche her als der bereits vorhandene PN-schon entstandene Oxidschicht wenigstens zu einem Übergang zu erhalten. Es besteht dann eine planare Teil ihrer Dicke wieder entfernt wird, z. B. durch NPN- oder PNP-Transislorstruktur, wobei einer der Ätzen. Auf diese Weise kann ein über einen größeren PN-Übcrgänge praktisch flach ist.
Teil seiner Dicke oder sogar über seine ganze Dicke Bei einer weiteren wichtigen Ausführungsform des
in den Siliziumkörper versenktes Muster erhalten 15 Verfahrens wird vor der Diffusion die Maskierung werden. Weiterhin kann vor dem Anbringen des Mu- nur teilweise entfernt, während nach der Diffusion sters der Siliziumkörper bereits einer Ätzbehandlung und nach dem Anbringen durch Oxidation einer SiIian den für das Muster beabsichtigten Stellen unter- ziumoxidschicht in der Öffnung an der nicht durch worfen werden. die Maskierung abgedeckten Oberfläche, wobei die
Wie sich aus vorstehendem ergibt, ist die Erfin- 20 Oxidschicht dünner ist als die des Musters und über dung insbesondere von Bedeutung zum Anbringen wenigstens einen Teil ihrer Dicke in den Siliziumeines dicken Musters z. B. mit einer Dicke von min- körper versenkt ist, der verbleibende Teil der Masdestens 0,5 μτη. Vorzugsweise wird ein über min- kierung entfernt wird, und in die frei gewordene destens 0,5 [im seiner Dicke in den Siliziumkörper Oberfläche eine Verunreinigung eindiffundiert, um versenktes Muster angebracht. 25 einen PN-Übergang zu erhalten, der sich an den be-
Wesentlich ist eine Ausführungsform des Verfah- reits vorhandenen PN-Übergang anschließt, sowie rens, bei dem mittels der Maskierung ein Muster aus eine Verunreinigung zum Erzielen eines zweiten PN-einer Siliziumoxidschicht mit mindestens einer Überganges, der in einer kleineren Tiefe in dem öffnung angebracht wird. Auch bei einer dicken Siliziumkörper liegt als die erwähnten anschlicßen-Oxidschicht kann die Öffnung sehr klein sein, da im 30 den PN-Übergänge und als die Tiefe der Versenkung Gegensatz zu den bekannten Verfahren die Öffnung der dünneren Siliziumoxidschicht in den Siliziumkörnicht durch Ätzen in der Oxidschicht angebracht per. Es kann auf diese Weise eine Transistorstruktur zu werden braucht. Die Maskierung, die z. B. aus mit einem praktisch flachen Emitter-Übergang und einer dünnen Siliziu"initridschicht bestehen kann, einer Basiszone erhalten werden, deren unter der kann durch photolithographische Prozesse genau in 35 Emitterzone liegender Teil dünner ist als der verForm eines oder mehrerer kleiner Flecken angebracht bleibende Teil der Basiszone.
werden. Weiter wird an dem Ort der öffnung nicht Vorzugsweise wird auf dem Siliziumoxidschicht-
ein kleines Loch erhalten, das die Anbringung eines muster mindestens eine Metallschicht angebracht, die Kontaktes erschweren würde, da das Muster in den in einer in der Halblcitertechnik üblichen Weise mit Siliziumkörper versenkt ist. 4° einer durch Diffusion einer Verunreinigung erhaltenen
Weiterhin kann eine Metallschicht mit der freige- diffundierten Zone verbunden wird, während eine legten Oberfläche in Berührung gebracht werden, die Anschlußleitung mit dieser Metallschicht verbunden sich bis über die Siliziumoxidschicht erstreckt, um wird.
einen elektrischen Anschluß anbringen zu können. Gemäß einer weiteren bevorzugten Ausführungs-
Auf diese Weise kann z. B. eine sehr kleine PN-Diode 45 form des Verfahrens wird zur Herstellung einer erhalten werden. monolithischen Halbleiterschaltung der Siliziumkör-
Da die Oxidschicht ohne Bedenken dick sein kann, per mit einer Isolierschicht versehen, die aus dem kann eine gute Isolierung zwischen einer auf der versenkten Muster und einem daran anschließenden Oxidschicht angebrachten Metallschicht und dem dünnen Teil besteht, wobei Schaltungselemente an-Halbleiterkörper erhalten werden, während bei der 50 gebracht werden, von denen Halbleiterzonen an den Befestigung einer Anschlußleitung an der Metall- dünnen Teil grenzen und auf der Isolierschicht eine schicht die Gefahr einer Beschädigung der Oxid- Leiterbahnen bildende Metallschicht angebracht, die schicht sehr gering ist. sich auch über das versenkte Muster erstreckt.
Eine sehr wichtige Ausführungsform des Verfah- Bei der Herstellung monolithischer Halbleiterrens nach der Erfindung ist dadurch gekennzeichnet, 55 schaltungen isl es oft erwünscht, eine dünne Isolierdaß nach dem Entfernen wenigstens eines Teiles der schicht z. B. aus Siliziumoxid oder Silizhimnitrid anMaskierung der Oberfläche des Siliziumkörpers in zuwenden, wobei jedoch während der Verbindung der Öffnung durch Diffusion einer Verunreinigung einer Anschlußleitung mit einer Anschlußfläche der in die frei gemache Oberfläche ein PN-Übergang in Leiterbahnen auf der Isolierschicht diese dünne dem Siliziumkörper angebracht wird, der in einer ge- 5σ Isolierschicht beschädigt werden kann, so daß Kurzringeren Tiefe von der Oberfläche her liegt als die schluß zwischen der Anschlußleitung und diesem Versenkungstiefe des Musters in dem Körper. Auf Siliziumkörper auftreten kann. Die Isolierschicht diese Weise kann man einen praktisch flachen PN- kann auch beschädigt werden beim Prüfen der her-Übcrgang erhalten, dessen PN-Übergangsfläche an- gestellten Halbleiteranordnung, wobei Kontaktstifte nähernd parallel zur Oberfläche der Siliziumoxid- 65 gegen die Anschlußstellen gedruckt werden. Dies schicht läuft und die doch am Rande durch die Oxid- führt in der Praxis zu einem großen Anschluß. Inschichl beurenzt wird. Dabei werden die vorerwähnte dem ein Muster verwendet wird, mittels dessen eine loncndrifr«nd «lic Verringerung der Durchschlags- Isolierschicht erhalten wird, die an der Stelle des
7 8
Musters eine Verbindung aufweist und die Anschluß- Es wird dazu von einem Siliziumkörper 1 (Fig. 1)
flächen auf dem Muster angebracht werden, läßt sich ausgegangen, der aus einer Siliziumscheibe 2 vom
der erwähnte Anschluß praktisch vollständig ver- N-Typ mit einem spezifischen Widerstand von etwa
meiden. 0,01 <2cm und einer Dicke von etwa 200 μιη besteht.
Mehrere Ausführungsbeispiele der Erfindung sind 5 Auf diese Siliziumscheibe wird durch epitaxiales
in den Zeichnungen dargestellt und werden im fol- Anwachsen eine Siliziumschicht 3 vom N-Typ mit
genden näher beschrieb mi. Es zeigen einem spezifischen Widerstand von etwa 1 ficrn und
F i g. 1 bis 3 schernatische Querschnitte durch einer Dicke von etwa 4 μίτι angebracht. Die weiteren
einen Halbleiterkörper in aufeinanderfolgenden Stu- Abmessungen des Siliziumkörpers sind weniger kri-
fen der Herstellung eines versenkten Siliziumoxid- io tisch. Gewöhnlich wird der Siliziumkörper 1 hin-
Musters, reichend groß gewählt, um eine größere Anzahl von
Fi g. 4 einen schema; ischen Querschnitt durch eine Schaltungsclementen gleichzeitig nebeneinander an-
PN-Diode, bringen zu können, der Körper wird dann anschlie-
Fig. 5 einen schenatischen Querschnitt durch ßend in die einzelnen Schaltungselemente aufgeteilt.
einen PNP-bzw. NPN-Transistor, 15 Nachstehend wird einfachheitshalber nur die Her-
Fi g. 6 bis 8 schematische Querschnitte durch Teile stellung eines Schaltungselementes beschrieben.
des Halblciterkörpcrs in verschiedenen Herslellungs- Auf der Schicht 3 wird eine Maskierung ange-
stufen eines NPN- bzw. PNP-Transistors mit Stufen- bracht, die aus einer Schicht 4, 5 aus vor Oxidation
basis, schützendem Material mit einer Dicke besteht, die
Fig. 9 eine schematische Draufsicht auf eine Halb- 20 kleiner ist als die des anzubringenden Musters 8.
leiteranordnung mit zwei Halbleiterschaltungsele- Vorzugsweise wird eine Schicht 4,5 aus Silizium-
menten, nitrid angebracht. Die Siliziumnitridschicht 4, 5 kann
Fig. 10 einen Querschnitt entlang der LinieXI-Xl nach einem in der Halbleitertechnik üblichen Ver-
inFig. 9, fahren angebracht werden, in dem der Körperl in
Fig. 11 schemalisch einen Querschnitt entlang der 25 einem Gasgemisch aus SiH4 und NH., auf etwa
Linie XII-XII in F i g. λ 1000' C erhitzt wird. Die Schicht 4, 5 hat z. B. eine
Bei den einzelnen, unten beschriebenen Ausfüh- Dicke von 0,1 μιη.
rungsbeispielen wird unter anderem der Unterschied Nach einem bekannten Verfahren, z. B. mittels
in der Ätzgeschwindi ikeit von Siliziumnitrid, SiIi- eienes photolithographischen Verfahrens, wird dann
ziumoxid und einem gemischten Oxid von Blei und 30 die Schicht 4, S teilweise entfernt, so daß eine runde
Silizium (Bleiglas) in den nachfolgenden Ätzflüssig- Scheibe S mit einem Durchmesser von etwa 5 μιη
keiten benutzt: zurückbleibt. Da die Schicht 4, S dünn ist, können
Fluorwasserstoffsäure (50«/.), die geringen Abmessungen dieser Scheibe sehr ge-
Ätzgeschwindigkeit von Siliziumnitrid (ange- nau eingehalten werden. Indem dann Wasserdampf
bracht auf einen, Siliziumkörper durch Erhit- 35 mit einem Druck von 1 Atmosphäre be, etwa
zung dieses Körpers auf etwa 1000° C in einem 100° C "ber den Korper 1 geleitet wird, wird ein
Gasgemisch aus SiH4 und NH,) etwa 0,3 A/sec, Auster aus s'llzlum°xld angebracht. Diese Ox.da-
Ätzgeschwindigkcit von Siliziumoxid etwa fonsbehandlung w.rd nach 2 Stunden unterbrochen;
300 A/sec ist bereits eine Oxidschicht 6 mit einer Starke
40 von etwa 1 μιη vorhanden, die über etwa 0,5 μί.ι
In starker, verdünnter Fluorwasserstoffsäure neh- in den Körper 1 versenkt ist (Fi g. 2).
men die Ätzgeschwindigkeiten ab. Während der Unterbrechung der Oxidations-
P-Atzmittel, eine Flüssigkeit aus 15 Teilen behandlung wird die erhaltene Oxidschicht 6 über
Fluorwasserstoffsäure (50·/.), 10 Teilen HNO, in« gesamte Dicke durch Atzen mit Fluorwasser-
(70%) und 300 Teilen Wasser, 45 stoffsaure wieder entfernt Anschließend wird die
Ätzgeschwindigkeit von Siliziumoxid etwa Oxidationsbehandlung wiederholt to daß das 1 μιη
7 A/sec dicke Muster aus Siliziumoxid 8 (Fig. 3), das mit
Atzseschwindiekiit von Bleiglas etwa 300 A/scc. ei"er ÖffnunS 7 versehen ist, entsteht das praktisch
*- über seine gesamte Dicke in den Siliziumkorper 1
Zunächst wird die Herstellung eines versenkten 50 versenkt ist.
SiliziumoxidschichtmiiSters beschrieben. Die. prak- Darauf wird der Körper 1 in Anwesenheit einer tisch flache Siliziurroxidschicht wird durch eine Bleioxidplatte, die nahe der Maskierungsscheibe 5, Oxidationsbehandlung der Oberfläche des Körpers 1 z. B. in einem Abstand von 0,3 mm, gehalten wird, erzeugt und in Form eines Siliziumoxidschicht- während etwa 5 Minuten auf 700° C erhitzt. Damusters 8 angebracht, worauf der nicht von dem 55 durch wird das Siliziumnitrid .der Scheibe 5 in Blei-Muster 8 bedeckte Oberflächenteil 10 einer in der glas umgewandelt. Dieses Bleiglas kann durch Er-Halbleitertechnik üblichen Behandlung unterworfen hitzen in dem obenerwähnten P-Ätzmittel in etwa wird, um das Schaltungselement herzustellen. 1 Minute gelöst werden.
Bei den bekannten Verfahren wird die gesamte Die Maskierung 5 ist dann vollständig von dei
Oberfläche des Siliziumkörpers mit Siliziumoxid be- 60 Oberfläche 10 des Siliziumkörpers 1 in der öffnung 1
deckt, worauf, um das Muster zu erzeugen, in die entfernt. Der freigelegte Oberflächenteil wird danr
Oxidschicht z. B. durch Ätzen eine öffnung einge- einer in der Halbleitertechnik üblichen Behandlung
bracht wird. Vorliegend wird ein Siliziumoxidschicht- zur Herstellung eines Schaltungselementes unter
muster direkt angebracht, das wenigstens über einen worfen.
Teil seiner Dicke in den Siliziumkörper 1 versenkt 65 Der Körper 1 kann in üblicher Weise, z. B. durcl
ist, da während der Oxidationsbehandlung die Ober- Löten oder Legierung, an einer metallenen Träger
fläche des Siliziumkörpers örtlich vor Oxidation ge- platte 27 befestigt werden, die als elektrischer An
schützt wird. Schluß dienen kann.
879
Beispiel 1
Statt von einem Siliziumkörper vom N-Typ mit einer epitaktischen Schicht kann man auch von einem Siliziumkörper vom P-Typ mit einem spezifischen Widerstand von 25 Qcm und einer Dicke von 200 μΐη ausgehen, der, wie oben beschrieben, mit einem praktisch über seine gesamte Dicke in den Siliziumkörper 1 (Fig. 4) versenkten Muster versehen wird, das aus einer mit einer öffnung 22 versehenen flachen Siliziumoxidschicht 23 mit einer Dicke von etwa 1 μπι besteht. Die öffnung hat einen Durchmesser von 100 μΐη.
Die Maskierungsschicht wird auf die oben beschriebene Weise von der Oberfläche 10 des Siliziumkörpers 1 in der öffnung 7 entfernt. Dann wird durch Eindiffusion in die Oberfläche 10 im Körper 1 ein PN-Übergang 25 erzeugt und auf der Oberfläche 10 eine einen Kontakt bildende Metallschicht 26 angebracht. Ist die öffnung 7 klein, so kann die Metallschicht 26 sich bis über die Oxidschicht 8 erstrecken, um eine hinreichend große Oberfläche zur Befestigung eines Anschlußleiters zu erhalten.
Die Tiefe des PN-Überganges 25 ist von der Oberfläche her gesehen geringer als die Tiefe, über die das Muster 8 in den Siliziumkörper 1 versenkt ist. Der PN-Übergang 25 wird z. B. in einer Tiefe von 0,7 μπι durch die übliche Phosphordiffusion angebracht, wobei die N-leilende Zone 28 entsteht. Es ergibt sich dann ein praktisch flacher PN-Übergang 25, dessen Rand trotzdem an die Oxidschicht 8 grenzt.
Nach Reinigung der Oberfläche 10 wird auf übliche Weise, z. B. durch Aufdampfen, eine Aluminiumkontaktschicht 26 angebracht. Dadurch läßt sich ein praktisch ohmscher Kontakt erreichen. Der Halbleiterkörper wird dann auf übliche Weise auf einer Metallplatte 27 befestigt, die ebenfalls einen Kontakt bildet. An der Kontaktschicht 26 kann noch ein Anschlußleiter befestigt werden. Die so hergestellte Halbleiteranordnung bildet also eine PN-Diode. Die dadurch hergestellten Dioden zeigten eine Durchschlagsspannung von etwa 200 V, während die nach dem bisher üblichen Verfahren aus dem gleichen Material hergestellten Dioden, die den gleichen Temperaturbehandlungen (Oxidationen, Diffusionen) unterworfen wurden, eineDurchschlagsspannune von nicht mehr als 100 V aufwiesen.
Der Unterschied in der Durchschlagsspannung wird dadurch verursacht, daß die Dioden einen praktisch flachen PN-Übergang aufweisen, während die durch das übliche Planarverfahren hergestellten Dioden einen gekrümmten PN-Übergang haben.
Beispiel 2
Eine Halbleiteranordnung mit einer NPN- oder PNP-Transistorstruktur kann wie folgt hergestellt werden.
Nachdem die Maskierungsschicht von der Oberfläche 10 (F i g. 5) des Siliziumkörpers 1 in der öffnung 7 des versenkten Musters 8 entfernt ist, und ein praktisch flacher PN-Übergang 25 auf die im Beispiel 1 beschriebene Art und Weise angebracht worden ist, wird die Oberfläche 10 mit einer Diffusionsmaske versehen. Diese Diffusionsmaske ist z. B. eine Siliziumoxidschicht 41 mit einer Dicke von etwa 0,3 μΐη mit einer öffnung 37. Diese Diffusionsmaske kann auf eine in der Halbleitertechnik übliche Art und Weise angebracht werden. Anschließend wird auf übliche Weise durch Diffusion einer Verunreinigung durch die öffnung 37 ein zweiter PN-Übergang 36 in einer geringeren Tiefe als der bereits vorhandene PN-Übergang 25 angebracht, so daß sich eine PNP- oder NPN-Struktur ergibt.
Wie in der Planartechnik üblich, werden dann auf der Oxidschicht 8 Metallschichten 40 und 39 angebracht, die durch öffnungen 38 und 37 mit den
ίο durch die PN-Übergänge 25 und 36 begrenzten diffundierten Zonen 45 und 28 verbunden sind. Mit den Metallschichten 40 und 39 werden dann Anschlußleiter 44 und 43 verbunden. Schließlich wird der Halbleiterkörper 1 an einer ebenfalls als Kontakt dienenden Metallplatte 27 befestigt.
Die so hergestellten Transistorstrukturen haben einen praktisch flachen PN-Übergang 25, der als Kollektor- oder Emitter-Übergang dienen kann, während der PN-Übergang 36 als Emitter- oder KoI-lcktor-Übergang dient.
Der die Übergänge 25 und 36 enthaltende Teil des Halbleiterkörper 1 kann eine epitaktisch angewachsene Siliziiimschicht sein, wobei sich das Muster 8 über die gesamte Dicke dieser Schicht erstrecken kann. Es ist dann eine Struktur möglich, die einer epitaktischen Mesa-Transistorstruktur entspricht.
Das Siliziumoxidmuster 8 kann bei einem Transistor vorteilhafterweise eine größere Dicke (z. B. 2 (im) haben als bei einer Diode, wodurch der flache Übergang tiefer angebracht werden kann und mehr Raum zum Unterbringen des zweiten PN-Überganges vorhanden ist.
Da sich die Metallschichten 39 und 40 im wesentlichen über das dicke Muster 8 erstrecken, ist die Kapazität zwischen diesen Metallschichten und dem Körper 31 gering.
Beispiel 3
An Hand dieses Ausführungsbcispieles wird kurz
beschrieben, wie ein Transistor mit einem praktisch flachen Emitter-Übergang und einer Basiszone hergestellt werden kann, deren unter der Emitterzone liegender Teil dünner ist als der übrige Teil, der Basiszone.
Ähnlich wie bei den bereits beschriebenen Auslührungsbcispielen wird ein Siliziumkörper 1 (Fig. 6) mit einem versenkten Muster versehen, das aus einer Siliziumoxidschicht 8 mit einer Öffnung 7 besteht. Die Maskierungsschicht 4, 5 besteht aus Sihzium-
nitric!. Die Maskierungsschicht wird anschließend teilweise entfernt, so daß ein scheibenartiger Teil 5 der Maskierungsschicht 4, 5 zurückbleibt.
Dies kann folgendermaßen erreicht werden. Der Teil 5 der Maskierungsschicht wird auf übliche Art
und Weise mit einer Aluminiumschicht mit einer Dicke von etwa 0,1 μπι überzogen. ,
Anschließend wird der Teil 59 der Schicht 5 durcn einen Zerstäubungsvorgang im Hochvakuum entfernt. Das Muster 8 wird dabei etwas dunner.
Schließlich wird durch Ätzen in Salpetersaure aas Aluminium vom Teil 5 der Maskierungsschicht entfernt. ' „
Das Muster 8 hat z. B. eine Dicke von etwa L um Indem auf an sich bekannte Weise eine Verunreimgung in den Siliziumkörper eindiffundiert wird, entsteht der PN-Übergang 25 in einer Tiefe von z. a 1,5 μπι. Durch Oxidation, währen der die yerDieibende Maskierungsschicht schützend wirkt, wird eint
879
Siliziumoxidschicht 55 (s. auch Fig. 8) in der öffnung 52 auf den nicht von der Maskierungsschicht 5 abgedeckten Oberflächenteil angebracht. Die Oxidschicht 55 ist dünner als das Muster 8 und hat z. B. eine Dicke von 1 μω und ist über etwa 0,5 |im in den Siliziumkörper 1 versenkt. Die Oxidschicht 55 bildet somit ein über seine halbe Dicke versenktes Muster mit einer Öffnung 56.
Die Maskierungsschicht 5 wird wie oben beschrieben entfernt, und in die frei gewordene Oberlläche 57 wird zum Herstellen eines PN-Überganges 58, der sich an dem bereits vorhandenen Übergang 54 anschließt, eine Verunreinigung eindiffundiert. Der PN-Übergang 58 liegt z. B. in einer Tiefe von etwa 0,6 (im. Weiter wird zum Herstellen des zweiten PN-Überganges 59 in einer geringeren Tiefe als der anschließende PN-Übergang 54 und der Übergang 58, z. B. in einer Tiefe von etwa 0,3 μηι, eine weitere Verunreinigung eindiffundiert. Die Tiefe dieses zweiten PN-Überganges 59 ist auch geringer als die Versenkungstiefe der dünneren Siliziumoxidschicht 55 im Körper 1.
Nach dem Reinigen der Öffnung 56 und dem Herstellen einer Öffnung 60 (Fi g. 8) werden die Emitter-Kontaktschicht 61 und die Basis-Kontaktschicht 62, z. B. durch Aufdampfen von Aluminium, angebracht. An der Unterseite des Körpers 1 kann ein Kollektor-Kontakt 27 angebracht werden. Weiter können Leiterbahnen 61 und 62 mit sich über das dicke Muster 8 erstreckenden Teilen angebracht werden.
Es ergibt sich so ein Transistor mit einem praktisch flachen Emitter-Übergang 59 und einer Basiszone 63, die einen unter der Emitterzone 64 liegenden dünnen Teil aufweist.
Nach dem beschriebenen Verfahren können Transistoren für hohe Frequenzen n'U einem niedrigen Basisbahnwiderstand hergestellt werden, die zudem, da sich Kontaktschichten 61 und 62 über das dicke Muster 8 erstrecken, eine geringe Kapazität zwischen diesen Kontaktschichten und dem Körper 1 aufweisen.
Beispiel 4
Dies ist ein Beispiel eines Verfahrens zur Herstellung einer monolithischen Halbleiterschaltung mit einem,Siliziumkörper 1 (Fig. 9, 10 und 11). von dem eine Oberfläche mit einer isolierenden Schicht 71, 8 überzogen ist, auf der Leiterbahnen 72 bis 75 angebracht sind, die durch Öffnungen 76 bis 80 in der Isolierschicht 71 mit an die Schicht 71 angrenzenden Zonen 81 bis 84 von zwei Schaltungselementen Kontakt herstellen, nämlich bei einem Transistor mit den Emitter-, Basis- und Kollektorzonen 81, 82 und 83 und bei einem Widerstandselement mit einer Zone 84. Die Zone 85 ist in üblicher Weise nur für Isolierzwecke vorgesehen. Leiterbahnen 72 bis 75 umfassen Kontaktflächen 86 bis 89, an denen Anschlußleitungen mit den Leiterbahnen verbunden werden. Deutlichkeitshalber ist nur in F i g. 11 eine Anschlußleitung 91 dargestellt, die mit der Kontaktfläche 87 verbunden ist.
Es wird -zunächst die Oberfläche des Siliziumkörpers 1 mit einem Siliziumoxidschichtmuster 8 versehen, das vorzugsweise praktisch über seine ganze Dicke in den Körper 1 versenkt ist Das Muster 8, das streifenartig ausgebildet ist, hat z. B. eine Dicke von mindestens I μΐη.
Darauf werden in einer in der Planartechnik üblichen Weise mit Hilfe einer Isolierschicht 71, die dünner ist als das Muster 8 und die sich an das Muster 8 anschließt, der genannte Transistor und das Widerstandselement eingebracht. Die Zonen 83 und 85 können bereits vor dem Anbringen der Isolierschichten 71, 8 erzeugt werden, während die Zonen 81, 82 und £4 nach dem Anbringen der Schicht 71, 8 erzeugt werden. Die dünne Isolierschicht 71 hat z. B. eine Dicke von etwa 0,4 μηι. Eine Isolierschicht solcher Dicke wird in der Planartechnik häufig verwendet.
Darauf werden die Leiterbahnen 72 bis 75 in üblicher Weise angebracht, wobei die Kontaktflächen 86 bis 89 auf dem dicken Muster 8 angebracht werden. Die Leiterbahnen und die Kontaktflächen bestehen aus Aluminium, wobei es unvermeidlich ist, daß sich eine dünne Aluminiumoxidschicht auf dem Aluminium bildet.
In einem üblichen Herstellungsvorgang wird die hergestellte Halbleiteranordnung geprüft, wobei Kontaktstifte gegen die Kontaktflächen 86 bis 89 mit hinreichender Kraft gedrückt werden, um die Aluminiumoxidschicht zu durchdringen. Dabei wird eine unter den Kontaktflächen liegende Isolierschicht mit der üblichen Dicke von z. B. 0,4 (im leicht beschädigt. Das dicke Muster 8 verringert die Möglichkeit einer solchen Beschädigung wesentlich. Weiter ist die Möglichkeit einer Beschädigung auch bei der Befestigung von Anschlußleitungen 88 an den Kontaktflächen 87 geringer. Für eine Anzahl von Schahungsanordnungen ist es weiter ein wesentlicher Vorteil, daß die Kapazität zwischen dem Siüziumkörper 70 und den Kontaktflächen 86 bis 89 wegen der Dicke des Musters 90 gering ist.
Die dünne Isolierschicht 71 besteht aus Siliziumoxid und kann in üblicher Weise angebracht werden, nachdem die Maskierungsschicht entfernt worden ist, die beim Anbringen des Musters 8 in vorstehend beschriebener Weise verwendet wird, um die Siliziumfläche vor der Oxidation zu schützen. Die dünne Isolierschicht 71 kann auch aus diesem Maskierungsmaterial bestehen, z. B. wenn dieses durch Siliziumnitrid gebildet wird.
Es wird einleuchten, daß mehr und/oder andere Schaltungselemente, wie Dioden und Feldeffekt-Transistoren, in dem Siüziumkörper untergebracht werden können. Das Muster 8 kann ganz anders gestaltet sein und z. B. durch einen die dünne Isolierschicht umgebenden Ring gebildet werden, über den die Kontaktflächen verteilt sind. Weiter kann das Muster sich unter einer Leiterbahn erstrecken, was z. B. nützlich ist, wenn die Kapazität zwischen dei Leiterbahn und dem Siliziumkörper gering seir Soll.
Das Siliziumoxidschichtmuster braucht nicht übei
seine ganze Dicke in den Siliziumkörper versenkt zi sein. Bei einer Anzahl von Anwendungen genügt es
- wenn das Muster über mindestens seine halbe Dieb in den Körper versenkt ist. Die PN-Übergänge voi z. B. einem Hochfrequenztransistor können in eine größeren Tiefe angebracht werden als die Tiefe de Versenkung des Musters. Es ergeben sich dann keim flachen PN-übergänge, aber es brauchen keine öff nungen in einer dicken Oxidschicht vorgesehen zi werden, während Metallschichten, mit denen An Schlußleitungen verbunden werden müssen, im we sentlichen auf einer dicken Oxidschicht (Muster
R7Q
liegen können, wodurch die Kapazität zwischen diesen Metallschichten und dem Körper gering ist. Um ein über praktisch seine gan^e Dicke in den Körper versenktes Muster zu erhalten, kann die Oxidationsbehandlung mehr ais einmal unterbrochen werden,
um die erhaltene Oxidschicht über wenigstens einen Teil ihrer Dicke wieder zu entfernen. Weiterhin kann vor dem Anbringen des Musters der Siliziumkörper bereits einer Ätzbehandlung an den für das Muster beabsichtigten Stellen unterworfen werden.
Hierzu 3 Blatt Zeichnungen

Claims (18)

Patentansprüche:
1. Verfahren zum Herstellen einer Halbleiteranordnung mit einem Halbleiterkörper aus SiIizium mit mindestens einem PN-Übergänge aufweisenden Halbleiterschaltungselement, bei dem der Halbleiterkörper mit Hilfe einer Oxidationsbehandlung einer Oberfläche mit einem flachen Siliziumoxidschichtmuster versehen wird, d a - ic durch gekennzeichnet, daß zunächst die Oberfläche örtlich mit einer die Oxidation des Siliziums verhindernden, ein anderes maskierendes Material als Siliziumoxid enthaltenden Maskierungsschicht bedeckt wird, dann das Muster durch eine Oxidationsbehandung mit wenigstens einem Teil seiner Dicke verienkt angebracht wird, wonach die Maskierungsschicht von der Oberfläche des Halbleiterkörpers wenigstens teilweise entfernt wird, und in die so freigelegte Oberfläche des Siliziumkörpers zur Herstellung mindestens eines PN-Überganges mindestens eine Verunreinigung eindiffundiert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine Siliziumnitrid enthallende Schicht als die Oxidation des Siliziums verhindernde Maskierungsschicht dient.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß eine Maskierungsschicht verwendet wird, deren Dicke geringer ist als die Dicke des Musters.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Muster über mindestens 0,5 um seiner Dicke in den Siliziumkörper versenkt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß zum Versenken des Musters über wenigstens einen großen Teil seiner Dicke in den Siliziumkörper vor dem Anbringen des Musters der Siliziumkörper einer Ätzbehandlung an den für das Muster beabsichtigten Stellen unterworfen wird und/oder die Oxidationsbehandlung mindestens einmal unterbrochen wird und die bereits erhaltene Oxidschicht während der Unterbrechung über mindestens einen Teil ihrer Dicke wieder entfernt wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das Muster über seine gesamte Dicke im Siliziumkörper versenkt wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß nach dem Anbringen des Musters die Maskierungsschicht nur teilweise entfernt wird.
8. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß ein an das Muster grenzender Teil der Maskierungsschicht entfernt wird.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Maskierungsschicht bzw. das Muster aus Siliziumoxid durch die Anwendung eines oder mehrerer chemischer Verfahrensschritte wenigstens teilweise entfernt wird, wobei das Muster bzw. die Maskierungsschicht weniger schnell angegriffen wird.
10. Verfahren nach einem der Ansprüche 1
bis 8, dadurch gekennzeichnet, daß ein Muster mit mindestens einer öffnung erzeugt wird.
11. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß der Halbleiterkörper mit einer epitaktisch angewachsenen Siliziumschicht versehen wird und das Muster über die ganze Dicke dieser Schicht versenkt wird.
12. Verfahren nach mindestens einem der Ansprüche I bis 11, dadurch gekennzeichnet, daß ein PN-Übergang erzeugt wird, dessen Tiefe, von der Oberfläche her gesehen, geringer ist als die Versenkungstiefe des Musters.
13. Verfahren nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß mittels einer Diffusionsmaske in einem Teil der Siliziumoberfläche in der öffnung des Musters eine Verunreinigung diffundiert wird zur Erzeugung eines PN-Überganges in einer geringeren Tiefe als der bereits vorhandene PN-Übergang.
14. Verfahren nach Anspruch 13, bei dem vor der Diffusion nur ein Teil der Maskierungsschicht entfern wird, dadurch gekennzeichnet, daß der für die Diffusion von der Maskierungsschicht freigelegte Teil der Oberfläche des Halbleiterkörpers mittels einer Oxidationsbehandlung mit einer, wenigstens über einen Teil ihrer Dicke versenkten Siliziumoxidschicht versehen wird, die dünner ist als das Muster.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß der nach dem Anbringen der dünneren Siliziumoxidschicht verbleibende Teil der Maskierungsschicht entfernt wird und in die dadurch freigelegte Oberfläche des Siliziumkörpers eine Verunreinigung eindiffundiert wird, um einen PN-Übergang zu erzeugen, der sich an den bereits erzeugten PN-Übergang anschließt, sowie eine Verunreinigung, um einen zweiten PN-Übergang zu erzeugen, der in einer geringeren Tiefe liegt als die genannten anschließenden PN-Übergänge und als die Versenkungstiefe der dünneren Siliziumoxidschicht.
16. Verfahren nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, daß eine Metallschicht angebracht wird, die eine elektrische Verbindung mit wenigstens einem Teil der freigelegten Oberfläche bildet und die sich auch über das versenkte Muster erstreckt.
17. Verfahren zur Herstellung einer monolithischen Halbleiterschaltung nach Anspruch 16, dadurch gekennzeichnet, daß die aus dem versenkten Muster und einem daran anschließenden dünnen Teil besteht, daß Schaltungselemente angebracht werden, von denen Halbleiterzonen an den dünnen Teil grenzen, und daß auf der Isolierschicht eine Leiterbahnen bildende Metallschicht angebracht wird, die sich auch über das versenkte Muster erstreckt.
18. Verfahren nach Anspruch 16 oder i7, dadurch gekennzeichnet, daß die Metallschicht mindestens eine Kontaktfläche bildet, mit der ein Anschlußleiter verbunden sein kann und die auf der Oberfläche des versenkten Musters liegt.
DE19671789145 1966-10-05 1967-09-29 Verfahren zum Herstellen einer Halbleiteranordnung Withdrawn DE1789145B2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19671789145 DE1789145B2 (de) 1966-10-05 1967-09-29 Verfahren zum Herstellen einer Halbleiteranordnung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL666614016A NL153374B (nl) 1966-10-05 1966-10-05 Werkwijze ter vervaardiging van een halfgeleiderinrichting voorzien van een oxydelaag en halfgeleiderinrichting vervaardigd volgens de werkwijze.
DE19671789145 DE1789145B2 (de) 1966-10-05 1967-09-29 Verfahren zum Herstellen einer Halbleiteranordnung

Publications (2)

Publication Number Publication Date
DE1789145A1 DE1789145A1 (de) 1973-07-05
DE1789145B2 true DE1789145B2 (de) 1975-05-15

Family

ID=25755989

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19671789145 Withdrawn DE1789145B2 (de) 1966-10-05 1967-09-29 Verfahren zum Herstellen einer Halbleiteranordnung

Country Status (1)

Country Link
DE (1) DE1789145B2 (de)

Also Published As

Publication number Publication date
DE1789145A1 (de) 1973-07-05

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1197548C2 (de) Verfahren zum herstellen von silizium-halbleiterbauelementen mit mehreren pn-uebergaengen
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE2056220B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1282196B (de) Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge
DE1764155C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper
DE2160450B2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE1959895A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2103468C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2149766A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2030403B2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2124764B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2615438A1 (de) Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat
DE2422120B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2133979B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2152298A1 (de) Verfahren zur Herstellung von Feldeffekt-und bipolaren Transistoreinrichtungen
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE2058442C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2501074A1 (de) Transistoreinrichtung und verfahren zu ihrer herstellung
DE2100292A1 (de) Halbleiteranordnung mit relativ kleinen geometrischen Abmessungen und Verfahren zur Herstellung derselben
DE2107671A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1789145B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2105164C2 (de) Halbleiterbauelement mit Basis- und Emitterzone und Widerstandsschicht und Verfahren zu seiner Herstellung
DE1464305B2 (de) Verfahren zum Herstellen von Halbleiterbauelementen sowie nach diesem Verfahren hergestellte Bauelemente

Legal Events

Date Code Title Description
8230 Patent withdrawn