DE1764571A1 - Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Feld-Effekt-Transistor und durch dieses Verfahren hergestellte Halbleiter-Vorrichtung - Google Patents

Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Feld-Effekt-Transistor und durch dieses Verfahren hergestellte Halbleiter-Vorrichtung

Info

Publication number
DE1764571A1
DE1764571A1 DE19681764571 DE1764571A DE1764571A1 DE 1764571 A1 DE1764571 A1 DE 1764571A1 DE 19681764571 DE19681764571 DE 19681764571 DE 1764571 A DE1764571 A DE 1764571A DE 1764571 A1 DE1764571 A1 DE 1764571A1
Authority
DE
Germany
Prior art keywords
substrate
layer
transistor
diffusion
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19681764571
Other languages
English (en)
Other versions
DE1764571B2 (de
DE1764571C3 (de
Inventor
Rene Glaise
Jacques Thire
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE1764571A1 publication Critical patent/DE1764571A1/de
Publication of DE1764571B2 publication Critical patent/DE1764571B2/de
Application granted granted Critical
Publication of DE1764571C3 publication Critical patent/DE1764571C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826—Combination of vertical complementary transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/145—Shaped junctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

■Η.V. Philips' Gloeilampenfabrieken, Eindhoven/Holland
"Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Feld-Effekt-Transistor und durch dieses Verfahren hergestellte Halbleiter-Vorrichtung"
Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Substrat, auf dem eine von diesem durch einen pn-übergang getrennte epitaktische Schicht des einen leitfähigkeitstyps angebracht ist, welche epitaktische Oberflächenschicht in gegeneinander isolierte Inseln aufgeteilt ist, wobei in mindestens einer Insel ein FeId-Effekt-Transistor mit einer Kanalzone des einen leitfähigkeitstyps mit einer Steuerelektrode mit einem diffundierten Oberflächengebiet angebracht ist.
Bei der Herstellung monolithischer, integrierter Schaltungen werden gleichzeitig durch eine Mindestzahl von Behandlungen eines Ausgangskörpers, des Substrats, verschiedene aktive Halbleiterelemente wie Dioden und !Transistoren oder passive Elemente wie Widerstände und Kondensatoren angebracht.
Die für die verschiedenen Elemente verlangten Eigenschaften erfordern bisweilen, nicht miteinander vereinigbare Behand-
GRlGINAL INSPECTED
2733 109844/1330
lungen durchzuführen, wobei einige dieser Behandlungen sogar nicht unmittelbar damit zusammenhängende Elemente beeinträchtigen können. Außerdem kann die erforderliche Isolierung der Elemente untereinander oder gegen das Substrat, wobei auch das Schaltbild der Schaltung eine wesentliche Rolle spielt, bestimmte Bedingungen in bezug auf Polarität und Leitungsvermögen mit sich bringen, die sich schwer mit den Eigenschaften der verschiedenen Elemente vereinigen lassen.
In den meisten Fällen werden auf dem Substrat vorzugsweise auf epitaktischem Wege eine oder mehr Schichten des geeigneten leitfähigkeitstyps angebracht, während die Gebiete insbesondere der aktiven Elemente durch Teile dieser Schichten gebildet oder durch örtliche Diffusion einer Verunreinigung, gewöhnlich des entgegengesetzten Leitfähigkeitstyps, in einem Teil einer dieser Schichten von der Oberfläche her erhalten werden.
Außerdem wird die Isolierung der aktiven Elemente gegeneinander oder gegen das Substrat meistens dadurch erzielt, daß der Übergang zwischen dem zu isolierenden Gebiet und einer Zone entgegengesetzten Leitfähigkeitstyps, die das betreffende Gebiet möglichst vollständig umgibt, in der Sperrichtung polarisiert wird.
Bei einem Feld-Effekt-Transistor z.B., der bekanntlich drei Gebiete enthält, d.h. ein den Strom durchlassendes Gebiet (Kanal) zwischen zwei Gebieten der Steuerelektrode, welche zwei Gebiete elektrisch meist ein Ganzes bilden, deren gemeinsame Polarität den Stromdurchgang beeinflußt, ist es wichtig, daß ein Elektrodengebiet entgegengesetzten Leitfähigkeitstyps den Kanal derart umgibt, daß die Kontaktzonen dieses Kanals, d.h. der Zufuhrkontakt und der Abfuhrkontakt zugänglich bleiben. Die Isolierung der Steuerelektrode erfordert, daß diese an sich von einer Zone des gleichen Leitfähigkeitstyps wie der Kanal umgeben wird.
109844/1330
Wenn eine integrierte Schaltung in einem Halbleiterkörper mit einer Schicht des einen Leitfähigkeitstyps, die epitaktisch auf einer anderen Schicht, z.B. dem Substrat des anderen Leitfähigkeitstyps angebracht ist, bringt die Isolierung eines IeId-Effekt-Transistors, dessen Kanal des einen Leitfähigkeitstyps ist, Schwierigkeiten mit sich.
In einer solchen Struktur wird gewöhnlich ein Teil der Steuerelektrode des Feld-Effekt-Transistore durch Diffusion in der epitaktischen Oberflächenschicht ausgebildet, während ein zweiter Teil teilweise durch Diffusion von der Oberfläche der epitaktischen Oberflächenschicht her in einem Gebiet mit einer solchen Konfiguration erzielt wird, daß die Kanalzone M durch diese Elektrode umgeben wird, und der zweite Teil durch einen Teil des Substrats ergänzt wird.
Eine bekannte Lösung besteht in der Diffusion quer durch den Halbleiterkörper verlaufender Isolierzonen, die die zu isolierende Vorrichtung, hier den Feld-Effekt-Transistor, umgeben. Wegen der zu durchquerenden Dicke des Materials beanspruchen diese Diffusionen jedoch viel Zeit, so daß die Eigenschaften des Halbleiterkörpers oder der bereits angebrachten Gebiete sich verschlechtern können. Außerdem diffundieren die Verunreinigungen nicht nur quer durch den Körper, sondern auch seitwärts, so daß die Isolierzonen einen großen Raum g beanspruchen. Infolgedessen wird der zum Anbringen der aktiven oder passiven Elemente der Schaltung zur Verfügung stehende Raum beschränkt.
Die Erfindung bezweckt unter anderem die Herstellung eines Feld-Effekt-Transistors in einem schichtenartigen Halbleiterkörper mit zwei Schichten entgegengesetzten Leitfähigkeitstyps zu ermöglichen, wobei der Transistor einen epitaktischen Kanal des gleichen Leitfähigkeitstyps wie die Oberflächenschicht des Körpers enthält und elektrisch gegen die untenliegende Schicht isoliert ist.
- 4 — 1098U/1330
Die Erfindung ermöglicht außerdem den !Transistor in eine monolithische Halbleitervorrichtung unterzubringen, die einen Halbleiterkörper mit Schichten entgegengesetzten Leitfähigkeitstyps aufweist, in dem auch andere halbleitende aktive oder passive Elemente untergebracht sind, welcher Transistor gegen die anderen Elemente und gegen das Substrat isoliert ist.
Ein Verfahren eingangs erwähnter Art ist nach der Erfindung dadurch gekennzeichnet, daß ein weiterer Teil der Steuerelektrode durch eine begrabene Schicht des anderen Leitfähigkeitstyps, die durch örtliche Diffusion aus einem vordiffundierten Gebiet , das vor dem Anbringen der epitaktisehen Oberflächenschicht in dem Substrat angebracht ist, erhalten wird, und durch eine durch Diffusion erhaltene Oberfläehenzone des anderen Leitfähigkeitstyps gebildet wird, welche Zone sich bis zur begrabenen Schicht erstreckt und die gemeinsam mit der begrabenen Schicht einen Teil der epitaktischen Oberflächenschicht umgibt, in dem,die Kanalzone des FeId-Effekt-Transistors liegt, während eine zweite begrabene Schicht des einen Leitfähigkeitstyps auch aus einem vor dem Anbringen der epitaktischen Oberflächenschicht in dem Substrat angebrachten vordiffundierten Gebiet erhalten wird, wobei der weitere Teil der Steuerelektrode durch die zweite begrabene Schicht von dem Substrat getrennt wird.
Es sei bemerkt, daß das Substrat keine homogene Zusammensetzung zu haben braucht und daß es z.B. auch aus einem Halbleiterkörper des einen Leitfähigkeitstyps mit einer Oberflächenschicht des anderen Leitfähigkeitstyps bestehen kann.
Der erfindungsgemäß erhaltene Peld-Effekt-Transistor enthält einen epitaktischen Kanal, so daß durch Regelung des spezifischen Widerstands der epitaktischen Schicht ein optimaler Widerstand pro Oberflächeneinheit erzielt werden kann, während die Diffusion der Elektroden ermöglicht, eine Kanalkonfiguration optimaler Oberflächen- und Dickenabmessungen zu erhalten.
1098AA/1330 - 5 -
Die Anbringung des Feld-Effekt-Transistors durch das Verfahren nach der Erfindung läßt sich Bait der Anbringung anderer Elemente vereinigen, die gleichzeitig in demselben Halbleiterkörper untergebracht werden sollen. Das Verfahren nach der Erfindung ermöglicht insbesondere, gleichzeitig mit den betreffenden PeId-Effekt-Transistören bipolare Transistoren und sogar komplementäre bipolare Transistoren sowie passive Elemente anzubringen.
Eine bevorzugte Form dieses Verfahrens ist dadurch gekennzeichnet, daß die isolierten Inseln durch Diffusion quer durch die epitaktische Oberflächenschicht bis in das Substrat verlaufender Isolierzonen erhalten werden, wobei wäh- M rend dieser Diffusion gleichzeitig die Steuerelektrode des FeId-Effekt-Transistors erzielt wird.
Es wird einleuchten, daß bei dem Verfahren nach der Erfindung die Anzahl erforderlicher Behandlungen zur Herstellung monolithischer Halbleitervorrichtungen, die außer den Feld-Effekt-Transistoren noch andere Elemente wie Transistoren, Dioden oder passive Elemente enthält, erheblich verringert wird.
Die Erfindung betrifft weiterhin Halbleitervorrichtungen, die einen Feld-Effekt-Transistor erhalten, die durch das
Verfahren nach der Erfindung hergestellt sind. ™
Die Erfindung wird nachstehend an Hand beiliegender Zeichnung näher erläutert. Es zeigen:
Fig. 1 a bis 1 g schematisch Querschnitte längs der Linien I-I in Fig. 2 eines Feld-Effekt-Transistors mit einem η-Typ Kanal in verschiedenen Herstellungs3tufen nach der Erfindung
Fig. 2 eine Draufsicht auf den Feld-Effekt-Transistor nach . .1,
- 6 1098U/1330
Fig. 3 beispielsweise ein Schaltbild mit einem Feld-Effekt-Transistor und zwei komplementären, bipolaren Transistoren,
Fig. 4 schematisch einen Schnitt durch eine monolithische Vorrichtung mit einem Transistor nach der Erfindung und zwei komplementären, bipolaren Transistoren.
In diesen Figuren werden entsprechende Elemente mit den gleichen Bezugsziffern mit entsprechenden Indizien bezeichnet.
Die bei den verschiedenen Thermischen Behandlungen an der Oberfläche entstehenden Oxydschichten sind nicht dargestellt. ' In der Erläuterung des Verfahrens wird nicht auf die Maskierungs schichten hingewiesen, da die Ausbildung solcher Schichten und die Anbringung von Fenstern an den erwünschten Stellen für Maskierungszwecke in üblicher Weise durch bekannte Techniken bewerkstelligt werden können.
Es ist auch nicht auf die Aufdampfungsbehandlungen und die Vordiffusion und Verunreinigungen hingewiesen, da den Diffusionsbehandlungen meistens eine Vordiffusion vorangeht, es sei denn, daß anders angegeben wird.
In dem in den Fig. 1 a bis 1 g gewählten Beispiel wird die Ausbildung eines Feld-Effekt-Transistors mit η-Typ Kanal beschrieben, aber durch das gleiche Verfahren kann selbstverständlich auch ein Transistor mit p-Typ Kanal durch umkehrung der Leitfähigkeitstype hergestellt werden.
Bei dem in den Fig. 1a bis 1 g veranschaulichten Verfahren nach der Erfindung wird von einem Substrat ausgegangen, das aus einem Einkristall-Halbleiterkörper 1 (η-Typ, Fig. 1 a) besteht. Auf einer richtig vorbereiteten Oberfläche 2 werden in einem Gebiet 3 a Verunreinigungen des dem des Körpers 1 entgegengesetzten Leitfähigkeitstype vordiffundiert (Fig. 1 b). Das vordiffundierte Gebiet 3 a hat eine solche Konfiguration
_ 7 -109844/1330
■ - 7 - ■ ■
und eine solche Oberfläche, daß die darauf aus diesem Gebiet eindiffundierte, begrabene Schicht seitwärts den begrabenen Teil des Transistors allseitig umfassen kann.
Darauf werden die erforderlichen Isolierzonen mit solcher Konfiguration eindiffundiert, daß sie den Transistor isolieren. Diese p-Typ Vordiffundionsgebiete sind bei 5 a in Fig. 1 c angedeutet.
Die isolierende oder zweite begrabene Schicht, welche die Elektrode gegen das Substrat isoliert, ist bei 3 b angegeben und auf einem Teil dieser Zone wird ein Gebiet 4 a des p+-Typs zur Bildung der begrabenen Schicht der Elektrode ^ vordiffundiert. Die Konzentration bei dieser Diffusion soll für p-Typ Leitfähigkeit und einen geeigneten spezifischen Widerstand der erwähnten begrabenen Schicht ausreichend sein.
Es ist vorteilhaft, die Diffusion von 4a und 5 a gleichzeitig auszuführen.
Dann wird auf der ganzen Oberfläche -2 des Substrats einschließlieh der Gebiete 4 a und 5 a eine epitaktische Oberflächenschicht 6 des für den Kanal des Transistors geeigneten Leitfähigkeitstyps, hier also des η-Typs, angebracht.
Auf fjer Oberfläche 7 der epitaktischen Schicht 6 (Pig. 1 e) werden darauf Vordiffusionen 8 a des gleichen Leitfähigkeitstyps und mit der gleichen Konfiguration wie die Gebiete 5 a (Pig. 1 c) und-gleichzeitig eine Vordiffusion 9 a des p+-Typs auf der begrabenen Schicht 4 c durchgeführt zur Bildung der Oberflächenzone des weiteren Teiles der Steuerelektrode des Transistors, wobei die letzte Vordiffusion 9 a eine nahezu ringförmige, wenigstens geschlossene Konfiguration aufweist und den Teil der die Kanalzone des Transistors enthaltenen Schicht 6 vollständig umgibt.
Die Eigenschaften des Transistors hängen unter anderem von
109844/1330 - 8 -
den Eigenschaften des Kanals ab. Die Dicke des Kanals wird auch durch die weitere Behandlung bestimmt, die aus der Diffusion des Gebiets 10 a in der Oberfläche 7 (Fig. 1 f) zur Bildung des Oberflächengebiets der Steuerelektrode des !Transistors besteht. In diesem Beispiel handelt es sich um eine p+-Diffusion.
Fig. 1 g, die einen Schnitt längs der linie I-I in Pig. 2 zeigt, (Hg. 2 zeigt eine Draufsicht auf die Vorrichtung), veranschaulicht das endgültige Resultat, wenn die verschiedenen Diffusionen mit einer letzten Diffusion zum Erzielen der Zonen 12 und 13 des n+-Typs mit hoher Konzentration zur Bildung der Zufuhr- bzw. Abfuhrzonen des Transistors ergänzt sind. Die Steuerelektrodengebiete, die gemeinsam das sogenannte Tor des Transistors bilden, sind bei 4 und 10 angedeutet. Die Schicht 4 wird mit der Zone 9 ringe um die Kanalzone ergänzt. Diese Zone enthält den eigentlichen Kanal 11, die Zufuhrelektrode 12 und die Abfuhrelektrode 13. Der Transistor an sich ist von dem Substrat und von den weiteren, in demselben Körper untergebrachten Elementen durch den Übergang zwischen den Gebieten 4 und 9 der Steuerelektrode und den Gebieten 6 und 3 und durch den Übergang zwischen den Gebieten 6 und 3 und den Isolierzonen 8 und dem Substrat getrennt .
Pig. 2 zeigt eine mögliche Konfiguration des Transistors, dessen Herstellung vorstehend an Hand der Pig. 1 beschrieben ist. Die Figur zeigt die an der Oberfläche angrenzenden Teile der ersten Zone der Steuerelektrode. 10, des zweiten Gebiets der Steuerelektrode 9, der Kanalzufuhrelektrode 12, und der Kanalabfuhrelektrode 13.
Die epitaktische Schicht grenzt bei 6 an der Oberfläche an und umgibt den Transistor vollständig und die Isolierzonen grenzen an der Oberfläche bei 8 an und umgeben das Gebiet 6 vollständig.
Die zwei vorerwähnten Gebiete der Steuerelektrode wirken derart zusammen, daß Stromdurchgang außerhalb des eigent-
109844/1 33Q
lichen Kanals verhütet wird. Dies ist eine übliche Konfiguration für IeId-Effekt-Transistoren. Die geometrische Gestalt des Transistors kann den erwünschten Eigenschaften angepaßt werden. Ein Hochfrequenztransistor z.B. erfordert eine andere Gestalt und andere Abmessungen als ein Hochleistungstransistor.
I1Ig. 3 zeigt beispielsweise das Schaltbild einer Schaltung mit einem PeId-Effekt-Transistör T1 und zwei komplementären, bipolaren Transistoren Tg und T, des npn- bzw. pnp-Typs. Diese Verstärkerschaltung, die als Beispiel einer Kombination dieser drei Typen von Transistoren dargestellt ist, wird vorzugsweise in einem monolithischen Halbleiterkörper durch das Verfahren nach der Erfindung integriert. Der schematische Schnitt der Pig. 4 zeigt einen PeId-Effekt-Transi st or mit η-Typ Kanal, einen npn-Transistör und einen pnp-Transistor z.B. der Schaltung nach Pig. 3. Die Widerstände R dieser Schaltung lassen sich bequem in einem solchen Körper durch bekannte Techniken integrieren. Diese Widerstände sind im Schnitt der Pig. 4 nicht dargestellt.
Die erwähnten Elemente werden in einem Einkristallkörper untergebracht, der durch das Substrat 31 des p-Typs gebildet wird, auf dem eine epitakt!sehe Schicht 32 des η-Typs angebracht ist. Die Isolierzonen 43 gemeinsam mit dem Substrat λ 31 umgeben Inseln, die elektrisch gegeneinander durch Polarisierung in der Sperrichtung des Überganges zwischen den Isolierzonen 43 und dem Substrat 31 und den Gebieten entgegengesetzten leitfähigkeitstyps z.B. 35» 40, 47 isoliert werden können.
Der PeId-Effekt-Transistör nach der Erfindung enthält eine diffundierte, p-Typ Steuerelektrode, von der ein Gebiet 33 eine begrabene Schicht ist, die sich an eine Kontaktzone 36 anschließt und an der Oberfläche liegt ferner das Gebiet Diese zwei elektrisch miteinander verbundenen Gebiete bilden dae Tor des Traneistors und die Zonen 37, 30 und 39 bilden den Kanal, wobei z.B. die Zone 37 den Zufuhrkontakt und die
109844/1330 - 10 -
Zone 39 den Abfuhrkontakt bilden. Dieser PeId-Effekt-Transistör wird durch die η-Typ Zone 34 gegen das Substrat isoliert, die nach der Erfindung vor dem Anbringen der epitaktischen Schicht 32 vordiffundiert wird.
Der pnp-Transistor enthält einen Kollektor mit einer begrabenen Schicht 45, die mit einer Kontaktzone 44 niedrigen spezifischen Widerstands verbunden ist. Dieser Kollektor wird durch die η-Typ Zone 39 gegen das Substrat isoliert, die auch vor dem Anbringen der epitaktischen Schicht 32 vordiffundiert wird. Die Basis des pnp-Transistore wird durch einen Teil 42 der η-Typ Schicht 32 mit einer diffundierten Kontaktzone des n+-Typs 55 gebildet. Der Emitter wird in bekannter Weise durch Diffusion erhalten.
Der npn-Transistor enthält einen Kollektor 47, der durch einen Teil der epitaktischen Schicht 32 gebildet wird; eine begrabene η-Typ Schicht ist zur Verringerung des Reihenwiderstands dieses Kollektors eindiffundiert. Die Basis 49 und der Emitter 48 dieses Transistors werden in bekannter Weise durch Diffusion hergestellt.
Vorzugsweise werden die Zonen 34, 39 und 46 gleichzeitig eindiffundiert. Auch die Zonen 33 und 45, sowie die Zonen 36, 44 und die Isolierzonen 43 bzw. die Gebiete 38 und 41 lassen sich gleichzeitig eindiffundieren.
In der Vorrichtung nach Pig. 4 können außer dem Transistor nach der Erfindung selbstverständlich auch andere als die dargestellten Halbleiterelemente verwendet werden. Isolierung durch diffundierte Zonen 43 ist nicht durchaus notwendig; die Elemente lassen sich auch durch quer durch die epitaktische Schicht 32 verlaufenden Nuten gegeneinander isolieren. Diese Nuten können mit einem Peststoff mit isolierenden oder nicht isolierenden Eigenschaften überzogen werden.
Beispielsweise werden nachstehend die wesentlichen Herstellungsstufen eines PeId-Effekt-Transistore mit einem n-Typ
109844/1330 - ™ -
Kanal in einem Körper mit einer epitaktischen Schicht auf einem Substrat entgegengesetzten Leitfähigkeitstyps durch das Verfahren nach der Erfindung beschrieben. Der Transistor T1 nach Fig. 3 ist ein Beispiel eines Transistors, der durch das nachfolgende Verfahren hergestellt werden kann.
Auf einem p-Typ Einkristallkörper mit einer Dicke von etwa 150 /um und einem spezifischen Widerstand von etwa 5 Ohm.cm wird auf der Oberfläche eine erste η-Typ Phosphorvordiffusion in einem der isolierenden begrabenen Schicht der Steuerelektrode und dem Substrat entsprechenden Gebiet also bis jenseits der für den begrabenen Teil der Steuerelektrode bestimmten Oberfläche durchgeführt. Die Oberflächenkonzentration dieser diffundierten Zone beträgt 10 At/cc.
iuf der gleichen Oberfläche wird darauf eine p-Typ Bordiffusion mit einer Oberflächenkonzentration von 10 At/cc in den Gebieten für den begrabenen Teil der Steuerelektrode und für die Isolierzonen durchgeführt, welche den Rand der Insel bilden, in der der Transistor untergebracht werden soll.
Nach dem Entfernen der während der vorhergehenden Behandlungen entstandenen Oxydschicht wird in bekannter Weise eine η-Typ epitaktische Schicht mit einer Verunreinigungskonzentration von etwa 5 χ 10 At/cc und einem spezifischen Widerstand von 1 Ohm.cm angebracht. Die Dicke dieser Schicht ist z.B. 15 /um.
Auf der Oberfläche dieser epitaktischen Schicht werden verschiedene Diffusionen durchgeführt. An erster Stelle wird Bor mit einer Oberflächenkonzentration von etwa 10 ^ At/cc von einem Vordiffusionsgebiet eindiffundiert, das der den Rand der den Transistor enthaltenden Insel bildenden Zone entspricht. Gleichzeitig wird die Kontaktzone der Steuerelektrode rings um denjenigen Teil der epitaktischen Schicht, der den Kanal des Transistors bildet, erhalten.
109 844/1330 - 12 -
Darauf wird auf der gleichen Oberfläche der epitaktischen Schicht p-Typ Bor mit einer Oberflächenkonzentration von etwa 10 ^ At/cc zur Bildung des Oberflächengebiets der Steuerelektrode eindiffundiert. Die Diffusionstiefe und die Dicke des begrabenen Teiles der Steuerelektrode sollen verhältnismäßig genau aufeinander abgestimmt werden, um einen Kanal bestimmter Dicke z.B. 1 /um zu erhalten.
Eine letzte Phosphordiffusion mit einer Oberflächenkonzentration von 10 At/cc dient zur Bildung der Zu- und Abfuhrkontaktzonen des Kanals des Transistors.
Die Vorrichtung wird durch Anbringung von Leitern z.B. in Form von Leitbahnen fertiggestellt, die mit den Zu- und Abfuhrelektroden und der Steuerelektrode des Feld-Effekt-Transistors verbunden sind. Solche Leitbahnen lassen sich in üblicher Weise z.B. durch Aufdampfung erzielen.
Ferner kann der Halbleiterkörper mit einer üblichen Hülle versehen werden.
Die vorstehend beschriebenen Ausführungeformen lassen sich selbstverständlich durch Anwendung anderer, äquivalenter technischer Mittel innerhalb des Rahmens der Erfindung abändern. Es können verschiedene Feld-Effekt-Transistoren in der gleichen Vorrichtung verwendet werden, während auch andere, übliche Isoliertechniken durchgeführt werden können.
Patentansprüche:
1098U/ 1330

Claims (3)

Patentansprüche;
1. Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Substrat, auf dem eine von diese« durch einen pn-übergang getrennte, epitaktische Schicht des einen Leitfähigkeitstyps angebracht ist, welche epitaktische Oberflächenschicht in gegeneinander isolierte Inseln aufgeteilt ist, in mindestens einer derselben ein FeId-Effekt-Transistor mit einer Kanalzone des einen Leitfähigkeit styps und mit einer Steuerelektrode sit einem diffundierten Öberflächengebiet angebracht ist, dadurch gekennzeichnet« daß ein weiterer leil der Steuerelek- μ trode durch eine begrabene Schicht des anderen Leitfähigkeitstyps gebildet wird, die durch örtliche Diffusion aus einem vordiffundierten, vor dem Anbringen der epitaktischen Oberflächenschicht im Substrat angebrachten Gebiet und durch eine durch Diffusion erhaltene Oberflächenzone des anderen Leitfähigkeitstyps erhalten wird, die sich bis zu der begrabenen Schicht erstreckt und die gemeinsam mit der begrabenen Schicht einen Seil der epi taktischen Oberflächenschicht umgibt, in dem die Kanalzone des PeId-Effekt-Iransistore liegt, während eine zweite begrabene Schicht des einen Leitfähigkeitstyps auch aus einem vordiffundierten, vor dem Anbringen der epitaktischen Oberflächenschicht im Substrat angebrachten Gebiet I diffundiert wird, wobei der weitere Teil der Steuerelektrode durch die zweite begrabene Schicht von dem Substrat getrennt wird.
2, Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die isolierten Inseln durch Diffusion quer durch die epitaktische Oberflächenschicht bis ift das Substrat verlaufender Isolier aonen erhalten werden, während die Steuerelektrode des FeId-Effelct-Tranaietore gleichzeitig mit dieser Diffusion erhalten wird.
3. Halbleitervorrichtung mit einem FeId-Effekt-3?ransistör, der durch ein Verfahren nach Anspruch 1 oder 2 hergestellt
109844/1330
DE19681764571 1967-06-30 1968-06-28 Monolithisch integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung Expired DE1764571C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR112635 1967-06-30
FR112635 1967-06-30

Publications (3)

Publication Number Publication Date
DE1764571A1 true DE1764571A1 (de) 1971-10-28
DE1764571B2 DE1764571B2 (de) 1976-04-01
DE1764571C3 DE1764571C3 (de) 1976-11-11

Family

ID=

Also Published As

Publication number Publication date
NL6808887A (de) 1968-12-31
BE717388A (de) 1968-12-30
AT303815B (de) 1972-12-11
DE1764571B2 (de) 1976-04-01
FR1559609A (de) 1969-03-14
SE331515B (de) 1971-01-04
ES355600A1 (es) 1970-01-01
US3595715A (en) 1971-07-27
DK117847B (da) 1970-06-08
GB1225504A (de) 1971-03-17

Similar Documents

Publication Publication Date Title
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE1284517B (de) Integrierte Halbleiterschaltung
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1764274C3 (de) Monolithisch integrierte Halbleiterstruktur zur Zuleitung von Versorgungsspannungen für nachträglich zu integrierende Halbleiterbauelemente und Verfahren zu ihrer Herstellung
DE2361319C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2109352C2 (de) Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE1964979B2 (de) Halbleiterbauelement mit wenigstens einem lateralen transistor und verfahren zu seiner herstellung
DE2133976A1 (de) Halbleiteranordnung, insbesondere mono hthische integrierte Schaltung, und Ver fahren zu deren Herstellung
DE1764578C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor
DE2218680C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3001032A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE2155816A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung
DE2318179C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2525529B2 (de) Halbleiteranordnung mit komplementaeren transistorstrukturen und verfahren zu ihrer herstellung
DE1949523A1 (de) Halbleiterbauelement,insbesondere Metall-Isolator-Halbleiter-Feldwirkungstransistor und Verfahren zu seiner Herstellung
DE2320420A1 (de) Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen
DE2527076A1 (de) Integriertes schaltungsbauteil
DE1764829B1 (de) Planartransistor mit einem scheibenfoermigen halbleiter koerper
DE1764571A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Feld-Effekt-Transistor und durch dieses Verfahren hergestellte Halbleiter-Vorrichtung
DE2101278A1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1764571C3 (de) Monolithisch integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2216642C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2120832B2 (de) Verfahren zum Herstellen eines monolithischen, einen integrierten Schaltkreis bildenden Bauteils mit einem Halbleiterkörper

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee