DE1614141B2

DE1614141B2 - Feldeffekttransistor mit isolierten Steuerelektroden

Info

Publication number: DE1614141B2
Application number: DE19671614141
Authority: DE
Inventors: Tomisaburo Kyoto Okumura (Japan)
Original assignee: Matsushita Electronics Corp
Current assignee: Panasonic Holdings Corp
Priority date: 1966-03-30
Filing date: 1967-03-23
Publication date: 1970-12-10
Also published as: FR1517242A; US3453506A; SE313879B; CH476399A; NL6704306A; DE1614141A1; BE696250A; GB1132810A

Description

Die Erfindung betrifft einen Feldeffekttransistor, bestehend aus einem Halbleitersubstrat eines gegebenen Leitfähigkeitstyps, dessen eine Oberfläche einen Quellenbereich, einen oder mehrere Inselbereiche und einen Abflußbereich vom entgegengesetzten Leitfähigkeitstyp wie das Substrat aufweist, und aus zwei oder mehr Steuerelektroden, die voneinander elektrisch isoliert sind und geometrisch betrachtet in Reihenanordnung über den Zwischenräumen zwischen der Quelle, der oder den Inseln und dem Abfluß angeordnet sind und deren Randbereich mit diesen Bereichen vom entgegengesetzten Leitfähigkeitstyp wie das Substrat überlappt.

Der Erfindung liegt die Aufgabe zugrunde, einen Feldeffekttransistor mit zwei oder mehr isolierten Steuerelektroden zu schaffen, wobei die dazwischenliegende Kapazität im Vergleich zu derjenigen in einem herkömmlichen, ähnlichen Faldeffekttransistor sehr niedrig ist.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß über dem oder mehreren jeweils zwischen zwei Steuerelektroden angeordneten Inselbereichen und von diesen Inselbereichen nur durch eine Isolierschicht getrennt ein oder mehrere Leiterelektroden vorgesehen sind.

Weitere Vorteile und Einzelheiten der Erfindung ergeben sich aus der folgenden Beschreibung. In der Zeichnung ist die Erfindung beispielsweise dargestellt, und zwar zeigt

F i g. 1 einen Querschnitt durch einen Feldeffekttransistor mit zwei isolierten Steuerelektroden und einer Abschirmelektrode,

F i g. 2 einen Querschnitt durch einen Feldeffekttransistor nach F i g. 1, wobei jedoch die Abschirmelektrode auf andere Weise angebracht ist,

F i g. 3 und 4 Querschnitte durch Feldeffekttransistoren vom N-Kanal-Typ, bei denen die Dicke der Oxydschicht unterhalb der neben dem Abfluß befindlichen Steuerelektrode sich von derjenigen unterhalb der neben der Quelle angeordneten Steuerelektrode unterscheidet,

F i g. 5 und 6 Querschnitte durch Feldeffekttransistoren vom P-Kanal-Typ ähnlich den F i g. 3 und 4,

F i g. 7 einen Querschnitt durch einen Feldeffekttransistor nach F i g. 1 mit unterschiedlich langen Kanälen unterhalb der zwei isolierten Steuerelektroden,

F i g. 8 einen Querschnitt durch einen ähnlichen Feldeffekttransistor mit drei isolierten Steuerelektroden und zwei zwischen diese eingebrachten Abschirmelektroden,

F i g. 9 einen herkömmlichen Vielfach-Feldeffekttransistor mit mehreren isolierten Steuerelektroden, nämlich mit zwei isolierten Steuerelektroden, jedoch ohne eine Abschirmelektrode,

F i g. 10 ein Äquivalent-Schaltbild, aus dem das Prinzip für die oben beschriebenen Feldeffekttransistoren ersichtlich ist,

Fig. 11 eine Draufsicht auf eine Elektrodenanordnung im Feldeffekttransistor mit isolierten Steuerelektroden mit einer Abschirmelektrode und

F i g. 12 eine andere Ausführungsform der Elektrodenanordnung, in der die Quelle und die Abschirmelektrode auf dem Substrat miteinander verbunden sind.

Die F i g. 1 bis 8 sind Querschnitte durch Transistoren der oben beschriebenen Art, und F i g. 9 ist ein Querschnitt durch einen Feldeffekttransistor, der nicht in den Rahmen der Erfindung fällt, bei dem jedoch für die gleichen Elemente die gleichen Bezugszeichen verwendet sind wie in den F i g. 1 bis 8, nämlich eine gewöhnlich als Quelle bezeichnete Stromeinlaßelektrode 1, einen mit der Quelle 1 verbundenen Metallfilm 1', eine als Abfluß bezeichnete Stromauslaß-Elektrode 3 und einen mit dem Abfluß 3 verbundenen Metallfilm 3'. Auf einem Halbleitersubstrat 7 ist bzw. sind in der Mitte zwischen der Quelle und dem Abfluß ein Sonderbereich bzw. Sonderbereiche 2 (und 2') angeordnet, die in der folgenden Beschreibung als Insel bezeichnet sind. Die Quelle 1, der Abfluß 3 und die Insel(n) 2 (und 2') sind von einem anderen Leitfähigkeitstyp als das Halbleitersubstrat 7. Ist beispielsweise das Halbleitersubstrat p-leitend, dann sind die Quelle 1, der Abfluß 3 und die Insel(n) 2 (und 2') η-leitend. Ist dagegen das Substrat 7 η-leitend, sind die Quelle 1, der Abfluß 3 und die Insel(n) 2 (und 2') p-leitend. In den Beispielen gemäß den F i g. 1 bis 7 ist nur eine einzige Insel 2 vorgesehen.

In den Ausführungsformen nach F i g. 8 und 9 sind zwei Inseln vorhanden, und die weiter von der Quelle 1 entfernte Insel ist mit 2' bezeichnet. Die Transistoren gemäß den F i g. 1 bis 7 haben zwei Steuerelektroden, wobei eine Steuerelektrode 4 in der Nähe der Quelle 1 und eine Steuerelektrode 6 in der Nähe des Abflusses 3 liegt. In der nachstehenden Beschreibung ist die nahe der Quelle angeordnete Steuerelektrode 4 als erste und die nahe dem Abfluß liegende Steuerelektrode 6 als zweite Steuerelektrode bezeichnet.

Sind, wie in den F i g. 8 und 9, zwei Inseln 2 und 2' vorgesehen, verwendet man drei Steuerelektroden. Diese sind ausgehend von der Seite der Quelle hin zum Abfluß in der nachstehenden Beschreibung als erste, zweite und dritte Steuerelektrode bezeichnet. In der Zeichnung ist die erste Steuerelektrode mit 4, die zweite mit 6 und die dritte mit 6' bezeichnet.

In den Anordnungen gemäß den F i g. 1 bis 9 ist eine Isolierschicht 8 vorgesehen, die die einzelnen Steuerelektroden vom Substrat 7 isoliert. Die Stärke der Schicht 8 ist stellenweise unterschiedlich, d. h., in den F i g. 2 bis 6 ist der dünnere Teil der Schicht mit 8' bezeichnet, um diesen vom dickeren Teil 8 zu unterscheiden. In den F i g. 2 bis 6 sind die vertikalen Grenzflächen an den Schichten 8, 8' mit 9 bezeichnet. In F i g. 2, in der zwei derartige Grenzflächen vorhanden sind, ist die zweite mit 9' bezeichnet. In den F i g. 1 bis 8 ist eine Elektrode mit 5 bezeichnet. Diese Elektrode ist auf die Isolierschicht zwischen die erste und zweite Steuerelektrode eingebracht und von diesen isoliert; sie besteht ebenso wie die Steuerelektroden aus einem Metallfilm. Diese Elektrode 5 ist in der nachfolgenden Beschreibung als Abschirmelektrode bezeichnet. In der Ausführungsform nach F i g. 8 ist eine zweite derartige Elektrode 5' zwischen die zweite Steuerelektrode 6 und die dritte Steuerelektrode 6' eingebracht.

In den F i g. 1 bis 9 überdecken die Steuerelektroden völlig denjenigen Teil des Halbleitersubstrats 7, der zwischen der Quelle, der oder den Inseln und dem Abfluß liegt, wobei die Oxyd-Isolierschicht zwischen diesen beiden Gruppen liegt, und sind so angeordnet, daß sie jeden Quellen-, Insel- und Abflußbereich, in Draufsicht gesehen, überlappen. Die Hauptaufgabe einer derartigen Anordnung, bei der in einem Feldeffekttransistor mit isolierten Steuerelektroden vom MOS-Typ, bei dem als Halbleiter Silizium, als Isolierfilm Siliziumdioxyd und als Steuerelektrode

Aluminium verwendet ist, die Steuerelektroden die Quelle, die Inseln und den Abfluß überlappen, besteht darin, die Oberflächenbeschaffenheit des Kanals, d. h. die leitenden Durchgänge auf der Halbleiteroberfläche zwischen der Quelle, der Insel und dem Abfluß, durch das vorstehend beschriebene Überlappen zu beeinflussen und somit die Charakteristik des MOS-Transistors, z. B. die gegenseitige Leitfähigkeit und Temperaturbeständigkeit zu verbessern. Wird ein Feldeffekttransistor mit dem Aufbau nach F i g. 1 verwendet, der jedoch die Abschirmelektrode 5 nicht aufweist und dessen zweite Steuerelektrode 6 wechselstrommäßig geerdet ist, dann ist die Kapazität zwischen der ersten Steuerelektrode 4 und dem Abfluß 3, d. h. die gewöhnlich als Rückkopplungskapazität bezeichnete Kapazität, weitgehend vermindert. Wird jedoch ein derartiger Feldeffekttransistor, der mehr als zwei Steuerelektroden aufweist, verwendet und werden der ersten und zweiten Steuerelektrode getrennte Signale eingespeist, dann kann die zweite Steuerelektrode nicht geerdet werden; dies ist wegen der kapazitiven Kopplung auf Grund der statischen Kapazität zwischen der ersten und der zweiten Steuerelektrode oft nachteilig.

Die Erfindung schafft eine wirksame Maßnahme zum Vermindern der kapazitiven Kopplung zwischen der ersten und der zweiten Steuerelektrode, wobei die in den F i g. 1 bis 8 mit 5 bezeichnete Abschirmelektrode — wie in der Zeichnung dargestellt — zwischen die erste Steuerelektrode 4 und die zweite Steuerelektrode 6 eingebracht und geerdet oder mit der Quelle 1 verbunden ist, wodurch die kapazitive Kopplung zwischen der ersten Steuerelektrode 4 und der zweiten Steuerelektrode 6 vermindert wird. Freilich scheint die Anordnung einer derartigen Abschirmelektrode 5 auf den ersten Blick — sozusagen hinsichtlich der Raumordnung — in der gleichen Linie mit der Anordnung der drei Steuerelektroden, nämlich der ersten, zweiten und dritten Steuerelektrode im Elektrodenaufbau eines vielpoligen MOS-Transistors nach F i g. 9 und es entspricht ihre Erdung der wechselstrommäßigen Erdung der zweiten Steuerelektrode eines Feldeffekttransistors dieses Typs, um die statistische Kapazität zwischen der ersten Steuerelektrode 4 und der dritten Steuerelektrode 6 zu verringern. Die Insel 2 in der Anordnung gemäß F i g. 2 ist durch Diffusion od. dgl. gebildet, so daß man einen geringen spezifischen Widerstand in der Größenordnung von einigen mQ erhält, während der Durchgang zwischen den Inseln 2 und 2' in Fig. 9 einen weitaus höheren Widerstand hat, selbst wenn ein leitender Durchgang dazwischen vorgesehen ist, und wenn die zweite Steuerelektrode 6 unmittelbar mit der Quelle 1 verbunden ist, verschwindet der leitende Durchgang und es ist ein sehr hoher Widerstand vorhanden. Folglich tritt bei dem Aufbau nach F i g. 9 ein größerer Spannungsabfall zwischen der Quelle und dem Abfluß über den Durchgang zwischen diesen Inseln 2 und 2' auf. Dagegen ist bei einer Anordnung nach F i g. 1, bei der die vorliegende Erfindung nutzbar gemacht ist, auf Grund des niedrigen Widerstandes der Insel 2 der Spannungsabfall zwischen der Quelle und dem Abfluß nahezu Null. Mit anderen Worten, die Erfindung trägt viel zur Verbesserung der Betriebsbedingungen bei, da sie die Verwendung einer niedrigeren Quellenspannung ermöglicht.

In der nachstehenden Beschreibung ist an Hand des Äquivalentschaltbildes nach F i g. 10 das Prinzip der Verminderung der statischen Kapazität durch Einschalten der Elektrode 5 beschrieben.

So gibt C₄₂ die statische Kapazität zwischen der ersten Steuerelektrode 4 und der Insel 2 wieder, C₅₂ die statische Kapazität zwischen der Abschirmelektrode 5 und der Insel 2 und C₂₆ die statische Kapazität zwischen der Insel 2 und der zweiten Steuerelektrode 6. In dieser Fig. 10 sind, wie in Fig. 2, die

ίο Insel mit 2, die erste Steuerelektrode mit 4, die Abschirmelektrode mit 5 und die zweite Steuerelektrode mit 6 bezeichnet. Ist keine statische Kapazität C₅₂ vorhanden, wird die Wechselspannung zwischen der ersten Steuerelektrode und der Erde über C₄₂ und C₉₆

zur zweiten Steuerelektrode geleitet; bei Vorhandensein in einer statischen Kapazität C_S2 wird sie jedoch über C₅₂ mit der Erde in Nebenschluß gebracht. Ist folglich C₅₉ im Vergleich zu C₄, groß, wird der über C₂₆ zur zweiten Steuerelektrode geleitet Wechselstrom

bedeutend vermindert, und auf diese Weise sind die erste und die zweite Steuerelektrode nahezu vollständig voneinander abgeschirmt.

In F i g. 2 sind die Elektroden in diesem Aufbau abwechselnd angeordnet. Die Abschirmelektrode 5 ist nämlich auf die Oxyd-Isolierschicht 8' aufgebracht, die dünner als die Schicht 8 unter den Steuerelektroden 4 und 6 geformt ist. Auf Grund der dünneren Ausbildung der Oxyd-Isolierschicht 8' kann die Kapazität zwischen der Abschirmelektrode 5 und der Insel 2 pro Flächeneinheit erhöht werden, und folglich benötigt die Abschirmelektrode 5 für die gleiche Kapazität eine kleinere Fläche. Bleibt diese Fläche unverändert, nimmt die Kapazität zwischen der Abschirmelektrode und der Insel zu, und dadurch nimmt die kapazitive Kopplung zwischen der ersten und der zweiten Steuerelektrode weiter ab.

In den Fig. 3 und 4 sind MOS-Transistoren mit η-leitendem Kanal dargestellt, bei denen sich die Dicke der Oxyd-Isolierschicht unterhalb der ersten Steuerelektrode 4 von derjenigen unterhalb der zweiten Steuerelektrode 6 derart unterscheidet, daß die Oxyd-Isolierschicht 8 unter der zweiten Steuerelektrode 6 dicker ist; weiterhin ist hier die Abschirmelektrode 5 vorgesehen.

In den F i g. 5 und 6 sind MOS-Transistoren mit p-leitendem Kanal dargestellt, bei denen die Oxyd-Isolierschicht 8' unterhalb der zweiten Steuerelektrode 6 dünner ist als die Schicht 8 unter der ersten Steuerelektrode 4 und eine Abschirmelektrode 5 vorgesehen ist. In Fig. 3 bis 6 sind unter der ersten Steuerelektrode 4 und der zweiten Steuerelektrode 6 verschieden dicke Oxyd-Isolierschichten angeordnet, um die Erfindung dahingehend nutzbar zu machen, daß unter den gleichen Spannungsbedingungen ein stärkerer Strom durch den ersten MOS-(Teil-)Transistor mit den Teilen 2, 6 und 3 fließen kann als durch den zweiten MOS-(Teil-)Transistor mit den Teilen 1, 4 und 2, die beide im Gesamttransistor enthalten sind. In dem MOS-Transistor mit η-leitendem Kanal, der als Anreicherungstyp (enbancement type) betrieben wird, und dem MOS-Transistor mit p-lsitendem Kanal, der in Verstärkungsschaltung betrieben wird, sind die vorstehend beschriebenen Strom- und Spannungsbedingungen zumindest erfüllt. Der Feldeffekttransistor nach F i g. 4 ist besser als derjenige nach F i g. 3, da die statische Kapazität zwischen der ersten Steuerelektrode und der Insel im Feldeffekttransistor nach F i g. 4 vermindert wird. Der Feldeffekttransistor

nach F i g. 6 hat eine geringere statische Kapazität zwischen der zweiten Steuerelektrode und der Insel als der nach F i g. 5, so daß von diesen beiden der Feldeffekttransistor nach F i g. 6 der bessere ist.

In F i g. 7 ist ein Feldeffekttransistor dargestellt, bei dem der Abstand zwischen der Insel 2 und dem Abfluß 3 kleiner ist als der Abstand von der Quelle 1 zur Insel 2. Bei beiden Kanal-Typen, sowohl dem η-leitenden als auch dem p-leitenden Kanal, kann unter den gleichen Spannungsbedingungen ein größerer Strom durch den zweiten MOS-(Teil-)Transistor mit den Teilen.2, 6 und 3 als durch den ersten MOS-(Teil-)Transistor mit den Teilen 1,4 und 2 fließen. In diesem Beispiel ist die kapazitive Kopplung zwischen der ersten und der zweiten Steuerelektrode durch die Abschirmelektrode 5 verringert.

In F i g. 8 ist ein MOS-Transistor dargestellt, der eine erste, zweite und dritte Steuerelektrode aufweist sowie Abschirmelektroden 5 und 5', die zwischen entsprechende Steuerelektroden eingebracht sind.

Fig. 11 zeigt in Draufsicht eine beispielsweise Ausführung eines MOS-Transistors mit einer Abschirrnelektrode und mit zwei isolierten Steuerelektroden. In dieser Darstellung sind die jeweiligen Elektroden, d. h. die für die Quelle, die erste Steuerelektrode, die Abschirmelektrode, die zweite Steuerelektrode und die für den Abfluß, dargestellt. Die entsprechenden Bezugszeichen sind die gleichen wie in Fig. 1. So ist mit 1' die Elektrode für die Quelle, mit 4 die erste Steuerelektrode, mit 5 die Abschirmelektrode, mit 6 die zweite Steuerelektrode und mit 3' die Elektrode für den Abfluß bezeichnet. Ist die Quelle in der Mitte und der Abfluß an der Peripherie angeordnet, ist der Umfang der Quelle kleiner als derjenige der Insel und sowohl im MOS-Transistor mit η-leitendem als auch mit p-leitendem Kanal, kann unter den gleichen Spannungsbedingungen ein stärkerer Strom durch den zweiten MOS-Transistor mit der Insel, der zweiten Steuerelektrode und dem Abfluß fließen als durch den ersten MOS-Transistor mit der Quelle, der ersten Steuerelektrode und der Insel, wobei ersterer günstiger arbeitet.

Fig. 12 ist eine Draufsicht auf einen Transistor, bei dem die Quelle und die Abschirmelektrode 5 mit einem auf die Oberfläche des Transistors aufgebrachtem Metallfilm verbunden sind. Die viereckigen Teile an ieder Elektrode sind die Punkte, mit denen die Zuführungsdrähte verbunden sind, und jeder Teil ist mit dem gleichen Bezugszeichen versehen wie im vorstehenden Beispiel. In diesem Fall werden die Quelle 1 und die Abschirmelektrode 5, die gewöhnlich im zusammengeschalteten Zustand verwendet werden, zuvor im Transistor vereinigt. Genauer gesagt, durch Verwendung von p-Silizium-Plättchen mit 2 Ωαη und durch Nutzbarmachung des Aufbaus einer Elektrodenanordnung nach Fig. 11 erhält man Transistoren, in denen zwei isolierte Steuerelektroden und eine Abschirmelektrode vorgesehen sind und die Abschirmelektrode nicht mit der Quelle verbunden ist. Der effektive Umfang der Quelle war auf 0,8 mm festgesetzt, der radiale Abstand zwischen der Quelle und der Insel betrug 8 μ, der radiale Abstand zwischen der Insel und dem Abfluß 8 μ und die radiale Breite der Insel 50 μ. Die erste Steuerelektrode und die Insel, zwischen denen die Isolierschicht aus Siliziumdioxyd liegt, überlappen sich um 2 μ und die zweite Steuerelektrode und die Insel, zwischen denen ebenfalls die Oxyd-Isolierschicht angeordnet ist, auch um 2 μ.

Der Zwischenraum zwischen der ersten Steuerelektrode und der Abschirmelektrode sowie der radiale Zwischenraum zwischen der Abschirmelektrode und der zweiten Steuerelektrode betragen jeweils 10 μ. Die Oxydschicht wurde durch Hitzeoxydation von Silizium in einer Stärke von 2000 A hergestellt. Das so gefertigte Feldeffekttransistorelement wurde in das Transistorgehäuse vom Typ TO-18 eingeschlossen und anschließend die statische Kapazität zwischen der ersten und der zweiten Steuerelektrode gemessen. Die durchschnittliche statische Kapazität zwischen der ersten und der zweiten Steuerelektrode betrug bei einem Feldeffekttransistor, dessen Abschirmelektrode mit der Quelle verbunden war, 0,03 pF. und die eines zweiten Feldeffekttransistors, dessen Abschirmelektrode mit keiner der Elektroden verbunden und folglich isoliert war, 0,27 pF. Bei isolierter Abschirmelektrode war die Kapazität zwischen der ersten und der zweiten Steuerelektrode ungefähr die gleiche wie in dem Fall, wenn keine Abschirmelektrode vorgesehen war. Der Grund dafür besteht wahrscheinlich darin, daß der Zwischenraum zwischen den Steuerelektroden und der Abschirmelektrode weitaus größer ist als die Dicke der Oxydschicht. Bei diesem Ergebnis war also die Kapazität zwischen der ersten und der zweiten Steuerelektrode auf V9 verringert, und die kapazitive Kopplung zwischen der ersten und der zweiten Steuerelektrode war folglich durch die Abschirmelektrode effektiv verringert.

Es kann auch an Stelle von Silizium als Halbleiter Germanium, Galliumarsenid, Cadmiumsulfid usw. und an Stelle von SiO₂ als Isolierschicht Siliziummonoxid, Siliziumnitrid, Magnesiumfluorid usw. verwendet werden.

Claims

Patentanspruch:

Feldeffekttransistor, bestehend aus einem HaIbleitersubstrat eines gegebenen Leitfähigkeitstyps, dessen eine Oberfläche einen Quellenbereich, einen oder mehrere Inselbereiche und einen Abflußbereich vom entgegengesetzten Leitfähigkeitstyp wie das Substrat aufweist, und aus zwei oder mehr isolierten Steuerelektroden, die voneinander elektrisch isoliert sind und geometrisch betrachtet in Reihenanordnung über den Zwischenräumen zwischen der Quelle oder den Inseln und dem Abfluß angeordnet sind und deren Randbereich mit diesen Bereichen vom entgegengesetzten Leitfähigkeitstyp wie das Substrat überlappt, dadurch gekennzeichnet, daß über dem oder mehreren jeweils zwischen zwei Steuerelektroden (4, 6, 6') angeordneten Inselbereichen (2, 2') und von diesen Inselbereichen nur durch eine Isolierschicht (8, 8') getrennt eine oder mehrere Leiterelektroden (5, 5') vorgesehen sind.

Hierzu 1 Blatt Zeichnungen