DE1539655A1 - Verfahren zur Herstellung von mehrschichtigen Halbleiterbauelementen - Google Patents

Verfahren zur Herstellung von mehrschichtigen Halbleiterbauelementen

Info

Publication number
DE1539655A1
DE1539655A1 DE19661539655 DE1539655A DE1539655A1 DE 1539655 A1 DE1539655 A1 DE 1539655A1 DE 19661539655 DE19661539655 DE 19661539655 DE 1539655 A DE1539655 A DE 1539655A DE 1539655 A1 DE1539655 A1 DE 1539655A1
Authority
DE
Germany
Prior art keywords
silicon
getter
layer
semiconductor component
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19661539655
Other languages
English (en)
Inventor
Wilfrid Fletcher
Jones Anthony Keith
Howard Norman Robert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Associated Electrical Industries Ltd
Original Assignee
Associated Electrical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Associated Electrical Industries Ltd filed Critical Associated Electrical Industries Ltd
Publication of DE1539655A1 publication Critical patent/DE1539655A1/de
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/02—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion materials in the solid state
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating

Description

Associated Electrical Industries Limited, London S.W.1,En land
Verfahren zur Herstellung von mehrschichtigen Halbleiterbauelementen
Die Erfindung bezieht sich auf die Herstellung von mehrschichtigen Halble it erbaue lenient en, vorzugsweise aus Silicium, die als Hochspannungsgleichrichter und Hochspannun^sthyristoren verwendet werden können.
Silicium-Gleichrichterbauelemente für HochspannunC)en, insbesondere für Spannungen oberhalb von 1 kV, bestehen aus monokristallinen Halbleiterkörpern und drei chemisch voneinande. verschiedenen Schichten, nämlich einer mittleren Schicht aus sehr reinem Silicium mit hohem Widerstand, die zwischen zwei hoch dotierten N- und P-leitenden Sch chten mit geringem Widerstand angeordnet ist. Hochsr>annungsthyristoren sind ebenfalls roonokristalline, mehrschichtige Halbleiterbauelemente, die zwei hoch dotierte äußere schichten mit W- bzw. mit P-Leitfähigkeit, und zwei mittlere Schichten mit U- bzw. mit P-Leitfähigkeit aufweisen, die so angeordnet sind, dai3 ein PNPN-Element entsteht. Die eine de beiden mittleren Schichten ist eine Basiszone, während die andere als Steue zone wirkt. Sowohl Gleichrichter als auch Thyristoren sollten möglichst hohe Spannungen sperren können, wenn die äuiiere P-Zone bezüglich der äußeren N-Zone negativ ist. Bei positiver äußerer P-Zone soll der Widerstand bei Gleichrichtern möglichst gering sein. Bei Thyristoren dagegen sind zwei Zustände möglich, wenn die P-Zone positiv ist, nämlich ein Zustand hoher Impedanz, in dem der Thyristor eine möglichst hohe Spannung sperren soll, und ein Zustand geringer Impedanz, in dem der Widerstand möglichst klein sein soll. Das
909883/0744 bad original
Umschalten vom Zustand hoher Impedanz in den Zustand geringer Im edanz kann auf verschiedene Vieise geschehen, z.B. indem man zwischen einer äußeren Zone und einer angrenzenden inneren Zone einen Strom flieisen lä^t oaer indem nan die angelegte Spannung über den kritischen v<ert vergrößert. Zur Lrzielung optimaler Eigenschaften sollte die Lebensdauer der Minoritätsträger in jeder Zone möglichst groi* sein, die verunreinigung, skonzentrationen sollten in jeder Zone sehr sorgfältig eingestellt werden (so hoch oder so niedriö wie möfolijh oder möglichst nah an einem vorgewählten Wert, was von der speziell Detrachteten Zone abhängt), und die Di~;:e der inneren L hiohten oaer Zonen sollte ebenfalls genau eingestellt we den.
Bei Gleichrichtern und Thyristoren sollte außerdem die Dotierung der äußeren Zonen so hoch wie möglich sein. Bei Gleichrichtern sollte die innere Zone möglichst rein (Verunreinigungskonzentration nicht über 1G Atome/cm für mindestens 1500 Volt Sperrspannung) sein un sollten eine Licke v-:n mindestens 10~ cm für je 1000 Volt Sperrspannung aufweisen. Boi I'hyristoren ist die Basisschicht im allgemeinen sehr viel reiner un:. dicker als die Steuerzone, die zwischen 1 und 5·10 cm -ic·/; ist una eine Verunreinigungskonzentration von 10 bis 10 ^ Atomen/cm"1 aufweist. Die Anforderungen an die Basiszone sina komplizierterer Natur. Bei gegebener Dicke sollte die Verunreinigungskonzentration derart sein, daß bei der Durchbruchs^annung des Übergangs zwischen Basis- und Steuerzone die gebildete Raumladun^sZone nicht ganz über die Basiszone ausgebreitet ist. Wenn diese Bedingung erfüllt ist, dann beträgt die Durchbruchsspannung für
_2
je 10 cm Basisdicke etwa 700 Volt. Die Verunreinigungskonzentration sollte wieder unterhalb von 10 ^ Atomen/cnr liegen, wenn Spannungen oberhalb von 1500 Volt erreicht werden sollen.
Einzelne Kristalle mit einer oder mit mehreren chemisch voneinander verschiedenen Zonen können z.B. nach dem Verfahren nach Czochralski oder nach dem Driftverfahren gezüchtet werden, doch
909883/07U
aind diese Ve 'fahren bei de Herstellung von Gleichrichtern ode. Thyristoren nicht vorteilhaft. Man nimmt daher als Ausgan^smaterial gewöhnlich einen sehr reinen Üiliciurakristall, der im Endprodukt bei Gleichrichtern die mttiere Zone una bei Thyristoren die Basiszone darstellt. Dieser Kristall wird in dünne Scheiben geschnitten, aus denen die Halbleiterbauelemente entweder durch Legierungsbildung, Diffusion oder ei itaxiale Abscheidung hergestellt werden. Beiir. Legierungs- und Diffusionsverfahren muli das Silicium auf eine. Teiih eratur oberhalb von 400 C erhitzt werden, und es ist bekannt, daJ derartige Wärmebehandlungen nu einer wesentlichen Verkleinerung der Lebensdauer der Minoritätsträger una zu üchwankun en des ionisierten Λ Verunreinigungsgehaltes führen können. Die Veränderungen, die wohl durch schädliche Verunreinigungen hervorgerufen v/erden, die entweder trotz sorgfältiger Vereinigung auf ..er Oberfläche dee Halbleiters verbleiben oder v-ähreni der tfärruebehandlunj aus der Umgebun, hinzukommen, sind beiü Legierungsverfahren weni.-er ausge. rätvt als tein Diffusionsverfahren. Bein. uüt;ierun< ^verfahren können dagegen andere Eigenschaften, die für einen guten Betrieb der Halbleite bauelo. ente ebenfalls notwendig sind, nur achwer e -reicht werden (z.B. iie--;elmäL<ig.tceit der Grenzflächen zwischen den J^h -htc-n). 3eii;: Diffusionsverfahren können diese Ve änderun en auf verschiedene tfeise auf ein Minimum herabgesetzt werden, un-i die Qualität de_ erhaltenen Halblei erbaue Ie nic-nte hängt weitgeheni vom iärfol.; solcher I Behandlungen al·. Der Diffusion vcrgang wird jedoch derart in einen' Oien du Ch.-;--führt, da.,- alle;;, was sich innerhalt ie; Ofens befin et auf J.eioher ο er höherer Ter.ieratur wie- las silicium ist.Versohnutzunv cn lasten sich daher kauir ve -neigen.
Ein weiterer lia.hteil manche Diffusionsverfahren besteht darin, daß die Wiaercsan:sdifferenz, die zwischen der diffundierten üchi ht und At: Jubstrat erhalten wira, kleiner ist, als wenn man beispielsweise ein Epitaxialverfc.hren wählt. Bei^ i,uita::ial-
909883/0744
BAD
verfahren, bei denen Grenzflächen zwischen den einzelnen Schichten e.-zeugt werden können, die ebenso nEgelmäüig wie die durch
Diffusion.verfahren erzeugten sind, werden die einzelnen Zonen aus dotiertem Silicium,deren Donator ode.· Akzeptorkonzentrationen zwischen weniger alt; 10 unä mehr als 10 Atome/cm schwanken können, ex ita;.ial auf einem Siliciumsubstrat niedergeschlagen. Mus ges-hieht im allgemeinen dadurch, daß eine dotierte Mischung von li.asseratofi1 una dem Dampf einer geeigneten SiIi c ium verbindung, z.B. oiliciunitetrachlorid, Silan (SiH.) oder Trichlorsilan, über das auf etwa 1250 0C erhitzte oiliciuinsubstrat geleitet wird. Die· Oberfläche des Siliciums kann vor dei.j Niederschlagen gereinigt werden, indem man »asserstoff, V/asserstoffChlorid oder eine Mischung von beiden darüberleitet, so äBni sie mit dem Silicium reagieren und als flü .htige Verbindungen abgeführt werden. Das Verfahren kann auch dadurch ausgeführt werden, daü man das Silicium innerhalb eines wasse: -gekühlten Behälters induktiv heizt, so da-, nur eine geringe oder gar keine Wahrscheinlichkeit besteht, dai es von auien verschmutzt wird, aus diesem Grunue ^ind die Epitaxialverfahren von Natur aus relativ sauberer bzw. die während dieser Verfahren auftretenden Verunreinigungen sind geringer als bei den Diffusionsverfahren, Trotz der Sauberkeit aev Epitaxialverfahren sind aber die elektrischen Eigenschaften von PN-Übergängen, die z.B. durch epitaxiales Niederschlagen von hoch dotiertem P-Material auf einem hoch dotierten N-Material entstehen, nicht sehr gut. Die Lebensdauer der Ladungsträger ist relativ gering (etwa 1 Mikrosekunde) und die Kennlinie im Sperrbereich ist "weich", d.h., die Leckströme sind hoch und wachsen L.it zunehmender Spannung schnell an, anstatt bis zur Durchbruche- -i-annung gering zu bleiben und dann ruckartig anzusteigen.
Wegen der Verkürzung der Lebensdaue de.· Minorität et rager und. Veränderungen dei. ionisierten Verunreinigungsgehaltes, die mit den Diffusionsverfahren verbunden sind, s ..Ute man annehmen, daß ein einem epitaxialen Prozess folgender Liffusionsachritt die Eigenschaften des auf epitaxialem Wege hergestellten Bauelemente^
909883/0744
BAD 0FüG«.\,4,
weiter verschlechtert. Beim Erhitzen eines Silicium-Bauelementes mit einer epitaxial niedergeschlagenen Zone in Berührung mit einer glasigen SiIiciumphosphatschicht (silicophosphate) ergibt sich jedoch überraschenderweise, daß trotz einer Diffusion von Phosphor in das Halbleiterbauelement dessen Eigenschaften verbessert werden. Insbesondere steigt die Lebensdauer der Ladungsträger gegenüber einem ursprünglichen Wert von etwa 1 Mikrosekunde auf etwa 10-50 MakroSekunden anyund die Kennlinie im Sperrbereich ist nunmehr "hart", d.h. man erhält die notwendigen geringen Leckströme unterhalb der Durchbruchsspannung. Die Ergebnisse zeigen, daß im Gegensatz zur angenommenen Sauberkeit der Epitaxialverfahren nach der e^itaxialen Abscheidung in geringer, aber schädliche ■ Menge no-h einige schnell diffundierende Verunreinigungen, z.B. Kupfer im Bauelement zugegen sind, die anschließend vorzugsweise durch Absorption oder Getterwirkung durch das Siliciumphosphat entfernt werden. Diese Wirkung ist ähnlich der Wirkung dieses Stoffes auf diffundierte Siliciumbauelemente, die mit Sijherheit oder großer Wahrscheinlichkeit Verunreinigungen enthalten.
Ein mehrschichtiges Silicium-Halbleiterbauelement wird daher gemäiS der Erfindung durch ein Verfahren hergestellt, nach dem zumindest eine äußere Zone durch epitaxiale Abscheidung aufgebracht wird und nach dem im Halbleiterbauelement anschließend eine Getterbildun^ hervorgerufen wird, indem man es in Berührung mit
inem Material erhitzt, das vorzugsweise schädliche, schnell diffundierende, im Halbleiterbauelement enthaltende Verunreinigungen absorbiert«, Ein besonders wirksames Gettermaterial ist glasiges Siliciumphosphat, das auf dem Halbleiterbauelement hergestellt werden kann, indem man das erhitzte Halbleiterbauelement mit Phosphorpentoxid behandelt. Bei Verwendung dieses Materials wird die Getterwirkung von einer geringen Phosphordiffusion in daa Halbleiterbauelement hinein begleitet, doch die Behandlungszeit, die zur Erzielung der Getterwirkung notwendig ist,
909883/0744
-b-
ist viel· gerj.nLer als di Zeit, die zur Bildung ein r eintn Übergang erzeigenden bchicht im Siliciumkörper uurch Diffusion benötigt wird.
Da während der Getterbildung eine Diffusion von irhosphor stattfindet, besitzt der Silicium-Körper danach eine dünne Oberflächenschicht aus mit Phosph r dotiertem Material hoher Ii-Leitfähigkeit. Man kann diese Schicht chemisch durch Atzen oder mechanisch durch Läj^en entfernen, sie kann aber auch auf der Oberfläche ve bleiben, wenn diese N-leitend sein soll. Die äußere, stark N-leitencie Zone, uie für Gleichrichter unu Thyristoren ben tigt wird, kann so,,ar allein aus dieeermit irhoöphcr dotierten Schicht bestehen.
Zur Klarstellun& der Erfindung seien zwei Ausführun sbeis-iele angegeben, nach denen Gleichrichter hergestellt v/erden können.
Auf entgegengesetzten Oberflächen eines Halbleiterkör ,e-s aus sehr re nem Silicium we den Zonen aus !--leitendem und N-leitendem Silicium epitaxial niedergeschlagen. Der Halbleiterkör er wird dann durch eine Behandlung mit Phosphor^entoi-id Mit e-nem Getter verseh n, und die Phosphor enthaltende Diffusionsschicht, die bei der Getterbildung entsteht, wird von der P-leitenden Fläche entfernt.
Beispiel 2
Eine Schicht aus P-leitendem Silicium wird epitaxial auf einer Oberfläche eines sehr reinen Silicium-Halbleiterkör^ers niedergeschlagen, der anschließend wie im Beispiel 1 mit einem Getter versehen wird. Die Phosphor enthaltende Diffusionsschicht wird von der P-leitenden Oberfläche entfernt, es verbleibt jedoch eJ-ne solche Schicht auf der anderen N-leitenden äußeren Zone des Halbtau.!...*... 909883/0744
""" ORIGINAL
-7- 153965b
Zur weiteren Klarstellung der Erfindung seien nun zwei Beispiele ange, eben, nach denen Thyristoren hergestellt werden können.
iel 3
Auf de · einen Oberfläche eines N-leiten«en Liliciuia-Halbleiterköruers geeigneter Verunreinigun. skonzentration un . geei. neter Dikke werden nacheinander P- und N-leitende Lüliciumschichten geeigneter Dicke und geeigneten Verunränicun sgehaltes epitaxial niedergeschlagen, während auf der ande en Oberfläche eine Zone aus i'-leitende·., oilieium a«f niedergeschlagen wi.-d. De H.jlbleitcrkör. er wird dann mit einem Getier versehen, inde· wan eine 13c-handlun._ mit PhOu1 hor^ttiitoxio durchführt, um anschließend wij-1 ν >n der P-leitenden Schicht die Phorphor enthalten ie Diffusionischi.ht entfernt.
Beispiel 4
Ks wird ein iür-Halbleittrlaueie:. ent hr- :\,uctej.lt, inde:.i ein Akzertor, z.B. GalliuE in N-leiiendeo ^iliciu^ eindiffun.ii.rt wir , wobei die Di.i:e der einen i-leiten.en Zone d.ir:h Atzen una/oder Läi i en auf den erwünschten \.e.t verrin ert wi.-d. An uhli Jen wird auf de/ üte flache dujtr P-leitenaen Zone ein N-leitenie Siliciumschlcht e.^itaxial abges hieden. Ici Bedarfsfall wira auf die entgegengesetzte Oberfläche nooh eine I-leitcnde -iliciur.-achicht e; ituxial niedergi.schla,:tn. Die Getterbilaun._ wLrci wie bisher durchgeführt und die fhosih-r enih-^itende Diifu.;i n. achi. ht wird von der P-leitenden Zonr entferm.
Ks sin-i au^-h nooh an e:\ K.o2:i.inr.ti nen ν· r. Tii'fusion un ^. ita.vie möglich, ait ebenfa^lo zu ι Iw Ii-Hn^ ^ Ie .tk-rL3ueleuienten iiihr_-n, die rainaestens eine e. ita:.ia_ niedergc·^. ·:1-λ, ene äußere oohi.-r.t enthalten una ceiden.n als vorlttzier ~>jh-'iiz :in-_ ie. oerbildung erfoltt, der si.h nur noch da.? l.n;fernen i..- Ihos^h:r enthaltenden Diffusionsschijht von de j ^.-leiten en :terf lache anschließt.
909883/0744 EAD
Eine zur Ausübung des Verfahrens nach der Erfindung geeignete Vorrichtung ist schematisch in der Fig. 1 gezeigt, während die Pig. 2 und 4- einen Gleichrichter und die Pig. 3 und 5 einen Thyristor zeigen.
Die Vorrichtung nach der Pig. 1 enthält ein Reaktionsgefäß 1, welches von einer Induktionsheiζspule 2 umgeben ist und an den beiden Enden mit einem Einlaß bzw. AusHää 3 für einen Gasstrom versehen ist. Der Einlaß und der Aulaß können durch Ventile
5 bzw. 6 mit einer Zuführleitung 4 und durch Ventile 7 bzw. 8 mit Abflußleitungen verbunden werden. Im Reaktionsgefäß 1 sind
^ auf einem Träger Io, der in geeigneter Weise aus einem mit ™ Quarz bedeckten Graphitblock besteht, Siliciumscheiben 9 angeordnet. Durch Öffnung der Ventile 5 und 8 oder der Ventile
6 und 7 kann ein Gas (oder Dampf) , das durch die Zuführleitung zuströmt, durch das Reaktionsgefäß zu einer Abflußleitung geführt werden. Das zur epitazialen Abscheidung oder zur anschließenden Behandlung zur Bildung eines Getters erforderliche Gas (oder Dampf) kann durch öffnen eines Ventilee 2o oder 21 eingelassen werden, die mit nicht gezeigten Vorrategefäßen für diese Gase verbunden sind. Die Siliciumscheiben werden mit der Heizspule auf die erforderliche Temperatur gebracht.
k Die Pig. 2 zeigt einen Gleichrichter, der einen sehr reinen Silizium-Halbleiterkörper 13 mit einer epitaxial niedergeschlagenen P-leitenden Zone 14-, einer epitaxial niedergeschlagenen N-leitenden Zone 12 und einer Phosphor enthaltenden Diffusionsschicht 11 allein auf der N-leitenden Zone enthält, wobei eine ähnliche Diffusionsschicht, die sich durch Phosphordiffusion auf der P-leitenden Zone gebildet hat, entfernt worden ist.
909883/0744 bad orIGINal
Die Pig. 3 zeigt einen Thyristor, der einen N-leitenden Silicium-Halbleiterkörper 18 enthält) auf dessen einer Oberfläche nacheinander eine P-leitende Zone 17 und eine N-leitende Zone 16 epitaxial niedergeschlagen sind, während auf die andere Oberfläche nur eine P-leittnde Schicht 19 aufgebracht ist. Auf der N-leitenden Zone verbleibt eine durch Phosphordiffusion entstandene Schicht 15» während eine ebensolche Schicht von der P-leitenden Zone 15 entfernt ist.
Die Pig. 4 zeigt einen Gleichrichter, der einen sehr reinen Halbleiterkörper 22 aus Silicium enthält, auf dem nur eine epitaxial niedergeschlagene P-leitende Znne 23 und eine durch Phosphordiffusion entstandene Zone 24 vorgesehen sind, während eine durch Phosphordiffusion auf der P-leitenden Zone entstandene Schicht entfernt worden ist.
Die Pig. 5 zeigt schließlich einen Thyristor, der einen N-leitenden Halbleiterkörper 25 enthält, der an entgegengesetzten Seiten mit P-leitenden Diffusionsschichten 26 und 27 versehen ist. Die Schicht 26 wird z.B. durch Ätzen und/oder Läppen auf die erwünschte Dicke verkleinert, und dann wird auf ihr eine N-leitende Zone 28 epitaxial niedergeschlagen. Eine weitere, P-leitende lone 29 wird ebenfalls epitaxial niedergeschlagen, doch ist sie in der Pig. 5 gestrichelt gezeigt, weil sie nur im Bedarfefall hergestellt wird. Nach der Getterbildung verbleibt auf der IT-leitenden Zone 28 eine Phosphor enthaltende Diffusionsschicht 3o, während eine ähnliche Schicht, die auf der P-leitenden Schicht 27 (oder 29) gebildet wird, entfernt wird.
909883/074A
BAD ORIGINAL
-lo-
Vor dem epitaxialen Niederschlagen wird die Oberfläche dee Silicium-Halbleiterkörpers vorzugsweise durch Erhitzen in reiiem Wasserstoff für mindestens 10 Minuten gereinigt, wobei die Temperatur mindestens ebenso hoch wie die Abscheidungstemperatur oder mindestens 125O0C beträgt, wenn die Abscheidungstemperatur geringer ist. Zur weiteren Reinigung der Oberflächen, auf daaen die Abscheidung stattfinden soll, wird während dieser Vorerhitzung eine geringe Menge reines, trockenes WasserstoffChlorid in das System eingeführt.
Bei der Ausübung des Verfahrens nach der Erfindung kann die epitaxiale Schicht (oder Schichten) hergestellt werden, indem man eine Mischung von getrocknetem und gereinigtem Wasserstoff, dem Dompf einer geeignet flüchtigen Siliciumverbindung und dem Dampf einer geeignet flüchtigen Verbindung des Dotierungsmaterials über den vorbereiteten Silicium-Halbleiterkörper strömen läßt» der durch eine geeignete Vorrichtung je nach der verwendeten Siliciumvetdndung auf eine Temperatur zwischen 900 und 135O0C gebracht wird. Eine induktive Heizung wird hier vorgezogen, doch mit Rücksicht auf die anschließende Behandlung zum Einbringen des Getters, bei der die Sauberkeit des Abscheidungsschrittes weniger kritisch ist, können auch andere Heizvorrichtungen verwendet werden. Die flüchtige Siliciumverbindung kann Silan oder ein halogenisiertes Silan, z.B. Siliziumtetra-Chlorid oder Siliciumtetrabromid, Trichlorsilan, Dichlorsilan, Tribromsilan oder Siliciumtetrajodid sein. Zum Abscheiden einer P-leitenden Zone kann die flüchtige Verbindung Borhydrid oder Bortrichlorid enthalten, das in den Gasstrom eingeführt werden kann, oder Bortribromid, das
909883/0744 BA0
der Siliciumverbindung zugegeben werden kann, wenn diese eine Flüssigkeit ist. Als Η-Material können die Hydride des Phoephore, Arsens oder Antinons in den Gasstrom eingeführt werden, bevor dieser in das Reaktionsgefäß eintritt. Man kann aber auch die Siliciuaverbindung, wenn sie eine Flüssigkeit ist, mit der erforderlichen Mengeji eines flüchtigen Halogenide einer der Elemente Phosphor, Arsen oder Antimon, z.B. mit Phosphortrichlorid oder Arsentrichlorid dotieren.
Der Anteil der flüchtigen Substanz im Gasstrom kenn je nach der verwendeten Siliciumverbindung und der Geschwindigkeit, mit der man gute Zonen wachsen lassen muß, zwischen o,l und Io Molprozenten schwanken. Bei einer Geschwindigkeit von einem Liter pro Minute für Wasserstoff mit 2 Molprozenten SiliciumtetraChlorid in einem Reaktions£gefäfi, das nur einen Silicium-Halbleiterkörper bei 125O0C enthält, kann eine gute Schicht mit einer Wachstumsgeschwindigkeit von etwa 2 1/2 Mikrons pro Minute gezüchtet werden.
Durch Abänderung der Menge des Dotierungematerials im Gasstrom können Verunreinigungekonzentrationen von 5 '10 bie 5 ·1020 Atome/cm5 für P-leitende Schichten und 1015 Die 1020 Atome/cm2 für !-leitende Schichten erreicht werden.
Zur Einführung eines Getters kann auf der Oberfläche des Halbleiterkörpers in veschiedener Weise eine Schicht aus glasigem Siliziumphosphat erzeugt werden. Dabei können die folgenden Verfahren gewählt werden:
a) Sin Strom trockenes Gas, z.B. Stickstoff, Sauerstoff, Argoncder eine Mischung von diesen wird über einen Behälter, der Phosphorpentoxid bei einer Temperatur von 200 - 8000C enthält, anschließend über einen Silicium-Halbleiterkörper geleitet, befindet.
geleitet, der sich auf einer Temperatur von 1000 - 13000C
909883/0744 lA1
BAD ORIGINAL
b) Auf die Oberfläche des Halbleiterkörpers wird eine Lösung aus Phosphorpentoxid in einem flüchtigen Lösungsmittel, z.B. 2-Methoxyäthanol aufgetragen, die getrocknet wird. Anschliessend wird der Halbleiterkörper auf 1000 bis 13000C erhitzt.
c) Man erhitzt einen Siliciumkörper auf 1000 - 13000C und läßt einen Gasstrom (z.B. Argon oder Stickstoff) darüber strömen, der Phosphin und Sauerstoff enthält.
In jedem Pail reagiert des Phoephorpentoxid, welches im Pail c) durch Reaktion zwischen dem Phosphin und dem Sauerstoff entsteht, mit dem Silicium unter Bildung der erforderlichen Siliciumphosphatschicht.
Entweder gleichzeitig oder in einem abgetrennten Verfahreneschritt hinsichtlich der Bildung der glasigen Schicht wird der Siliciumkörper mindestens etwa eine viertel Stunde lang auf einer Tempeatur von 1000 - 13000C gehalten, was zur erforderlichen Getterbildung auswicht. Diese Zeitspanne reicht jedoch nicht aus, um genügende Mengen Phosphor aus der Siliciumphosphatschicht in den Siliciumkörper eindiffundieren und eine Verteilung an Verunreinigungen herstellen zu lassen, die die erwünschte Verteilung stört. Eine Zeitspanne zwischen einer und drei Stunden ist im sllgemeinen angemessen. Danach wird der Siliciumkörper relativ langsam (z.B. mit einer Geschwindigkeit von 5 - lo°C/min] auf eine Temperatur von 700 bis 8000C und dann schnell (z.B. mit einer Geschwindigkeit vnn 100 - 200°C/»in) auf Zimmertemperatur abgekühlt.
Die geeigneten Temperaturen und Zeitspannen für die einzelnen Verfahrensschritte sind etwa die folgenden»
909883/0744
Phosphorpentoxidvorrat auf 45O0C, Silicium auf 12000C, Dauer des Schrittes der Getterbildung 2 Stunden, Abkühlungsgeschwindigkeit bis 75O0C etwa 36O°C/Stunde und dann beinahe Abschreckung auf Zimmertemperatur innerhalb von 5 Minuten.
ITacn dem Verfahren der Erfindung werden Halbleiterbauelemente auf Siliciumbasis für Hochspannungen hergestellt, die eine Anzahl von Eigenschaften aufweisen, die nach den bekannten Verfahren nicht zu erzielen sind. Zu diesen Eigenschaften zählen Lebensdauer für die Ladungsträger von lo-5o Mikrosekunden in der mittleren Zone eines Gleichrichters und in der Basiszone eines Thyristors, Einstellung der Dotierungskonzentaation dieser Zonen nach der Behandlung auf besser
-1 ρ "Z
als 5 *10 Atome/cnr und eine bessere Einstellung der Lebensdauer der Dotierung und der Dicke deer Steuerzone in einem Thyristor. Mit bekannten Verfahren können die Leitfähigkeitseigenschaften, die durch die Lebensdauer der Minoritätsträger vorgegeben sind, schnell verschlechtert werden, wenn die Dicke der mittleren Zone oder der Basiszone größer als 2 »10 cm wird, was einer Durchbruchsspannung von 2000 Volt entspricht. Nach dem Verfahren der Erfindung
—2 kann die Dicke jedoch bis auf 5 *10 cm vergrößert werden, so daß Durchbruchsspannungen von etwa 5000 Volt erhalten werden, ohne daß die anderen Eigenschaften verloren gehen.
909883/07AA ais ORIGINAL

Claims (9)

Patentansprüche
1. Verfahren zur Herstellung von mehrschichtigen Halbleiterbauelementen, vorzugsweise aus Silicium, nach dem mindestens eine äußere Zone durch epitaziales Niederschlagen erzeugt wird, dadurch gekennzeichnet, daß nach dem epitaxialen Niederschlagen durch Erhitzung in Berührung mit einem Material, welches vorzugsweise die schädlichen, schnell diffundierenden Verunreinigungen im Halbleiterbauelement absorbiert, eine Getterbildung hervorgerufen wird.
2. Verfahren nach Anspruch 1,dadurch gekennzeichnet, daß auf dem Halbleiterbauelement eine glasige Schicht aus Siliciumphosphat hergestellt wird, die das Gettermaterial darstellt, indem das erhitzte Halbleiterbauelement mit Phosphorpentoxid behandelt wird.
3. Verfahren nach Anspruch 2,dadurch gekenn» zeichnet, daß eine dünne, Phosphor enthaltende, N-leitende Oberflächenschicht, die sich auf dem Halbleiterbauelement während der Getterbildung bildet, anschliessend entfernt wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Oberflächenschicht durch chemisches Ätzen entfernt wird.
5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, ä& die Oberflächenschicht durch mechanisches Läppen entfernt wird.
909883/0744
1b"i365b 15
6. Verfahren nach einem oder mehreren der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß anschließend an die Bildung der Getterschicht und getrennt davon oder auch gleichzeitig mit diesem Verfahrensschritt der Halbleiterkörper mindestens eine viertel Stunae lang auf einer Temperatur von 1000 - 130O0C gehalten wird, die zur erwünschten Getterbildung ausreicht, die aber nicht ausreichend für eine merkbare Diffusion von Phosphor in das Halbleiterbauelement ist.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das Halbleiterbauelement 1 bis 3 Stunden auf dieser Temperatur gehalten wird.
8. Verfahren n;ch Anspruch 6 oder 7, dadurch gekennzeic hnet, daß anschließend an die Getterbilduig der Halbleiterkörper mit einer Geschwindigkeit von 5 bis 10°C/min auf 700 bis 80O0C und dann mit einer Geschwindigkeit von 100 bis 200 °C/min auf Zimmertemperatur abgekühlt wird.
9. Verfahren nach einem oder mehreren der bisherigen Ansprüche, dadurch gekennzeichnet, daß der Halbleiterkörper zur Getterbildung 2 Stunden lang in Berührung mit Phosphorpentoxid aus einem Vorratsbehälter, der sich auf 45O0C befindet, auf einer Temperatur von 12000C gehalt-η wird, und daß er anschließend mit einer Geschwindigkeit von 36O°C/Stunde auf 75O0C und dann innerhalb x>n 5 Minuten auf Zimmertemperatur gebracht wird.
909883/Π7ΔΑ
BAD
153965b 16
lo. Mehrseliiciitigee Halbleiterbauelement, welches nach dem Verfahren nach einem oder mehreren der Ansprüche 1 bis 9 hergestellt ist und dessen Ladungsträger Lebensdauern von 10 bis 50 Mikrosekunden aufweisen, dadurch gekennzeichnet, daß es Durchbruchspannungen zwischen 2000 und 5000 V aufweist, wobei die Dicke der ursprünglichen Silicium-
-2 -2
schicht zwischen 2 · 10 und 5*10 cm liegt.
909883/07/.
DE19661539655 1965-07-22 1966-07-21 Verfahren zur Herstellung von mehrschichtigen Halbleiterbauelementen Pending DE1539655A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB31289/65A GB1117359A (en) 1965-07-22 1965-07-22 Improvements relating to semiconductor elements

Publications (1)

Publication Number Publication Date
DE1539655A1 true DE1539655A1 (de) 1970-01-15

Family

ID=10320921

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19661539655 Pending DE1539655A1 (de) 1965-07-22 1966-07-21 Verfahren zur Herstellung von mehrschichtigen Halbleiterbauelementen

Country Status (3)

Country Link
DE (1) DE1539655A1 (de)
GB (1) GB1117359A (de)
SE (1) SE316537B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4561171A (en) * 1982-04-06 1985-12-31 Shell Austria Aktiengesellschaft Process of gettering semiconductor devices
AT384121B (de) * 1983-03-28 1987-10-12 Shell Austria Verfahren zum gettern von halbleiterbauelementen

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2083428B1 (de) * 1970-03-19 1976-07-23 Mitsubishi Electric Corp
GB2179930A (en) * 1985-09-06 1987-03-18 Philips Electronic Associated A method of depositing an epitaxial silicon layer
US7772097B2 (en) 2007-11-05 2010-08-10 Asm America, Inc. Methods of selectively depositing silicon-containing films

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4561171A (en) * 1982-04-06 1985-12-31 Shell Austria Aktiengesellschaft Process of gettering semiconductor devices
AT380974B (de) * 1982-04-06 1986-08-11 Shell Austria Verfahren zum gettern von halbleiterbauelementen
AT384121B (de) * 1983-03-28 1987-10-12 Shell Austria Verfahren zum gettern von halbleiterbauelementen

Also Published As

Publication number Publication date
SE316537B (de) 1969-10-27
GB1117359A (en) 1968-06-19

Similar Documents

Publication Publication Date Title
DE1544329A1 (de) Verfahren zur Herstellung epitaxialer Schichten bestimmter Form
DE1086512B (de) Verfahren zum Herstellen eines gleichrichtenden UEberganges in einem Siliziumkoerper
DE2707693C3 (de) Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation
DE2605830C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2047777A1 (de) Oberflachenfeldeffekttransistor mit einstellbarer Schwellspannung
DE2455730B2 (de) Feldeffekt-Transistor
DE1292256B (de) Drift-Transistor und Diffusionsverfahren zu seiner Herstellung
DE1514038C3 (de) Verfahren zum Herstellen eines Feldeffekt-Transistors mit isolierter Steuerelektrode
DE2655341A1 (de) Halbleiteranordnung mit passivierter oberflaeche und verfahren zur herstellung dieser anordnung
DE2517690A1 (de) Verfahren zum herstellen eines halbleiterbauteils
DE4009837A1 (de) Verfahren zur herstellung einer halbleitereinrichtung
DE2005271C3 (de) Epitaxialverfahren zum Aufwachsen von Halbleitermaterial auf einem dotierten Halbleitersubstrat
DE1564963B2 (de) Verfahren zum herstellen eines stabilisierten halbleiter bauelements
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
DE1298189B (de) Verfahren zum Herstellen von isolierten Bereichen in einer integrierten Halbleiter-Schaltung
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
CH655202A5 (de) Verfahren zur herstellung einer halbleiteranordnung.
DE3112186A1 (de) Verfahren und vorrichtung zur herstellung von einkristall-siliziumfilmen
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE2211709C3 (de) Verfahren zum Dotieren von Halbleitermaterial
DE2636280A1 (de) Anordnung aus einem substrat und mindestens einer darauf aufgebrachten schicht und herstellungsverfahren hierfuer
DE2162445A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Anordnung
DE1539655A1 (de) Verfahren zur Herstellung von mehrschichtigen Halbleiterbauelementen
DE1696607C3 (de) Verfahren zum Herstellen einer im wesentlichen aus Silicium und Stickstoff bestehenden Isolierschicht
DE2832153C2 (de) Verfahren zur Herstellung von Halbleitervorrichtungen