DE1564963B2 - Verfahren zum herstellen eines stabilisierten halbleiter bauelements - Google Patents

Verfahren zum herstellen eines stabilisierten halbleiter bauelements

Info

Publication number
DE1564963B2
DE1564963B2 DE19661564963 DE1564963A DE1564963B2 DE 1564963 B2 DE1564963 B2 DE 1564963B2 DE 19661564963 DE19661564963 DE 19661564963 DE 1564963 A DE1564963 A DE 1564963A DE 1564963 B2 DE1564963 B2 DE 1564963B2
Authority
DE
Germany
Prior art keywords
silicon dioxide
layer
semiconductor
doped
dioxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19661564963
Other languages
English (en)
Other versions
DE1564963A1 (de
DE1564963C3 (de
Inventor
Larry Gene Garland Parmer Will Frank Dallas Tex Lands (V St A )
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE1564963A1 publication Critical patent/DE1564963A1/de
Publication of DE1564963B2 publication Critical patent/DE1564963B2/de
Application granted granted Critical
Publication of DE1564963C3 publication Critical patent/DE1564963C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)

Description

Siliciumdioxidschicht so bemessen wird, daß eine das rungsmittel, z. B. Phosphor, dotierte Siliciumdioxid-Substrat beeinflussende Diffusion des Dotierungs- schicht zur Stabilisierung der Oberfläche des Halbstoffs durch die reine Siliciumdioxidschicht verhindert leiterkörpers in einer Halbleiteranordnung verwendet,
wird, und daß die beiden Schichten zur Bindung von Die mit Phosphor dotierte Siliciumdioxidschicht kann durch Verunreinigungen hervorgerufenen Störstellen 5 unter Verwendung der Vorrichtung 10 und nach dem
erhitzt werden. folgenden Verfahren niedergeschlagen werden. Der
Bei einer bevorzugten Ausführungsform der Erfin- Behälter 22 wird mit einer Mischung aus Tetraäthyldung ist die gleichmäßig dotierte Siliciumdioxid- orthosilikat (TÄOS) und Trimethylphosphat (TMP) schicht mit Phosphor dotiert und wird bei einer gefüllt. Die Halbleiterplättchen 16 werden auf eine Temperatur von etwa 400 bis 600° C abgeschieden. io Temperatur zwischen etwa 400 und 600° C erhitzt.
Gemäß einer besonderen Ausführungsform der Die Temperaturhöhe ist nicht wesentlich; eine Tem-
Erfindung wird die mit Phosphor dotierte Silicium- peratur von 500° C ist vorteilhaft. Durch die flüssige
dioxidschicht durch Pyrolyse einer Mischung aus Mischung im Behälter 22 läßt man Sauerstoff perlen,
den Dämpfen von Tetraäthyl-orthosilikat (TÄOS) welcher Flüssigkeitsdämpfe durch die Leitung 28 ab-
und eines Phosphorträgers, z. B. Trimethylphosphat, 15 führt, wo diese mit zusätzlichem Sauerstoff aus der
gebildet. Leitung 32 gemischt werden und durch die Leitung
Durch den beim Verfahren nach der Erfindung 20 in den Röhrenreaktor 12 gelangen. Gegebenendurchgeführten Erhitzungsvorgang wird dafür gesorgt, falls kann Sauerstoff auch durch getrennte Behälter, daß der die Stabilisierung hervorrufende Störstoff bis wovon der eine TÄOS und der andere TMP enthält, dicht an die Grenzfläche zwischen der reinen Silicium- 20 perlen, und die beiden Sauerstoff ströme werden dann, dioxidschicht und dem Substrat herankommt. Da- bevor sie über die Substrate strömen, unter Mischung durch werden die die zeitliche Instabilität hervor- der Dämpfe der Reaktionsteilnehmer gemischt. Wenn rufenden Störstellen an der Grenzfläche wesentlich die Dämpfe über die Substrate streichen, bildet sich stärker gebunden. Die nach dem beanspruchten Ver- auf der Oberfläche der Plättchen eine Siliciumdioxidfahren hergestellten Halbleiterbauelemente sind so- 25 schicht infolge der chemischen Reaktion des Tetramit wesentlich stabiler als die bekannten. äthyl-orthosilikats. Das als Phosphorquelle dienende
Die dotierte Siliciumdioxidschicht eignet sich be- Trimethylphosphat wird ebenfalls zersetzt, und der
sonders als Isolierschicht zwischen der metallischen Phosphor wird gleichmäßig in der sich bildenden
Steuerelektrode und dem Halbleiterkörper eines Siliciumdioxidschicht dispergiert.
Metalloxid-Halbleiter-Feldeffekttransistors, in wel- 30 Das Verhältnis von Tetraäthyl-orthosilikat zu Tri-
chem Fall die Unterlagsschicht aus reinem Silicium- methylphosphat ist nicht besonders kritisch, obwohl
dioxid eine Diffusion des Phosphors in das Halbleiter- bei zunehmendem Trimethylphosphatanteil ein Punkt
material verhindert. erreicht wird, wo die physikalischen Eigenschaften
Die Erfindung wird an Hand der folgenden Be- des Oxids unbefriedigend werden. Etwa 25 Volumschreibung in Verbindung mit der Zeichnung näher 35 prozent Trimethylphosphat und 75 Volumprozent erläutert. In der Zeichnung zeigt Tetraäthyl-orthosilikat liefern gute Ergebnisse. Eine
Fig. 1 eine schematische Darstellung einer Ein- Mischung mit 50% Trimethylphospat wurde auch
richtung zur Durchführung des Verfahrens nach der mit Erfolg verwendet. Die in der Siliciumdioxidschicht
Erfindung, enthaltene Phosphormenge hängt natürlich von dem
F i g. 2 eine etwas vereinfachte teilweise Schnitt- 40 in der flüssigen Mischung anwesenden Trimethyl-
ansicht eines erfindungsgemäß erhaltenen Metalloxid- phosphatgehalt ab. Wenn getrennte Sauerstoffströme
Halbleiter-Feldeffekttransistors, durch einzelne Behälter für das TÄOS und TMP bei
F i g. 3 eine schematisierte Schnittansicht eines er- Raumtemperatur geleitet und dann die beiden Ströme
findungsgemäß erhaltenen Flächentransistors. gemischt werden und wenn der TMP-Strom 1% des
In der Zeichnung F i g. 1 ist ein Einheitsröhren- 45 Gesamtvolumens der gemischten Ströme ausmacht,
reaktor, welcher zur Herstellung einer erfindungs- können etwa 100 Atome Phosphor pro Million Atome
gemäß zu verwendenden, mit Phosphor dotierten in der Siliciumdioxidschicht erwartet werden. Wenn
Siliciumdioxidschicht dienen kann, allgemein mit 10 der Trimethylphosphatstrom 25% ausmacht, können
bezeichnet. Dieser Reaktor 10 besteht aus einem etwa 1000 Atome pro Million erwartet werden, und
Quarzrohr 12, welches ein Halbleiterplättchen 16 50 bei 50% TMP sind 10000 Atome pro Million zu
tragendes Quarzschiffchen 14 aufnehmen kann. Eine erwarten. Die Verwendung der Vorrichtung 10 zum
thermostatisch gesteuerte elektrische Wicklung 18 ist Niederschlagen einer mit Phosphor dotierten Silicium-
rund um das Rohr angeordnet und dient zur Er- dioxidschicht durch pyrolytische Zersetzung der
hitzung der Halbleiterplättchen auf eine vorher- Dämpfe von Tetraäthyl-orthosilikat und Trimethyl-
bestimmte Temperatur. Die Enden des Röhren- 55 phosphat stellt für sich keinen Teil der Erfindung
reaktors 12 sind offen; das eine nimmt ein Zufüh- dar, da es bekannt ist, daß mit verschiedenen Stör-
rungsrohr20 auf, und das andere steht mit einer stoffen in einer geregelten Konzentration dotierte
geeigneten Entlüftungshaube in Verbindung. Ein Be- Siliciumdioxidschichten nach diesem Verfahren in
halter 22 enthält beispielsweise eine flüssige Mischung einem Reaktor dieser Art erhalten werden können,
aus Tetraäthyl-orthosilikat und Trimethylphosphat. 60 In F i g. 2 ist ein erfindungsgemäß hergestellter,
Sauerstoff wird dann durch eine Leitung 24 und das verbesserter Siliciumoxid-Halbleiter-Feldeffekttran-
Ventil 26 eingeleitet und perlt durch die flüssige Mi- sistor allgemein mit 50 bezeichnet. Die p-leitende
schung in den Behälter 22 und trägt Flüssigkeits- Diffusion 52 ist die Quelle und die p-leitende Diffu-
dämpfe durch die Leitung 28, in welcher diese mit sion 54 ist die Senke. Das Substrat 56 besteht in
weiterem Sauerstoff aus der Leitung 32 und dem 65 typischer Weise aus η-leitendem Silicium. Nach dem
Ventil 33 gemischt werden können, mit sich. Abziehen der Siliciumdioxidmaskierungsschicht, mit
Gemäß einer allgemeineren Ausführungsform der deren Hilfe die Quellen- und Senkendiffusion durchErfindung wird eine gleichmäßig mit einem Stabilisie- geführt wurde, von der Substratoberfläche wird auf
5 6
der Substratoberfläche eine sehr dünne, reine Silicium- einer eindiffundierten η-leitenden Basiszone 76 und dioxidschicht 57 gebildet. Die Siliciumdioxidschicht einer eindiffundierten p-leitenden Emitterzone 78. 57 kann nach einem beliebigen geeigneten Verfahren, Nachdem die Basis- und die Emitterzone 76 bzw. 78 z. B. durch pyrolytische Zersetzung von Tetraäthyl- durch eine Siliciumdioxid-Diffusionsmaskierung 80 orthosilikat bei Temperaturen zwischen etwa 400 5 nach üblichen Methoden eindiffundiert wurden, wird und 800° C gebildet werden; wenn das Substrat aus eine reine Siliciumdioxidschicht (nicht dargestellt) auf Silicium besteht, kann es auch Wasserdampf oder der Oberfläche der Oxidschicht 80 niedergeschlagen. Sauerstoff bei einer Temperatur von etwa 800 bis Über der Basiszone 76 wird dann sowohl in der pyroetwa 1200° C ausgesetzt werden. Dann wird auf der lytisch hergestellten Oxidschicht als auch in der Oxidreinen Siliciumdioxidschicht 57 und über dem Sub- ίο schicht 80 eine Öffnung gebildet, wobei man jedoch strat nach dem vorstehend beschriebenen Verfahren die Emitterzone 78 von der pyrolytisch hergestellten eine Schicht 58 aus mit Phosphor oder mit einem Oxidschicht bedeckt läßt. Durch die öffnung wird anderen, eine η-Leitfähigkeit ergebenden dotierenden dann eine n+-leitende Basiskontaktzone 82 in die Störstoff dotierte Siliciumdioxidschicht gebildet. Basiszone 76 eindiffundiert. Das Dotierungsmittel für Der Hauptzweck der reinen Oxidschicht 57 besteht 15 die η+-leitende Kontaktzone 82 ist oft Phosphor, weldarin, als Diffusionssperre zu wirken, um eine Diffu- eher aus einer auf der Oberfläche des Substrats niesion von Phosphor aus der dotierten Siliciumdioxid- dergeschlagenen Phosphorglasschicht eindiffundiert schicht 58 in das Substrat 56 zu verhindern. Die wird. Die Diffusion dauert in der Regel etwa 6 Minureine Siliciumdioxidschicht 57 soll daher nur so dick ten. Dann wird das Substrat einer Entglasung und sein, daß keine störende Menge Phosphor das Sub- ao Wasserauskochung unterworfen, wobei als entglasenstrat56 erreichen kann, und zu diesem Zweck ist des Medium eine 10%ige Lösung von Fluorwassereine Dicke von etwa 500 A in der Regel ausreichend. stoffsäure z. B. während einer ausreichenden Zeit, Zur Erzielung bester Ergebnisse werden die Oxid- die im allgemeinen zwischen 1 und 2 Minuten beträgt, schichten dann durch Erhöhung der Substrattempe- dient, so daß sowohl die Phosphoroxidschicht als ratur auf etwa 850° C während 15 bis 30 Minuten 25 auch die pyrolytisch hergestellte Oxidschicht entfernt erhitzt. Man nimmt an, daß dadurch Störstoffe in wird. Dadurch werden wieder die Kontaktfenster soder nichtdotierten Oxidschicht 57 veranlaßt werden, wohl über der Emitterzone 78 als auch über der in die mit Phosphor dotierte Oxidschicht 58 abzu- Basiskontaktzone 82 geöffnet. Dann wird die mit wandern; auch scheint eine gewisse chemische Reak- Phosphor dotierte pyrolytisch hergestellte Siliciumtion zwischen dem Phosphor, Siliciumdioxid und 30 dioxidschicht 72 auf der Oberfläche des Substrats Störstoffen unter Bildung einer Molekularstruktur, niedergeschlagen, indem man eine dampfförmige welche die Störstoffionen unbeweglich macht, da- Mischung aus Tetraäthyl-orthosilikat und Trimethyldurch gefördert zu werden. phosphat auf die vorstehend beschriebene Weise Die Quellenelektrode, die Senkenelektrode und oxydiert. Eine typische Dicke für die Schicht 72 bedie Steuerelektrode 60 bzw. 62 bzw. 64 können dann 35 trägt etwa 3200 bis 3500 Ä, die nach 30minutiger gebildet werden, indem man zunächst Öffnungen in Niederschlagung unter Verwendung von 25% Tridie Siliciumdioxidschichten 57 und 58 nach üblichen methylphosphat erzielt wird. In der mit Phosphor photolithographischen Methoden einätzt und dann dotierten pyrolytisch hergestellten Oxidschicht 42 einen Metallfilm niederschlägt und ebenfalls nach werden dann über der Emitterzone 78 und über der photolithographischen Methoden in Form eines 40 Basiskontaktzone 82 nach üblichen photolithogra-Musters bringt. Da die Ätzgeschwindigkeit der reinen phischen Methoden Öffnungen gebildet. Das läßt sich Siliciumdioxidschicht 57 und der dotierten Silicium- leicht erzielen, da nur die Schicht 72 durchgeätzt zu dioxidschicht 58 nicht wesentlich verschieden ist, werden braucht. Alsdann schlägt man einen geeignewird die dotierte Schicht 58, die die höhere Ätz- ten Metallfilm nieder und formt ihn zu einem vergeschwindigkeit aufweist, während der photolitho- 45 breiterten Basiskontakt 84 und einem verbreiterten graphischen Behandlung zur öffnung der Fenster Emitterkontakt 86.
über der diffundierten Quell- und Senkenzone 52 Auf die in F i g. 3 dargestellte Weise erhaltene bzw. 54 nicht wesentlich unterschnitten. Transistoren zeigen eine Ausfallrate von etwa 1 bis Gemäß Fig. 2 hergestellte Feldeffekttransistoren 2%, wenn sie bei hoher Temperatur und angelegter wurden getestet, indem man eine gegenüber dem 50 Spannung belastet werden. Im Vergleich dazu zeigen Substrat 56 positive 20-Volt-Spannung an die Steuer- Transistoren mit nur einer nichtdotierten Siliciumelektrode 64 in einer Umgebung von 175° C anlegte. dioxid-Passivierungsschichi unter den gleichen Be-Nach etwa sechzehn Stunden beobachtete man An- dingungen eine Ausfallrate von 100 %. Bis heute bederungen der Schwellenspannung von 10 bis 20%. steht kein Anhaltspunkt dafür, daß, wenn der ProTransistoren mit der gleichen Geometrie, die aus den 55 zentgehalt an Trimethylphosphat in der flüssigen gleichen Materialien, jedoch mit einer nichtdotierten Mischung weniger als etwa 10% beträgt, der Dotie-Siliciumdioxidisolierschicht hergestellt wurden, zeig- rungsgrad des Phosphors nicht ausreichen würde, um ten Änderungen der Schwellenspannung unter den den Transistor noch immer zu stabilisieren, gleichen Testbedingungen von 100 bis 500%. Ganz allgemein können die mit Phosphor dotierten Gemäß einer anderen spezifischen Ausführungs- 60 oder anderweitig dotierten Siliciumdioxidschichten form der Erfindung kann auch ein Flächentransistor, zur Verbesserung der Stabilität einer Halbleiteranz. B. der allgemein in Fig. 3 mit 70 bezeichnete, Ordnung dienen, wo Instabilitäten durch Ladungsbedurch eine pyrolytisch hergestellte, mit Phosphor do- wegung innerhalb einer Oxidschicht hervorgerufen tierte Siliciumdioxidschicht 72 stabilisiert werden. Der werden. Das dotierte Siliciumdioxid wurde z. B. auch Transistor besteht aus einer durch das Halbleiter- 65 erfolgreich zur Stabilisierung einer als Pseudo-Lichtsubstrat gebildeten, p-leitenden Kollektorzone 74, emissionsquelle verwendeten Flächendiode verwendet.
Hierzu 1 Blatt Zeichnungen

Claims (5)

1 2 strom- und Instabilitätsprobleme können als AnPatentansprüche: Sammlung oder Bewegung positiver Ladungen in dem Siliciumdioxid, angrenzend an den Halbleiter, erklärt
1. Verfahren zum Herstellen eines stabilisierten werden, was eine entsprechende Anhäufung oder Halbleiterbauelements mit einem dotierten Sub- 5 Bewegung negativer Ladungen in dem Halbleiter an strat, das entgegengesetzt dotierte Diffusionszonen dessen Oberfläche zur Folge hat. Der Überschuß an aufweist, und mit einer im wesentlichen reinen negativen Ladungen an der Oberfläche bedingt eine Siliciumdioxidschicht auf der Substratoberfläche, Verbiegung der Energiebänder, und wenn eine ausdadurch gekennzeichnet, daß auf die reine reichend große Ladungsmenge sich ansammelt, kann Siliciumdioxidschicht eine gleichmäßig dotierte io eine p-leitende Halbleiterzone in eine η-leitende Zone Siliciumdioxidschicht abgeschieden wird, daß die umgewandelt werden, da sich an der Oberfläche eine Dicke der reinen Siliciumdioxidschicht so be- Umkehrschicht bildet. Da ein Metalloxid-Halbleitermessen wird, daß eine das Substrat beeinflussende Feldeffekttransistor (MOS) für seinen Betrieb auf eine Diffusion des Dotierungsstoffs durch die reine äußerst reproduzierbare, durch ein elektrisches Feld Siliciumdioxidschicht verhindert wird, und daß 15 induzierte Umkehrschicht angewiesen ist, ist er bedie beiden Schichten zur Bindung von durch sonders empfindlich für jede Änderung der Ober-Verunreinigungen hervorgerufenen Störstellen fiächenleitfähigkeitseigenschaften, die durch die die erhitzt werden. metallische Steuerelektrode von dem Halbleiter iso-
2. Verfahren nach Anspruch 1, wobei das lierende Oxidschicht hervorgerufen wird. Frühere Halbleiterbauelement ein Feldeffekttransistor ist, 20 Versuche zur Lösung dieses Problems richteten sich dadurch gekennzeichnet, daß die Dicke der Schicht auf die Reinigung des Oxids, indem man jede Veraus im wesentlichen reinem Siliciumdioxid etwa unreinigung zu jedem Zeitpunkt des Verfahrens auf 500 Angstrom beträgt. einem Minimum hielt, da man der Ansicht war, daß
3. Verfahren nach Anspruch 1 oder 2, dadurch Verunreinigungen in dem Oxid die Streuladungen gekennzeichnet, daß die Dicke der gleichmäßig 25 verursachen würden. Selbst wenn dies zutrifft, ist dotierten Siliciumdioxidschicht etwa 3200 bis dieser Versuch doch äußerst schwierig bei einer 3500 Angström beträgt. größeren Produktion durchzuführen, da die Quelle
4. Verfahren nach einem der Ansprüche 1 für die Oxidverunreinigung nicht genau bekannt ist. bis 3, dadurch gekennzeichnet, daß die gleich- Bei einem weiteren bekannten Verfahren können mäßig dotierte Siliciumdioxidschicht eine mit 30 Halbleiterbauelemente mit stabilen Eigenschaften Phosphor dotierte Siliciumdioxidschicht ist, die hergestellt werden, die ein dotiertes Substrat mit entbei einer Temperatur von etwa 400 bis 600° C gegengesetzt dotierten Diffusionszonen besitzen, abgeschieden wird. Dieses bekannte Verfahren besteht im wesentlichen
5. Verfahren nach einem der Ansprüche 1 darin, daß über einer Siliciumdioxidschicht auf dem bis 4, dadurch gekennzeichnet, daß bei der Er- 35 Substrat eine Schicht aus Phosphorsilikat gebildet hitzung der beiden Schichten das Substrat etwa wird. Durch diese Phosphorsilikatschicht sollen die 15 bis 20 Minuten lang auf eine Temperatur von von Verunreinigungen in der Siliciumdioxidschicht etwa 850° C erhitzt wird. gebildeten Störstellen an der Grenzschicht zwischen
der Siliciumdioxidschicht und dem Substrat gebunden 40 werden. Diese Störstellen werden als Ursache für die
zeitliche Instabilität von Halbleiterbauelementen angesehen. Da die Phosphorsilikatschicht jedoch in ziemlich großem Abstand von der Grenzfläche angebracht ist, hat sie auch nur einen begrenzten Ein-
Die Erfindung betrifft ein verbessertes Verfahren 45 fluß auf die Bindung der schädlichen Störstellen. Die zum Herstellen eines stabilisierten Halbleiterbau- Phosphorsilikatschicht hat außerdem noch einen entelements, ausgehend von einem Halbleiterbauelement scheidenden Nachteil, der sich bei der Fertigstellung mit einem dotierten Substrat, das entgegengesetzt des Halbleiterbauelements herausstellt. Im Anschluß dotierte Diffusionszonen aufweist, und mit einer im an das Aufbringen der Schichten müssen bis zum wesentlichen reinen Siliciumdioxidschicht auf der 50 Substrat reichende Fenster gebildet werden, damit Substratoberfläche. die Metallkontakte an den einzelnen Diffusionszonen
Es ist allgemein bekannt, daß die Oberfläche einer angebracht werden können. Das Anbringen dieser Halbleiteranordnung eine wesentliche Rolle bei der Fenster erfolgt durch übliche Maskierungs- und Ätz-Festlegung der endgültigen elektrischen Eigenschaften verfahren. Da sich das Phosphorsilikat wesentlich der Vorrichtung spielt. Aus diesem Grund wurden 55 schneller als das darunterliegende Siliciumdioxid Halbleiteranordnungen bisher stets in hermetisch ätzen läßt, greift das Ätzmittel, nachdem die nichtabgedichteten Packungen eingekapselt, und die Be- maskierten Bereiche weggeätzt worden sind, stark strebungen gehen derzeit dahin, eine ebene Geometrie auf die von der Maske abgedeckten Flächen über, anzuwenden, wobei die Anordnungen mit einer so daß die Fenster schließlich wesentlich breiter als Siliciumdioxidschicht bedeckt werden, die eine Über- 60 erwünscht geätzt werden. Da es in zunehmendem gangspassivierung ergibt. Die auf dem Halbleiter- Maße ja auf kleine Abmessungen ankommt, ist das gebiet vorliegende Literatur zeigt an, daß viele Halb- in »IBM Journal of Research and Development«, leiteranordnungen mit einer passivierenden Silicium- Bd. 8 (1964), H. 4, S. 376 bis 384, beschriebene dioxidschicht verschiedene Restströme, veränderliche Stabilisierungsverfahren nur bedingt anwendbar.
Durchschlagsspannungen und eine allgemeine Ver- 65 Das Verfahren nach der Erfindung besteht demänderung von Betriebsparametern über längere gegenüber darin, daß auf die reine Siliciumdioxid-Zeiten, insbesondere bei hohen Temperaturen und schicht eine gleichmäßig dotierte Siliciumdioxidhohen Vorspannungen, zeigen. Viele dieser Rest- schicht abgeschieden wird, daß die Dicke der reinen
DE1564963A 1966-01-03 1966-12-31 Verfahren zum Herstellen eines stabilisierten Halbleiterbauelements Expired DE1564963C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US51823466A 1966-01-03 1966-01-03
US85761569A 1969-08-27 1969-08-27

Publications (3)

Publication Number Publication Date
DE1564963A1 DE1564963A1 (de) 1970-10-01
DE1564963B2 true DE1564963B2 (de) 1972-02-10
DE1564963C3 DE1564963C3 (de) 1974-05-02

Family

ID=27059393

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1564963A Expired DE1564963C3 (de) 1966-01-03 1966-12-31 Verfahren zum Herstellen eines stabilisierten Halbleiterbauelements

Country Status (4)

Country Link
US (1) US3571914A (de)
DE (1) DE1564963C3 (de)
FR (1) FR1507098A (de)
GB (1) GB1165575A (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2827569A1 (de) * 1978-06-23 1980-01-17 Bosch Gmbh Robert Monolithisch integriertes referenzelement
DE3330864A1 (de) * 1983-08-26 1985-03-14 Siemens AG, 1000 Berlin und 8000 München Vorrichtung zum aufbringen von siliziumoxidschichten auf halbleitersubstrate unter anwendung einer cvd-beschichtungstechnik
DE3330865A1 (de) * 1983-08-26 1985-03-14 Siemens AG, 1000 Berlin und 8000 München Vorrichtung zum aufbringen von siliziumoxidschichten auf halbleitersubstraten unter anwendung einer cvd-beschichtungstechnik

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3967310A (en) * 1968-10-09 1976-06-29 Hitachi, Ltd. Semiconductor device having controlled surface charges by passivation films formed thereon
FR2121405A1 (en) * 1971-01-11 1972-08-25 Comp Generale Electricite Integrated circuit with resistor(s) - applied without attacking silicon substrate with resistor-trimming etchant
US3694700A (en) * 1971-02-19 1972-09-26 Nasa Integrated circuit including field effect transistor and cerment resistor
JPS49105490A (de) * 1973-02-07 1974-10-05
US3943015A (en) * 1973-06-29 1976-03-09 International Business Machines Corporation Method for high temperature semiconductor processing
FR2289051A1 (fr) * 1974-10-22 1976-05-21 Ibm Dispositifs a semi-conducteur du genre transistors a effet de champ et a porte isolee et circuits de protection cotre les surtensions
US4291322A (en) * 1979-07-30 1981-09-22 Bell Telephone Laboratories, Incorporated Structure for shallow junction MOS circuits
US4355454A (en) * 1979-09-05 1982-10-26 Texas Instruments Incorporated Coating device with As2 -O3 -SiO2
US4319260A (en) * 1979-09-05 1982-03-09 Texas Instruments Incorporated Multilevel interconnect system for high density silicon gate field effect transistors
DE3066027D1 (en) * 1979-12-17 1984-02-02 Hughes Aircraft Co Low temperature process for depositing oxide layers by photochemical vapor deposition
ATE64237T1 (de) * 1985-05-22 1991-06-15 Siemens Ag Verfahren zum herstellen von mit bor und phosphor dotierten siliziumoxid-schichten fuer integrierte halbleiterschaltungen.
DE3683039D1 (de) * 1986-04-04 1992-01-30 Ibm Deutschland Verfahren zum herstellen von silicium und sauerstoff enthaltenden schichten.
AU638812B2 (en) * 1990-04-16 1993-07-08 Digital Equipment Corporation A method of operating a semiconductor device
JP3456391B2 (ja) * 1997-07-03 2003-10-14 セイコーエプソン株式会社 半導体装置の製造方法
US6165833A (en) 1997-12-19 2000-12-26 Micron Technology, Inc. Semiconductor processing method of forming a capacitor
US6911371B2 (en) 1997-12-19 2005-06-28 Micron Technology, Inc. Capacitor forming methods with barrier layers to threshold voltage shift inducing material
JP3533968B2 (ja) 1998-12-22 2004-06-07 セイコーエプソン株式会社 半導体装置の製造方法
JP3480416B2 (ja) 2000-03-27 2003-12-22 セイコーエプソン株式会社 半導体装置
JP3449333B2 (ja) 2000-03-27 2003-09-22 セイコーエプソン株式会社 半導体装置の製造方法
US6972223B2 (en) * 2001-03-15 2005-12-06 Micron Technology, Inc. Use of atomic oxygen process for improved barrier layer
EP1933108B1 (de) * 2005-09-07 2014-03-26 Nippon Kayaku Kabushiki Kaisha Halbleiterbrücke, zündvorrichtung und gasgenerator

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3200019A (en) * 1962-01-19 1965-08-10 Rca Corp Method for making a semiconductor device
US3343049A (en) * 1964-06-18 1967-09-19 Ibm Semiconductor devices and passivation thereof
USB381501I5 (de) * 1964-07-09

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2827569A1 (de) * 1978-06-23 1980-01-17 Bosch Gmbh Robert Monolithisch integriertes referenzelement
DE3330864A1 (de) * 1983-08-26 1985-03-14 Siemens AG, 1000 Berlin und 8000 München Vorrichtung zum aufbringen von siliziumoxidschichten auf halbleitersubstrate unter anwendung einer cvd-beschichtungstechnik
DE3330865A1 (de) * 1983-08-26 1985-03-14 Siemens AG, 1000 Berlin und 8000 München Vorrichtung zum aufbringen von siliziumoxidschichten auf halbleitersubstraten unter anwendung einer cvd-beschichtungstechnik

Also Published As

Publication number Publication date
FR1507098A (fr) 1967-12-22
DE1564963A1 (de) 1970-10-01
GB1165575A (en) 1969-10-01
US3571914A (en) 1971-03-23
DE1564963C3 (de) 1974-05-02

Similar Documents

Publication Publication Date Title
DE1564963C3 (de) Verfahren zum Herstellen eines stabilisierten Halbleiterbauelements
DE1614540C3 (de) Halbleiteranordnung sowie Verfahren zu ihrer Herstellung
DE1086512B (de) Verfahren zum Herstellen eines gleichrichtenden UEberganges in einem Siliziumkoerper
DE3317535A1 (de) Duennfilmtransistor
DE102007026365A1 (de) Halbleitervorrichtungen und Verfahren zur Herstellung derselben
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2023936C3 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE2911484C2 (de) Metall-Isolator-Halbleiterbauelement
DE1148024B (de) Diffusionsverfahren zum Dotieren eines Silizium-Halbleiterkoerpers fuer Halbleiterbauelemente
DE3925070A1 (de) Verfahren zum erhalt einer sauberen siliziumoberflaeche
DE4130555A1 (de) Halbleitervorrichtung mit hoher durchbruchsspannung und geringem widerstand, sowie herstellungsverfahren
DE1514359B1 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2231891A1 (de) Verfahren zum herstelllen amorpher halbleiterschichten
DE3125136A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE1521503A1 (de) Halbleiteranordnung mit Siliciumnitridschichten und Herstellungsverfahren hierfuer
DE2422970C3 (de) Verfahren zum chemischen Niederschlagen von Silicium-Dioxyd-Filmen aus der Dampfphase
DE2230749C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE69017803T2 (de) Verfahren zur Herstellung einer Halbleiterspeicheranordnung.
DE1921373A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer solchen
DE1589866A1 (de) Halbleiterbauelement mit einem Schutzueberzug und Verfahren zu seiner Herstellung
DE2742385A1 (de) Verbundbauelement mit einer epitaxial aufgewachsenen silizium-insel
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2013625A1 (de) Verfahren zur Vorablagerung von Fremdstoffen auf eine Halbleiteroberfläche
DE2018027A1 (de) Verfahren zum Einbringen extrem feiner öffnungen
DE2801680A1 (de) Verfahren zur herstellung einer halbleitereinrichtung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee