DE1514875A1 - Halbleiteranordnung - Google Patents
HalbleiteranordnungInfo
- Publication number
- DE1514875A1 DE1514875A1 DE19651514875 DE1514875A DE1514875A1 DE 1514875 A1 DE1514875 A1 DE 1514875A1 DE 19651514875 DE19651514875 DE 19651514875 DE 1514875 A DE1514875 A DE 1514875A DE 1514875 A1 DE1514875 A1 DE 1514875A1
- Authority
- DE
- Germany
- Prior art keywords
- emitter
- zone
- area
- conductivity
- emitter zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000009792 diffusion process Methods 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 3
- 101100495769 Caenorhabditis elegans che-1 gene Proteins 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
- 238000011144 upstream manufacturing Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 description 2
- 230000006735 deficit Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Description
- 1111albleiteranordnung11 Hochfrequenztransis'toren haben bekanntlich sehr kleine Kontaktflächen, die sich nur sehr schwer kontaktieren lassen. Dies gilt besonders für die Kontaktierung der Emitt erzone. Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiteranordnung aufzuzeigen, deren Emitterkontaktierungsfläche ohne wesentliche Beeinträchtigung der Hochfrequenzeigenschaften des Halbleitersystems relativ groß ist. Zur Lösung der gestellten Aufgabe wird erfindungsgemäß vorgeschlagen, daß ein Bereich der Emitterzone eine kleinere Leitfähigkeit aufweist als die übrige Emitterzone und daß sich dieser Bereich vom parallel zur emitterseitigen Halbleiteroberfläche verlaufenden Emitter-Basispn-Übergang bis zu der die Emitterzone bedeckenden'Emitterelektrode-erstreckt.
- Der wesentliche Vorteil der Erfindung besteht darin, daß die EmiLt erkontaktierungsfläche bei einer solchen Anordnung grÖßer als die elektrisch wirksame Emitterfläche ist. Die Einitterzone wird beispielsweise so ausgebildet, daß der Bereich mit der kleineren Leitfähigkeit in der Mitte der Emitterzone liegt, während der übrige Teil der Emitterzone seitlichan die Basiszone grenzt. In diesem-,Falle emittiert die Emitterzone im wesentlichen nur am Rande. Die durch die Erfindung angestrebte Wirkung kann bei die- ser Anordnung noch verstärkt werden, wenn der unter der schwach dotierten Emitterzone liegende Bereich der Basiszone erfindungsgemäß eine größere Leitfähigkeit aufweist als die übrige Basiszone.
- Die Erfindung wird im folgenden an einem Ausführungsbeispiel näher erläutert.
- Die Figur 1 zeigt einen Planartransistor mit einem Halbleiterkörper 1 vom Leitungstyp der'Kollektorzonei der im folgenden als Kollektorkörper bezeichnet wird. Nach der Herstellung eines Diffusionsfensters 2 in der auf dem Kollektorkörper befindlichen Oxydschicht 3 wird die Basiszone 4 durch dieses Diffusionsfenster in den Kollektorkörper eindiffundiert. Nach der Basisdiffusion wird der Kollektorkörper auf der Emitterseite nach der Figur 2 erneut oxydiert und in die dabei entstehende Oxydschicht 5 ein Diffusionsfenster 6 eingebracht, welches zur Eindiffusion desjenigen Bereichs der Emitterzone dient, der die kleinere Leitfähigiceit aufweist; dieser Bereich ist in der Figur 2 mit der Bezugsziffer 7 bezeichnet. Nach der Herstellung des Emitterbereichen 7 wird der übrige Teil (8) der Emitterzonet der gegenüber dem Bereich 7 die größere Leitfähigkeit aufweist, nach erneuter Oxydation durch Eindiffusion von Störstellen in das Diffusi - onsfenster 9 gemäß der- Figur 3 hergestellt. Die durch die Erfindung angestrebte Wirkung kann noc-h erhöht werden, wann der in-der Figur 3 zwischen den gestrichelten Linien lo liegende Bereich 11 der Basiszone eine größere Leitfähigkeit aufweist als die übrige Dasiazone.
- Der fertige Planartraiisistor ist in der Figur 4 dargestellt. Der Vorteil der Erfindung besteht darin, daß im wesentlichen nur der äußere Teil 12 des parallel zur emitterseitigen Halbleiteroberfläche verlaufenden Teils des Emitter-Basis-pn-Überganges 13 emittiert, während die die gesamte EmitterZone bedeckende Emitterelektrode 14 eine wesentlich gz-ö»ere Fläche aufweist als die emittierende Fläche 12. Dies hat den Vorteil, daß man -trotz kleiner emittierenden Fläche (12) eine relativ große Kontaktierungsfläche (14) ei-hält. Die Basiszone 4 ist durch die Elektroden 15 kontaktiert. Die EmittEmone mit unterschiedlicher Dotierung kann beispielsweise auch dädurch hergestellt werden, daß ebenfalls mit Hilfe einer Oxydmaskierung in denjenigen Bereich" der für die gesamte Emitterzone vorgesehen ist, Störstellen eindiffundiert werden, die im Halbleiterkörper den Leitungstyp der mitterzone erzeugen. Diese Diffusion wird derart durchgeführt, daß diese eindiffundierte Zone die Leitfähligkeit.der mittleren Zone 7 hat. Der übrige Teil 8 der Emitterzone mit höherer Leitfäügkeit wird anschließend nach erneuter Oxydation und nach erneuter Herstellung eines Diffusionsfensters ebenfalls-durch Diffusion hergestellt.
Claims (2)
- P a t e n t a n s p r ü c h e 1) Halbleiteranordnung, insbesondere Transistorl dadurch gekennzeichnet, daß ein Bereich der Emiterzone eine kleinere Leitfähigkeit aufweist als die übrige Emitterzone und daß sich dieser Bereich vom parallel zur emitterseitigen Halbleiteroberfläche verlaufenden Emitter-Basis-pn-Übergang bis zu der die Emitterzone bedeckenden Emitterelektrode erstreckt.
- 2) Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Bereich mit der kleineren Leitfähigkeit in, der Mitte der Emitterzone-liegt. 3) Halbleiteranordnung nach Anspruch 2, dadurch gekennzeichnet, daß derjenige Bereich der Basiszone, der dem Bereich der Emittärzone mit der kleineren Leitfähigkeit vorgelagert ist, eine größere Leitfähigkeit aufweist als die übrige Basiszone. 4) Verfahren zur Herstellung eines Planartransistcm nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zur Herstellung der Emitterzone nach der Basisdiffusion durch ein Diffusionsfenster in einer auf dem Halbleiterkörper vorhandenen Oxydschicht ein mittlerer Bereich mit kleinerer Leitfähigkeit und anschließend nach erneuter Oxydation durch ein anderes Diffusionsfenster der noch fehlende Teil der Emitterzone mit größerer Leitfähigkeit durch Diffusion hergestellt werden, und daß der gesamte Oberflächenbereich der Emitterzone kontaktiert wird. 5) Verfahren zur HerMellung eines Planartranaistors nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß zur Herstellung der Emitterzone nach der Basisdiffusion durch ein DiTusionsfenster in einer auf dem HalbleiterkÖrper vorhandenen Oxydschicht in den gesaten Bereich der Emitterzone Störstellen eindiffundiert werden, die im Halbleiterkörper eine Zone vom Leitungstyp der Emitterzone mit der Leitfähigkeit des Bereiches mit der kleineren Leitfähigkeit erzeugen, und daß der übrige Teil der Emitterzone mit der größeren Leitfähigkeit durch Diffusion von Störstellen in den dafür vorgesehemBereich der Emitterzone nach erneuter Oxydation unter Verwendung eines neuen Diffusionsfensters hergestellt wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DET0029433 | 1965-09-18 | ||
DET0029433 | 1965-09-18 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1514875A1 true DE1514875A1 (de) | 1969-11-06 |
DE1514875B2 DE1514875B2 (de) | 1976-03-18 |
DE1514875C3 DE1514875C3 (de) | 1976-11-04 |
Family
ID=
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2417854A1 (fr) * | 1978-02-21 | 1979-09-14 | Radiotechnique Compelec | Transistor comportant une zone resistive integree dans sa region d'emetteur |
FR2438341A1 (fr) * | 1978-07-20 | 1980-04-30 | Gen Electric | Transistor de commutation perfectionne |
FR2570879A1 (fr) * | 1984-09-21 | 1986-03-28 | Thomson Csf | Transistor bipolaire de puissance utilisable en commutation |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2417854A1 (fr) * | 1978-02-21 | 1979-09-14 | Radiotechnique Compelec | Transistor comportant une zone resistive integree dans sa region d'emetteur |
US4258380A (en) * | 1978-02-21 | 1981-03-24 | U.S. Philips Corporation | Bipolar transistor having an integrated resistive emitter zone |
FR2438341A1 (fr) * | 1978-07-20 | 1980-04-30 | Gen Electric | Transistor de commutation perfectionne |
FR2570879A1 (fr) * | 1984-09-21 | 1986-03-28 | Thomson Csf | Transistor bipolaire de puissance utilisable en commutation |
Also Published As
Publication number | Publication date |
---|---|
DE1514875B2 (de) | 1976-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1614283C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE2311915A1 (de) | Verfahren zur herstellung von integrierten mos-scha'tkreisen | |
DE2357376C3 (de) | Mesa-Thyristor und Verfahren zu seiner Herstellung | |
DE1439737B2 (de) | Verfahren zum Herstellen einer Halblei teranordnung | |
DE3039009C2 (de) | Sperrschicht-Feldeffekttransistor | |
DE1764398B1 (de) | Sperrschichtkondensator | |
DE1644028A1 (de) | Verfahren zum Eindiffundieren von Stoerstellen in einen begrenzten Bereich eines Halbleiterkoerpers | |
DE1614827C2 (de) | Verfahren zum Herstellen eines Transistors | |
DE1514875A1 (de) | Halbleiteranordnung | |
DE1514875C3 (de) | Transistor und Verfahren zu seiner Herstellung | |
DE2507038B2 (de) | Inverser Planartransistor und Verfahren zu seiner Herstellung | |
DE1439618C3 (de) | Verfahren zum Herstellen einer Halbleiterdiode oder eines Transistors | |
DE2405067C2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE1589696C3 (de) | Halbleiterbauelement, insbesondere Flächentransistor | |
DE1514939C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE1764398C (de) | Sperrschichtkondensator | |
DE1544327C3 (de) | ||
DE3443407A1 (de) | Halbleiterbauteil | |
DE1514912C3 (de) | Verfahren zum Herstellen eines Transistors | |
DE1614877C3 (de) | ||
DE2855768C3 (de) | Monolithisch integrierte Schaltung | |
DE1514853C3 (de) | Hochfrequenztransistor und Verfahren zu seiner Herstellung | |
DE2851186A1 (de) | Transistor vom mesatyp und verfahren zur herstellung dieses transistors | |
DE1639581B1 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE2006764A1 (de) | Transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
EHJ | Ceased/non-payment of the annual fee |