DE1499642A1 - Vorrichtung zur Speicherung von Nachrichten - Google Patents
Vorrichtung zur Speicherung von NachrichtenInfo
- Publication number
- DE1499642A1 DE1499642A1 DE19661499642 DE1499642A DE1499642A1 DE 1499642 A1 DE1499642 A1 DE 1499642A1 DE 19661499642 DE19661499642 DE 19661499642 DE 1499642 A DE1499642 A DE 1499642A DE 1499642 A1 DE1499642 A1 DE 1499642A1
- Authority
- DE
- Germany
- Prior art keywords
- input
- address
- pulse
- delay line
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/159—Applications of delay lines not covered by the preceding subgroups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C21/00—Digital stores in which the information circulates continuously
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Dram (AREA)
- Communication Control (AREA)
Description
λ A -no«« 1409642
4. April 1966
FERKANTI Ltd.
Hollinwood~Lancashir e /England
Hollinwood~Lancashir e /England
Patentanmeldung: Deutschland
Kennwort; "informationsspeicher"
A 10 438- Bi
Kennwort; "informationsspeicher"
A 10 438- Bi
Vorrichtung zur Speicherung von Nachrichten
~$
Die Erfindung bezieht sich auf Vorrichtungen zur Speicherung von
Nachrichten und betrifft insbesondere Vorrichtungen dieser Art, bei denen
Verzögerungsleitungen verwendet werden.
Die Speicherung von Nachrichten in Form von Impulsen auf einer
Verzögerungsleitung ist bekannt. Bei Verwendung einer elektromagnetischen
Verzögerungsleitung mit gegebenem Querschnitt ist die Ansfegzeit der die
Leitung durchlaufenden Impulse zum Quadrat der Länge der Verzögerungsleitung
umgekehrt proportional, wenn angenommen wird, daß die Dämpfung lediglich auf den Sküi-Widerstand zurückzuführen ist. Es muß daher angestrebt werden, zur Speicherung der erforderlichen Anzahl Nachrichteneinheiten (Bits) eine möglichst kurze Verzögerungsleitung zu verwenden. Öie
zur Speicherung einer gegebenen Anzahl Bits erforderliche Leitungslänge
richtet sich nach der Impulsfolge- oder Zeitgeberfrequenz der Speicherim^
pulse, da der Abstand zwischen nebeneinanderliegenden Impulslagen oder
je, Adressen auf der Verzögerungsleitung um so kürzer ist, /höher die Zeit-
geberfrequenz ist.
Es ist die Aufgabe der vorliegenden Erfindung, eine Vorrichtung zur
Speicherung von Nachrichten unter Verwendung von Verzögerungsleitungen
zu schaffen, auf denen Nachrichten in Form von Impulsen mit hoher Zeitgeberfrequenz
gespeichert werden können.
209809/0299
A IQ 438 1/, QQR/·)
Die erfindungsgemäße Vorrichtung zur Speicherung von Nachrichten besteht aus einer Anzahl von zur Speicherung dienenden Verzögerungsleitungen
gleicher Länge, die jeweils eine Kapazität zur Speicherung von η Bits
an η Adressen auf der Verzögerungsleitung bei einer Zeitgeberfrequenz von f Hertz aufweisen, aus Mitteln zur Regenerierung von auf den Verzögerungsleitungen gespeicherten Nachrichten, aus Mitteln zur Sperrung des Betriebs
der Re gene rie rungs mittel, aus Eingabemitteln zur Steuerung des parallelen
Einsehreibens von Nachrichten in die einzelnen Verzögerungsleitungen, aus Ausgabemitteln zur Steuerung des parallelen Abrufens der Nachrichten aus
den einzelnen Verzögerungsleitungen und aus Adressensteuermitteln zur Steuerung der Eingabemittel zu den Zeitpunkten, an denen irgendeine aus den
η Adressen ausgewählte Adresse an den Eingabemitteln erscheint, und zur
Steuerung der Ausgabemittel zu den Zeitpunkten, an denen irgendeine aus
den η Adressen ausgewählte Adresse an den Ausgabemitteln erscheint.
Die Adressensteuermittel können .auch den Betrieb der Sperrmittel
steuern, um den Adresseninhalt vor dem Einschreiben einer Nachricht in
diese Adresse zu löschen.
Weitere Einzelheiten über die Erfindung ergeben sich aus der nun
folgenden Beschreibung eines Ausführungsbeispiels in Verbindung mit den Zeichnungen.
Im einzelnen zeigen:
Fig. 1 ein Schaltschema der erfindungsgemäßen Vorrichtung zur Speicherung
von Nachrichten unter Verwendung von Verzögerungsleitungen;
Fig. 2 eine Darstellung der Anschlüsse für eine der in Fig, I dargestellten
Verzögerungsleitungen;
Fig. 3 ein Wellenform-Schema zur Erläuterung der Funktionder in Fig. 1
dargestellten Speichervorrichtung, und
Figfif. 4 und 5 Darstellungen anderer Ausführungsformen der in Fig, j dargestellten
Adressensteuermittel. 2Q98Ö9/0299 -3-
A 10 438 *
Wie aus den Zeichnungen ersichtlich ist, weist die Nachrichtenspeichervorrichtung
zwölf zur Speicherung dienende Verzögerungsleitungen auf, von denen aber nur drei, nämlich SDLl, SDL2 und SDL12 dargestellt sind.
Die Verzögerungsleitungen SDL 1... SDLl2 sind als gedruckte Bandleitungen
ausgebildet und haben jeweils eine Länge von 32 Nanosekunden, was eine Arbeitslänge
von 64 Nanosekunden ergibt, d.h. die Zeit, die ein an einem Ende
zu / der Leitung eingeschriebener Impuls braucht, um die Leitung/durchlaufen
und zum Eingabeende zurückzukehren. An den Enden der Verzögerungsleitungen SDL 1 ... SDLl2 sind Tunneldioden TDl ... TD24 zur Regeneration
der Impulse auf den Verzögerungsleitungen vorgesehen und mit dem Ausgang eines 250-MHz-Impulstaktgebers (Impulszeitgeber) 10 verbunden. Zwölf Und-
■ ■ ι
Schaltungen 11, 12 ... 22 mit zwei Eingängen, von denen der eine an eine ™
Nachrichtenquelle angeschlossen ist, sind mit ihren Ausgängen an den Eingangsenden
der Verzögerungsleitungen SDL I4.. SDLl 2 an die Tunneldioden
TDl ... TD12 angeschlossen, und die Tunneldioden TD13 ..... TD24 an den
Ausgangsenden der Verzögerungsleitungen SDLl ... SDL12 sind jeweils mit einem Eingang von zwölf je zwei Eingänge aufweisenden Und-Schaltungen 23,
24 ... 34 verbunden, deren Ausgänge mit einem Serienparallelwandler 35
verbunden sind. Die Und-Schaltungen 11 ... 22 sind jeweils mit ihrem zweiten
Eingang mit dem Schreibsteuerausgang einer als Ganzes mit 36 bezeichneten
Adressensteuereinrichtung parallel verbunden, und die Und-Schaltungen 23
34 sind in ähnlicher Weiseneweils mit ihrem zweiten Eingang parallel mit dem
Lesesteueraus gang der Adressensteuereinrichtung 36 verbunden, die außer- "
dem einen Sperrausgang aufweist, der an den Ausgangsenden der Verzögerungsleitungen SDL 1 ... SDL12 mit den zwölf Tunneldioden TD13 ... TD24 verbundenjst.
Fig. 2 zeigt die Anschlüsse der Verzögerungsleitung SDLl im einzelnen.
An die Enden der Verzögerungsleitung sind die Tunneldioden TDl und TD13
angeschlossen, die mit ihrem Minuspol geerdet sind. Der Pluspol der Tunneldiode
TDl ist über einen Widerstand Rl und einen Kondensator Cl an den Impulstaktgeber
und über einen Widerstand R2 an den Ausgang der Und-Schaltung
11 angeschlossen. Der Pluspol der Tunneldiode TD13 ist über einen Widerstand
R3 und den Kondensator Cl an den Impulstaktgeber, über einen Widerstand
R4 an den Sperrausgang der Ädressensteuereinrichtung 36 (Fig. 1} und
209809/0299 ~4~
A 10 438 1/ QQC/0
über einen Widerstand R5 an den einen Eingang der Und-Schaltung 23 angeschlossen, Die die Widerstände Rl und R3 miteinander verbindende Leitung
ist über eine Drossel Ll an eine Gleichstromvorspannungsquelle angeschlossen,
die während des Betriebs den mittleren Pegel der Taktimpulse (Zeitgeberimpulse) verschiebt und dadurch eine Vorspannung auf die Tunneldioden TDl
und TD13 gibt. Die Vorspannung an der Tunneldiode TDl bewirkt, daß bei
Eintreffen eines Impulses auf der Verzögerungsleitung SDLl zusammen mit einem Zeitgeberimpuls die Tunneldiode TDl für die Dauer des Zeitgeberimpulses leitend wird und einen regenerierten Impuls über die Verzögerungsleitung
überträgt. Das Eintreffen einer Ausgangsinformation von der Und-
|| Schaltung 11 zusammen mit einem Zeitgeberimpuls bewirkt, daß die. Tunneldiode
TDl ebenfalls für die Dauer des Zeitgeberimpulses leitend wird und einen Impuls über die Verzögerungsleitung SDL 1 überträgt. In ähnlicher Weise
wird-durch die Vorspannung an der Tunneldiode TDl3 diese bei Eintreffen
. eines Impulses auf der Verzögerungsleitung SDLl zusammen mit einem Zeitgeberimpuls
für die Dauer des Zeitgeberimpulses leitend, überträgt einen regenerierten Impuls über die Verzögerungsleitung und legt gleichzeitig einen
Impuls an den einen Eingang der zwei Eingänge aufweisenden Und-Schaltung
Durch das Anlegen eines Sperrimpulses über den Widerstand R4 wird die Tunneldiode TD13 nichtleitend, so daß ein Impuls auf der Verzögerungsleitung
SDLl nicht regeneriert und damit zuverlässig gelöscht wird. Die Einzelan-Schlüsse
der übrigen Verzögerungsleitungen SDL2 ... SDL12 sind die gleichen
wie bei der vorstehend beschriebenen Verzögerungsleitung SDLl.
Da jede der Verzögerungsleitungen SDLl ... SDLl2, wie bereits erwähnt,
eine Nutzlänge von €4 Nanosekunden hat und die Zeitgeberimpulse eine
Folgefrequenz von 250 MHz, d.h. eine Umlauf zeit von vier Nanosekunden, haben,
hat jede Leitung eine Speicherkapazität von sechzehn Nachrichteneinheiten (bit),
die in Form von Impulsen mit einer Dauer von zwei Nanosekunden an sechzehn
Adressen auf der Verzögerungsleitung gespeichert werden. Unter Adresse ist eine Zeitspanne von zwei Nanosekunden innerhalb des in der Verzögerungsleitung
umlaufenden Zyklus von 64 Nanosekunden zu verstehen.
209809/0 299
4,4.1966 -5_
Die Adressensteuereinrichtung 36 weist eine Verzögerungsleitung ÄDI?1
auf, deren Länge 64 Nanosekunden. beträgt, und die an einem Ende durch einen
Widerstand RIO abgeschlossen ist, dessen Wert gleich dem Wellenwiderstand
der Verzögerungsleitung ist. Das andere Ende der Verzögerungsleitung ADL21 ist an den Ausgang eines Impulsgebers 37 angeschlossen, der durch den
Ausgang einer Teilerschaltung 38 ausgelöst wird, die die Ausgabe des Impulstaktgebers
10 durch sechzehn teilt. Die Verzögerungsleitung ADL21 hat sechzehn
in Abständen von vier Nanosekunden über die Länge der VerzÖgerungsleitung
verteilte Abgriffe, die an den ersten Eingang von sechzehn je zwei .
Eingänge aufweisenden Und-Schaltungen 41 ... 56 angeschlossen sind, von
sind / denen nur fünf dargestellt sind. Die Und-Schaltungen 41 ... 56'mit ihrem
zweiten Eingang an sechzehn Adresseneingänge Al ... A16 und mit ihrem
Ausgang an den Eingang eines Verstärkers 57 angeschlossen. Der Ausgang
des Verstärkers 57 ist an den ersten Eingang von zwei je zwei Eingänge aufweisenden
Und-Schaltungen 58und 59 angeschlossen, während der zweite
Eingang der Und-Schaltung 58 an eine "Schreio'-Signalquelle angeschlossen ist,
an die der zweite Eingang der Und-Schaltung 59 über einen Inverter 60 ange-
©n
schlossen ist. Die Und-Schaltung/58 und 59 sind mit ihrem Ausgang an die Steuereingänge einer bistabilden Kippschaltung 61 angeschlossen. Der Ausgang des Verstärkers 57 ist ebenfalls über eine Verzögerungsleitung ADL22, derei VerzÖgerungs zeit fünfzehn Nanosekunden beträgt, an den ersten Eingang von zwei je zwei Eingänge aufweisenden Und-Schaltungen 62 und 63 angeschlossen, die mit ihrem zweiten Eingang an den Einstell- bzw. Rückstellausgang der Kippschaltung 61 angeschlossen sind. Der Ausgang der Und-Schaltung 62 ist an den Eingang eines "Schreib/Sperr"-Impulsgebers 64 angeschlossen, dessen Sperrausgang, wie bereits erwähnt, an die Tunneldioden TD13 ...TD24 angeschlossen ist. Der Schreibausgang des Impulsgebers 64 ist, wie bereits erwähnt, über eine Verzögerungsleitung ADL23, deren Verzögerungszeit 32 Nanosekunden beträgt, an den zweiten Eingang der Und-Schaltungen 11.-..·, 22 angeschlossen. Der Ausgang der Und-Schaltung 63 ist an einen "Lese11-Impulsgeber 65 angeschlossen, dessen Leseaus gang, wie bereits erwähnt, ah den zweiten Eingang der Und-Schaltungen 23,,. 34 angeschlossen ist.
schlossen ist. Die Und-Schaltung/58 und 59 sind mit ihrem Ausgang an die Steuereingänge einer bistabilden Kippschaltung 61 angeschlossen. Der Ausgang des Verstärkers 57 ist ebenfalls über eine Verzögerungsleitung ADL22, derei VerzÖgerungs zeit fünfzehn Nanosekunden beträgt, an den ersten Eingang von zwei je zwei Eingänge aufweisenden Und-Schaltungen 62 und 63 angeschlossen, die mit ihrem zweiten Eingang an den Einstell- bzw. Rückstellausgang der Kippschaltung 61 angeschlossen sind. Der Ausgang der Und-Schaltung 62 ist an den Eingang eines "Schreib/Sperr"-Impulsgebers 64 angeschlossen, dessen Sperrausgang, wie bereits erwähnt, an die Tunneldioden TD13 ...TD24 angeschlossen ist. Der Schreibausgang des Impulsgebers 64 ist, wie bereits erwähnt, über eine Verzögerungsleitung ADL23, deren Verzögerungszeit 32 Nanosekunden beträgt, an den zweiten Eingang der Und-Schaltungen 11.-..·, 22 angeschlossen. Der Ausgang der Und-Schaltung 63 ist an einen "Lese11-Impulsgeber 65 angeschlossen, dessen Leseaus gang, wie bereits erwähnt, ah den zweiten Eingang der Und-Schaltungen 23,,. 34 angeschlossen ist.
209809/0299
A 10 438
4.4.1966 -6- - K99642
Während des Betriebs befindet sieh die Kippschaltung 61 normalerweise
in der Rückstellage, Die Teilerschaltung 38 liefert alle 64 Nanosekunden
einen Ausgangsimpuls an den Impulsgeber 37, der seinerseits einen Impuls
von zwei Nanosekunden Dauer andfe Verzögerungsleitung ADL21 weitergibt,
wie bei A inp Fig»3 der Zeichnungen dargestellt ist. Jeder Impuls durchläuft
die Verzögerungsleitung und wird in dem Wellenwiderstand RIO vernichtet,
so daß jeder Abgriff alle 64 Nanosekunden einen Impuls erhält, wobei die
Impulse am zweiten Abgriff vier Nanosekunden später als die Impulse am
ersten Abgriff ankommen, und so fort bis zu den Impulsen am sechzehnten
Abgriff; die Impulse am ersten, zweiten, fünfzehnten und sechzehnten Abgriff
sind bei B, C, D bzw. E dargestellt. Vier Nanosekunden nachdem ein Impuls
^ am sechzehnten Abgriff angekommen ist, trifft der nächste Impuls am ersten
Abgriff ein.
Um ein aus zwölf Bits bestehendes Wort in die Nachrichtenspeichervorrichtung
einzuschreiben, wird ein Adressenimpuls, der in Fig. 3 bei F dargestellt ist, zu irgendeinem verlangten Zeitpunkt an den verlangten Adresseneingang
beispielsweise A2, angelegt, und danach wird ein Schreibimpuls, der
in Fig. 3 mit G bezeichnet ist und eine Dauer von mehr als 64 Nanosekunden
hat, an den Schreib eingang angelegt. Einige Zeit, nachdem der Adressenimpuls
an den Adresseneingang A2 angelegt würde, trifft am zweiten Abgriff
der Verzögerungsleitung ADL21 ein Impuls ein, der die Und -Schaltung 42
öffnet, wodurch dem Verstärker 57 ein Impuls zugeführt wird. Wenn am
Schreibeingang kein Schreibimpuls vorhanden ist, so bleibt die Kippschaltung
im Rückstellzustand und es erfolgt ein nichtlösehender Lesevorgang, wie
nachstehend beschrieben werden wird. Wenn der Schreibimpuls am Schreibeingang
vorhanden ist, werden die Und-Schaltungen 58 und 59 durch die vom
Verstärker 57 kommende Ausgabe geöffnet, und die Kippschaltung 61 geht in
ihren in Fig. 3 mit Bbezeichneten Einstellzustand über, wodurch die Und Schaltung
62 eine Eingabe erhält, Die zweite Eingabe für die Und-Schaltung wird durch die Verzögerungsleitung ADL 22 um 15 Nanosekunden verzögert.
Diese Verzögerung ist erforderlieh, um der Kippschaltung 6t Zeit zu geben,
in die Einstellage überzuwechseln. Die Ausgabe der Und-Schaltung 62 wird
dem "Schreib/Sperr"-Impulsgeber 64 zugeführt. Dadurch erhalten die
209809/0299 "- * -
A 10 43β
Tunneldioden TDl3 ... TD24 einen in Fig. 3 mit K bezeichneten Sperrimpuls
und gleichzeitig einen in Fig. 3 mit J bezeichneten Zeitgeberimpuls, und diese
beiden Impulse treffen zum gleichen Zeitpunkt ein, in dem die Adresse A2 der
Verzögerungsleitungen SDLl .... SDL 12 an diesen Tunneldioden vorhanden ist.
•Dadurch wird^erhindert, daß die Tunneldioden TD 2 ... TD24 irgendwelche an
dieser Adresse der Verzögerungsleitungen SDLl ... SDL12 vorhandenen Impulse
regenerieren können, und 32 Nanosekunden später erscheint die gelöschte Adresse an den Tunneldioden TDl ... TD12. Zur gleichen Zeit, während
der die gelöschte Adresse an den Tunneldioden TDl ... TD12 vorhanden ist, wird die um 32 Nanosekunden verzögerte, in Fig. 3 mit L bezeichnete Schreib-Steuerimpulsausgabe
des "Schreib/Sperr"-Impulsgebers 64 den Und-Schaltungen
11 ... 22 zugeführt. Die zwölf Binäreinheitendes zu speichernden
Wortes werden den Und-Schaltungen 11 ... 22 parallel zugeführt, wobei die
binären Nullen durch Eingabe Null und die binären Einer durch positiv ver-
Sflauf ende Impulse M, Fig. 3, wiedergeben werden, die zum gleichen Zeitpunkt
wie die Sehr exbim puls eingabe beginnen und mindestens 32 Nanosekunden
langer dauern als der Schreibimpuls, um zu gewährleisten, daß. an den Und-Schaltungen
bereits Nachrichten vorhanden sind, wenn ein Schreib-Steuerimpuls nach der Verzögerung durch die Verzögerungsleitung ADL23 eintrifft.
Durch den Schreib-Steuerimpuls werden die Und-Schaltungen 11 ... 22, an
und/
denen eine binäre Eins vorhanden ist, geöffnet,/ durch die dadurch hervorgerufenen
Ausgaben werden zusammen mit einem Zeitgeberimpuls die entsprechenden
Tunneldioden TDl ... TH12 betätigt, die das Wort in die zwölf
Verzögerungsleitungen SDLl ... SDL12 an der Adresse A2 geben, wobei die Funktion der Tunneldiode TDl in Fig. 3 bei N dargestellt ist. Wenn das
Schreibsignal vor dem Eintreffen des nächsten Impulses am zweiten Abgriff der Verzögerungsleitung ADL21 entfernt wird, so wird die bistabile Kippstufe
61 in den Rückstellzustand umgestellt, so daß der Adressenimpuls dann
entfernt werden kann, während die Nachricht an der Adresse A2 weiter in
den Verzögerungsleitungen SDLl ... SDL12umläuft. Wenn der Schreibimpuls
und der Adressenimpuls jedoch nicht vor dem Eintreffen des nächsten Impulses
am zweiten Abgriff der Verzögerungsleitung ADL 21 entfernt werden, so
treffen 64 Nanosekunden nach den vorhergehenden Ausgaben weitere Sperr- und Schreib steueraus gab en ein. Die Tunneldioden TDl 3 ... TD 2 4 können
209809/0299 _ 8 _
A 10 438
4.4.1966 ■ - - 8 -
daher nicht in Tätigkeit treten, und das in die Adresse Ä2 geschriebene
Wort wird sicher gelöscht und dann neu geschrieben, wenn die Adresse A2 wieder an den Tunneldioden TDl ... TD12 ankommt. Die Dauer dös Schreibsignals
und des Adressensignals ist daher nicht kritisch, vorausgesetzt, daß der Schreibimpuls eine längere Dauer als 64 Nanosekunden und der Adressenimpuls
eine längere Dauer als der Schreibimpuls ,hat , so daß sichergestellt
wird, daß an dem verlangten Abgriff der Verzögerungsleitung ADL21 während der Zuführung des Adressensignals und des Schreibsignals ein
Impuls empfangen wird.
Um ein in die Speichervorrichtung geschriebenes Wort zu lesen, ist
es lediglich erforderlich, dem verlangten Adresseneingang einen Adressenimpuls
zuzuführen und dann den Serien-Parallelwandler 35 zurückzustellen, wobei der Adressenimpuls eine Dauer von mehr als 64 Nanosekunden aufweist,
nachdem der Serien-Parallelwandler 35 gelöscht worden ist. Wenn am Schreibeingang
kein Impuls vorhanden ist, so befindet sich die Kippstufe 61 in ihrem
Rückstellzustand, und dem einen Eingang der Uhd-Schaltung 63 wird ein Signal
zugeführt. Daher wird nach der Zuführung des Adressenimpulses an den
Adresseneingang A2 durch das Eintreffen eines Impulses am zweiten Abgriff
der Verzögerungsleitung ADL21 die Und-Scha]jung 42 geöffnet und dem Verstärker
57 ein Impuls von zwei Nanosekunden Dauer zugeführt. Durch die Ausgabe des Verstärkers 57 wird nach einer Verzögerung von 15 Nanosekunden
durch die Verzögerungsleitung ADL 22, die Und-Schaltung 63 geöffnet, daeeen
Ausgabe den Leseimpuls geber 65 auslöst. Infolgedessen wird gleichzeitig mit dem Eintreffen der Adresse A2 an den Tunneldioden TD13 .. . TD24 den Und-Schaltungen
23... 34 ein Lese-Steuerimpuls zugeführt, der in Fig. 3 mit P bezeichnet ist. Diejenigen der Tunneldioden TD13 ... TD24, die an die Verzögerungsleitungen
SDLl ... SDL12 angeschlossen sind, auf denen an dieser
Adresse eine binäre Eins gespeichert ist, werden betätigt und öffnen die
ihnen zugeordneten Und-Schaltungen 23 ,.. 34, welche die benötigten Eingaben,
dem Serien-Parallelwandler 35 zuführen, dessen Ausgabe je nach den Erfordernissen in Serie oder parallel gelesen werden kann. Der Auslesevorgang
hat keine löschende Wirkung und durch die Funktion der Tunneldioden TDl3.,.
TD24 werden die Impulse regeneriert und über die Verzögerungsleitungen
209609/0299 -s -
A 10438
SDLl ... SDL12 übertragen. Wenn derKdressenimpuls vor dem Eintreffen
des nächsten Impulses am zweiten Abgriff der Verzögerungsleitung ADL21
vom Adresseneingang A2 entfernt wird, so bleiben die Und-Schaltungen
23 ... 34 beim nächsten Eintreffen der Adresse A2 an den Tunneldioden
TD13 ... TD24 geschlossen. Wenn der Adressenimpuls jedoch nicht vor
dem Eintreffen des nächsten Impulses am zweiten Abgriff der Verzögerungsleitung ADL21 entfernt wird, so wird die Und-Schaltung42 geöffnet, wodurch
64 Nanosekunden nach der vorherigen Ausgabe eine weitere Ausgabe, vom
"Lese"-Impulsgeber65 hervorgerufen mrd. Dies geschieht zum gleichen
Zeitpunkt, an dem die Adresse A2 auf den Verzögerungsleitungen SDLl
SDL12 an den Tunneldioden TD13... TD24 erscheint, und daher wird die
gleiche Nachricht auch den Eingängen des Serien-Parallelwandlers 35 zugeführt.
Die Länge des Adressenimpulses zum Abrufen vom Speicher ist daher auch nicht kritisch, vorausgesetzt, daß er eine Dauer von mehr als
64 Nanosekunden aufweist, nachdem der Serien-Parallelwandler 35 gelöscht worden ist.
Auch in die übrigen fünfzehn Adressen der Verzögerungsleitungen SDLl ... SDL12 können in gleicher Weise Nachrichten eingeschrieben und
von diesen Adressen abgerufen, werden, indem dem entsprechenden Ädresseneingang
pin Adressenimpuls zugeführt und beim Einschreiben von Nachrichten in die Speichervorrichtung dem Schreibeingang danach ein Schreibimpuls
zugeführt wird*
In der vorstehenden Beschreibung wurden lediglieh die in den Verzögerungsleitungen
auftretenden Verzögerungen besprochen. Die Verzögerungen, die in den übrigen Schaltelementen, wie z.B. in den Zwischenverbindungen
und im Verstärker 57, auftreten, wurden nicht berücksichtigt. In der Praxis müssen diese Verzögerungen jedoch ebenfalls berücksichtigt
werden, und dies kann zweckmäßig dadurch geschehen, daß der "Schreib/
Sperr"-Impulsgeber 64 und der "Lese"-Impulsgeber 65 .mit einem regelbaren
Phasenregler ausgestattet werden. Bei der Montage der Speichervorrichtung
kann die Ausgabe,der Impulsgeber 64 und 65 dann so eingeregelt werden, daß
die Steuerimpulse zur richtigen Zeit an den Und-Schaltun gen 11 ,,. 34 und
209809/0290 " 10"
A 10 £38
4.4.1966 .10- H99642
den Tunneldioden TDl"..., TD24 eintreffen.
Pig. 4 zeigt eine geänderte Ausführungsform der Adressensteuereinrichtung
36, die den Zweck hat, die Zahl der benötigten Und-Schaltungen zu
verringern. Bei dieser Ausführungsform hat die Verzögerungsleitung ADL21 nur vier Abgriffe, die in Abständen von sechzehn Nanosekunden über die
Verzögerungsleitung verteilt und jeweils mit dem ersten Ein-gang von vier
je zwei Eingänge aufweisenden Und «-Schaltungen 71, 72, 73 und 74 verbunden
sind. Die Und-Schaltungen 71 .'.. 74 sind mit ihrem zweiten Eingang an vier
Adresseneingänge Bl, B2, B3 bzw. B4 und mit ihrem Ausgang an den Eingang
einer weiteren Verzögerungsleitung ADL24 angeschlossen, die eine Länge
von sechzehn Nanosekunden hat. Die Verzögerungsleitung ADL24 wird durch
einen Widerstand RIl abgeschlossen, dessen Wert gleich dem Wellenwiderstand
der Leitung ist, und hat vier in Abständen von vier Nanosekunden über
ihre Länge verteilt angeordnete Abgriffe, die jeweils mit dem ersten Eingang
von vier je zwei Eingänge aufweisenden Und-Schaltungen 75, 76, 77 und 78
verbunden sind, die mit ihrem zweiten Eingang an vier weitere Adresseneingänge
B5, B6, B7 und B8 angeschlossen sind. MLt ihrem Ausgang sind die Und-Schaltungen 75 ... 78 an den Eingang eines Verstärkers 57 angeschlossen,
und im übrigen ist die Schaltung wie in Fig. 1 gezeigt.
Die Wahl einer Adresse während des Betriebs erfolgt dadurch, daß
einem der Adresseneingänge Bl ... B4 und einem der Adresseneingänge B5 ... B8 ein Adressenimpuls zugeführt wird. Wenn beispielsweise die vierte
Adresse gewählt wird, so wird den Adresseneingängen Bl und B8 ein Adressenimpuls
zugeführt. Wenn am ersten Abgriff der Verzögerungsleitung ADL21 ein
Impuls eintrifft, wird die Und-Schaltung 71 geöffnet, und der erzeugte Ausgangsimpuls
wird auf die Verzögerungsleitung ADL24 übertragen. Wenn dieser
Impuls den vierten Abgriff erreicht, wird die Und-Schaltung 78 geöffnet und
dem Verstärker 57 eine Eingabe zugeführt. Um die fünfte Adresse zu wählen,
wird den Adresseneingängen B5 und B2 ein Adressenimpuls zugeführt. Der
am zweiten Abgriff der Verzögerungsleitung ADL21 empfangene Impuls
trifft 16 Nanosekunden später ein als ein. am ersten Abgriff aufgenommener
Impuls und hat daher auch diese Verzögerung, wenn er die Ühd*-Schaltung 72
2008 09/0
- 11 -
A 10 438
durchläuft unj am Eingang der Verzögerungsleitung ADL24 eintrifft. Der
Impuls trifft daher am ersten Abgriff der Verzögerungsleitung ADL24 in dem
64 Nanosekunden umfassenden Zyklus vier Nanosekunden später ein als ein Impuls, der über die Und-Schaltung 71 am vierten Abgriff eingeht. Auf diese
Weise können unter Verwendung von nur acht Und-Schaltungen alle sechzehn
Adressen erhalten werden, wofür gemäß der Ausführungsform nach Fig. 1
sechzehn Und-Schaltungen erforderlich sind. Dies ist besonders dann von
großer Wichtigkeit, wenn eine größere Anzahl Wörter gespeichert werden soll. Bei Verwendung von nur sechzehn Und-Schaltungen könnten beispielsweise
64 Adressen erhalten werden.
Fig. 5 zeigt eine weitere Variante der Adressensteuereinrichtung 36,
die eine Verringerung der Länge der Verzögerungsleitung ADL21 gestattet.
Bei dieser Ausführungsform erzeugt der Impulsgeber 37 32 Nanosekunden
nach jedem positiv verlaufenden Impuls einen negativ verlaufenden Impuls.
Der Ausgang des Impulsgebers 3 7 ist mit dem ersten Eingang von zwei je
zwei Eingänge aufweisenden Und «Schaltun gen 81 und 82 verbunden, die mit,
ihrem zweiten Eingang an die Adresseneingänge Dl und D2 angeschlossen
sind. Wenn in die Und-Schaltung 81 eine Adresse und ein positiv verlaufender
Impuls gegeben werden, so gibt sie einen positiv verlaufenden Impuls ab,
und wenn in die Und-Schaltung 82 eine Adresse und ein negativ verlaufender
Impuls gegeben werden, so liefert sie ebenfalls einen positiv verlaufenden Impuls. Die Ausgänge der Und-Schaltungen 81 und 82 sind mit dem Eingang
einer Verzögerungsleitung ADL25 verbunden, deren Länge 32 Nanosekunden
beträgt und die durch einen Widerstand Rl2 abgeschlossen ist, dessen Wert
dem Wellenwiderstandner Verzögerungsleitung gleich ist. Die Verzögerungsleitung ADL 25 hat acht Abgriffe, die in Abständen von vier Nanosekunden
über ihre Länge verteilt angeordnet sind. Diese Abgriffe sind jeweils mit dem
ersten Eingang von acht je zwei Eingänge aufweisenden Und «Schaltun gen 83
90 verbunden, von denen nur drei dargestellt sind. Die Und-Schaltungen
83 ... 90 sind mit ihrem zweiten Eingang an acht Adresseneingänge D 3 .., DlO
und mit ihrem Ausgang an den Eingang des Verstärkers 57 angeschlossen. Im übrigen ist die Schaltung wie in Fig. 1 gezeigt.
209809/0298
A 10 438
4.4.1966 - 12 -
Während des Betriebes wird irgendeine der ersten acht Adressen in
deriWeise gewählt, daß dem Adresseneingang Dl und dem entsprechenden
Adresseneingang D3.. .DlO ein Adressenimpuls zugeführt wird. Irgendeine
der zweiten acht Adressen wird dadurch gewählt, daß dem Adresseneingang
D2 und dem zugehörigen der Adresseneingänge D3 ... DlO ein Adressenimpuls zugeführt wird, und da die Ausgabe der Und-Schaltung 82 gegenüber
der Ausgabe der Und-Schaltung 81 um 32 Nanosekunden verzögert wird, wird für alle sechzehn Adressen die richtige Taktfolge erzielt. Auf diese
Weise wird die erforderliche Länge der Adressenverzögerungsleitung um
die Hälfte verkürzt, und die Adressenverzöger.ungsleitung ADL25 kann in
gleicher Weise ausgebildet sein wie die Speicherverzögerungsleitungen
SDLl ... SDL12.
Die vorstehend beschriebenen Speichervorrichtungen gestatten somit
die Speicherung von Nachrichten mit hoher Zeitgeberfrequenz und ermöglichen
trotzdem mater Verwendung von verhältnismäßig langen, eine Sicherheit
gewährleistende Dauer aufweisenden Impulsen das Einschreiben von Nachrichten
in jede verlangte Adresse und das Abrufen von Nachrichten aus jeder gewünschten Adresse. Die Zahl der in den beschriebenen Speiehervorrichtungen
gespeicherten Wörter kann dadurch verändert werden, daß die; Zeitgeberfrequenz
oder die Länge der Speicherverzögerungsleitungen und dementsprechend die Adressensteuereinrichtung verändert werden. Die Zahl der
Nachrichteneinheiten kann auch dadurch verändert werden, daß die Anzahl
der Speicherverzögerungsleitungen verändert wird.
- 13 -
209809/0299
Claims (10)
1. Vorrichtung zur Speicherung von Nachrichten, gekennzeichnet durch
eine Anzahl zur Speicherung dienender Verzögerungsleitungen (SDLl bis
SDLl2) gleicher Länge, die jeweils eine Kapazität zur Speicherung von
η Nachrichteneinheiten (Bits) an η Adressen auf der Verzögerungsleitung
bei einer Zeitgeberfrequenz von f Hertz aufweisen, durch Mittel zur Regenerierung von auf den Verzögerungsleitungen gespeicherten
Nachrichten, durch Mittel zur Sperrung des Betriebs der Regenerierungsmittel,
durch Eingabemittel zur Steuerung des parallelen Ein-Schreibens von Nachrichten in die einzelnen Verzögerungsleitungen,
durch Ausgabemittel zur Steuerung des parallelen Abrufens der Nachrichten aus den einzelnen Verzögerungsleitungen und durch Adressensteuermittel
zur Steuerung der Eingabemittel zu den Zeitpunkten, an denen irgendeine aus den η Adressen ausgewählte Adresse an den
Eingabemitteln erscheint, und zur Steuerung der Ausgabemittel zu
den Zeitpunkten, an denen irgendeine aus den η Adressen ausgewählte Adresse an den Ausgabemitteln erscheint.
2, Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die
Adressensteuermittel auch den Betrieb der Sperrmittel steuern, um eine Adresse zu löschen, bevor eine Nachrieht in sie eingeschrieben
wird.
3. Vorrichtung nach Anspruch 1 und/oder 2, dadurch gekennzeichnet,
daß die Adressensteuermittel zusätzlich Mittel zur Erzeugung eines
irgendeiner der η Adressen entsprechenden Steuerimpulses und Verzögerungsmittel umfassen, deren Verzögerungszeit gläich der Zeit
zwischen dem Löschen der Adresse und dem Eintreffen derselben an
den Eingabemitteln zum Einschreiben der Nachricht ist, wobei der Steuerimpuls direkt zur Steuerung des Betriebs der Sperrmittel und
über die Verzögerungsmittel zur Steuerung der Eingabemittel dient.
2 0 9809/0299
AlO 438
4. . Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Mittel
zur Erzeugung von Steuerimpulsen einen Impulsgeber umfassen, dessen
-folge-
Impulsfrequenz f/n Impulse pro Sekunde beträgt, und eine weitere Verzögerungsleitung,
die an den Ausgang des Impulsgebers angeschlossen ist und den η Adressen entsprechende η Abgriffe hat, wobei die Verzögerungszeit,
zwischen benachbarten Abgriffen 1/f Sekunden beträgt sowie Torschaltungen zum Wählen von irgendeinem der η Abgriffe.
5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Torschaltungen
aus η Und-Schaltungen bestehen, die je zwei Eingänge aufweisen, von denen der eine an den ihm zugeordneten Abgriff angeschlossen
ist, während der andere zur Aufnahme eines Adressenimpulses dient, mit dem die jeweilige Adresse gewählt wird.
6. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Mittel
zur Erzeugung von Steuerimpulsen einen Impulsgeber umfassen, dessen Impulsfolgefrequenz f/n Impulse pro Sekunde beträgt,_ und eine erste
weitere Verzögerungsleitung, die an den Ausgang des Impulsgebers angeschlossen ist und n/x Abgriffe hat, wobei die Ver zögerungszeit
zwischen benachbarten Abgriffen x/f Sekunden beträgt, und eine zweite weitere Verzögerungsleitung, die χ Abgriffe hat und bei der die Verzögerungszeit
zwischen benachbarten Ähgriffen 1/f Sekunden beträgt,
und eine erste Torschaltung zum Verbinden irgendeines beliebigen der Abgriffe der ersten weiteren Verzögerungsleitung mit dem Eingang
der zweiten weiteren Verzögerungsleitung sowie eine zweite Tor-'
schaltung zum Wählen eines beliebigen der Abgriffe der zweiten weiteren Verzögerungsleitung. ■ ■
7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die erste
Torschaltung aus n/x Und-Schaltungen besteht, die je zwei Eingänge
aufweisen, von denen der eine an den zugehörigen Abgriff der ersten
weiteren Verzögerungsleitung angeschlossen ist, während der Ausgang
der Und-Schaltungen an den Eingang der zweiten weiteren Verzögerungsleitung
angeschlossen ist und daß die zweite Torschaltung ausH lind
Schaltungenbesteht* die je zwei Eingänge aufweisen, νόϊΐ deiieft der
209809/0299 -15
A 10 438
4.4.1966 - 15 -
eine an den zugehörigen Abgriff der zweiten weiteren Verzögerungsleitung
angeschlossen ist, wobei die Wahl einer Adresse in der Weise erfolgt, daß dem anderen Eingang einer der n/x Und-Schaltungen und
dem anderen Eingang einer der χ Und-Schaltungen ein Adressenimpuls
zugeführt wird.
8. Vorrichtung nach mindestens einem der Ansprüche 1 bis 7, dadurch
gekennzeichnet, daß die Regenerierungsmittel aus Tunneldioden (TDl - TD12; TD13 - TD24) bestehen, von denen je eine zwischen den
Enden der Speicherverzögerungsleitungen (SDLl - SDL12) angeschlossen
ist.
9. Vorrichtung nach mindestens einem der Ansprüche 1 bis 8, dadurch
gekennzeichnet, daß die Eingabemittel für jede Speicherverzögerungsleitung aus einer zwei Eingänge aufweisenden Uhd-Schaltung bestehen,
die mit einem Eingang an die Quelle der zu speichernden Nachrichten,
mit dem anderen Eingang an die Adressensteuermittel und mit ihrem Ausgang an den Eingang der Speicherverzögerungsleitung angeschlossen
ist. ■ ■ ' ~
10. Vorrichtung nach mindestens einem der Ansprüche 1 bis 9, dadurch
gekennzeichnet, daß die Ausgabemittel für jede Spei ch erver zögerungsleitung
aus einer zwei Eingänge aufweisenden Und-Schaltung bestehen,
die mit einem Eingang an den Ausgang der Speicherverzögerungsleitung
und mit dem anderen Eingang an die Adressensteuermittel angeschlossen
ist.
209809/0299
/16
Leer seite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB14298/65A GB1117361A (en) | 1965-04-05 | 1965-04-05 | Improvements relating to information storage devices |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1499642A1 true DE1499642A1 (de) | 1972-02-24 |
DE1499642B2 DE1499642B2 (de) | 1973-10-04 |
DE1499642C3 DE1499642C3 (de) | 1974-05-02 |
Family
ID=10038643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1499642A Expired DE1499642C3 (de) | 1965-04-05 | 1966-04-05 | Vorrichtung zur Speicherung von Informationen |
Country Status (4)
Country | Link |
---|---|
US (1) | US3471835A (de) |
DE (1) | DE1499642C3 (de) |
GB (1) | GB1117361A (de) |
NL (1) | NL6604487A (de) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CH491565A (it) * | 1967-06-09 | 1970-05-31 | Sits Soc It Telecom Siemens | Circuito di memoria e di conteggio di informazio ni numeriche elaborate secondo il principio della divisione di tempo, specialmente impiegabile nella tariffazione e nella commutazione telefonica |
FR1581412A (de) * | 1967-10-03 | 1969-09-12 | ||
US3668661A (en) * | 1969-06-25 | 1972-06-06 | Ncr Co | Character coding, memory, and display system |
BE759562A (fr) * | 1969-12-31 | 1971-04-30 | Ibm | Dispositif d'emmagasinage auxiliaire et methode mise en oeuvre |
US3648254A (en) * | 1969-12-31 | 1972-03-07 | Ibm | High-speed associative memory |
FR2096380A1 (de) * | 1970-01-20 | 1972-02-18 | Tasso Joseph | |
US3704452A (en) * | 1970-12-31 | 1972-11-28 | Ibm | Shift register storage unit |
DE2108219A1 (de) * | 1971-02-20 | 1972-08-31 | Nsm Apparatebau Gmbh Kg | Auswahl und Speichersystem |
GB1447627A (en) * | 1972-12-11 | 1976-08-25 | Cable & Wireless Ltd | Buffer stores |
ES2159245B1 (es) * | 1999-07-23 | 2002-04-01 | Univ Catalunya Politecnica | Linea de retardo multiple y ajustable para sistemas electronicos. |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL102323C (de) * | 1950-11-22 | |||
NL113916C (de) * | 1957-05-22 | |||
US3153776A (en) * | 1961-05-26 | 1964-10-20 | Potter Instrument Co Inc | Sequential buffer storage system for digital information |
-
1965
- 1965-04-05 GB GB14298/65A patent/GB1117361A/en not_active Expired
-
1966
- 1966-04-04 NL NL6604487A patent/NL6604487A/xx unknown
- 1966-04-04 US US539800A patent/US3471835A/en not_active Expired - Lifetime
- 1966-04-05 DE DE1499642A patent/DE1499642C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE1499642B2 (de) | 1973-10-04 |
DE1499642C3 (de) | 1974-05-02 |
US3471835A (en) | 1969-10-07 |
GB1117361A (en) | 1968-06-19 |
NL6604487A (de) | 1966-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2635028C2 (de) | Auf einem Halbleiterplättchen integriertes Speichersystem | |
DE1288144C2 (de) | Einrichtung zur uebertragung von daten zwischen einem statischen und einem dynamischen speicher | |
DE3015992A1 (de) | Programmierbare logische anordnung | |
DE2711679C2 (de) | Schaltungsanordnung zum Anschluss eines Feldes von Speichern mit wahlfreiem Zugriff an einen Datenbus | |
DE1499642A1 (de) | Vorrichtung zur Speicherung von Nachrichten | |
DE2432684B2 (de) | ||
DE2645341C2 (de) | ||
EP0013697A1 (de) | Auffrischung benötigendes seitenorganisiertes Speichersystem | |
DE2223196B2 (de) | Verfahren und Anordnung zur Impulsbreitensteuerung | |
DE1474351C3 (de) | Datenspeicher | |
DE2942246A1 (de) | Schaltungsanordnung eines elastischen speichers eines pcm-uebertragungssystems | |
DE1947555B2 (de) | ||
DE2031038B2 (de) | ||
DE2952056C2 (de) | Schreib- und Leseschaltung für einen Speicher mit wahlfreiem Zugriff | |
DE68927255T2 (de) | Impulsgeneratorschaltung | |
DE2146108A1 (de) | Synchrone Pufferanordnung | |
DE69006388T2 (de) | Digitaldatengenerator. | |
DE1138564B (de) | Schieberegister mit Transfluxoren | |
DE1499796B2 (de) | Schaltung zum Schreiben und Lesen von Informationen | |
DE2237579C3 (de) | Taktgesteuerte Master-Slave-Kippschaltung | |
EP0263960B1 (de) | Schaltungsanordnung zum Übertragen von Datensignalen | |
DE2057800A1 (de) | Kippschaltung fuer gestoerte Eingangssignale | |
DE1449374A1 (de) | Schaltungsanordnung aus mehreren Schaltstufen zum Suchen von Speicheradressen | |
DE978059C (de) | Verfahren und Anordnung zur reproduzierbaren Erzeugung einer Schluesselimpulsfolge | |
DE2113819C2 (de) | Fernsteuerverfahren und Vorrichtung zur Durchführung dieses Verfahrens |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
EHJ | Ceased/non-payment of the annual fee |