DE1464226A1 - Verfahren zur Herstellung von elektrisch unsymmetrisch leitenden Systemen - Google Patents

Verfahren zur Herstellung von elektrisch unsymmetrisch leitenden Systemen

Info

Publication number
DE1464226A1
DE1464226A1 DE1962L0043741 DEL0043741A DE1464226A1 DE 1464226 A1 DE1464226 A1 DE 1464226A1 DE 1962L0043741 DE1962L0043741 DE 1962L0043741 DE L0043741 A DEL0043741 A DE L0043741A DE 1464226 A1 DE1464226 A1 DE 1464226A1
Authority
DE
Germany
Prior art keywords
zone
production
zones
bath
conductive systems
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1962L0043741
Other languages
English (en)
Other versions
DE1464226B2 (de
Inventor
Koehl Dr Guenter
Gerlach Dipl-Phys Willi
Moench Dr Winfried
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE1962L0043741 priority Critical patent/DE1464226B2/de
Priority to US328893A priority patent/US3341378A/en
Priority to GB49765/63A priority patent/GB1074816A/en
Priority to FR2470A priority patent/FR1377910A/fr
Publication of DE1464226A1 publication Critical patent/DE1464226A1/de
Publication of DE1464226B2 publication Critical patent/DE1464226B2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/965—Shaped junction formation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

j tit. £y pi. j
14« 12.1962 2Wi' 25 524
Verfahren sur Herstellung von elektrisch unsymmetrisch
leitenden Systemen,,
Bei allen bekannten Verfahren aux Herstellung von elekferieak unsymmetrisch leitenden Systeme» Böigen ßioh dis ale sogenannte "Channel" bekannten Auebildungen, die clursh die i)in~ flüeββ der umgebenden Atmosphäre auf der Oberfläche eines jeden pn-Überganges meist unkontrolliert erhielt werden, Bei unsymmetrisch leitenden Systemen mit minrUißtöiiB drei Schichten abwechselnd verschiedener Leitfähigkeit bei denen sich mindestens zwei pn~Übergänge mit entsprooaonder äpjrrepannungeaufnahmefähi/jiceit auebilden, können solche ungünstig ausgebildeten Channel eine Oberflächenleitfähigkeit bewirken,, die einen Einsatz solcher Elemente mit geforderter Sperrspannung nicht mehr gewährleistete
Die Ausbildung einos Channel kann je naoh Auabilov-ngcu'luh tung günstig oder ungünstig sein. Bildet eich ein Ohannel an der Oberfläche an einem pn-übergang in der Weib β ruü·. j.V.mi die Sperrschicht weiter sub gedehnt wird, so wird die .V^l-V* stärke verkleinert und die den Volumendurohbruch bei einem bestimmten Spannungswert bewirkende,'kritische Pelä&türlc* erst später und damit auch ein Burohbruch erst später er-
Der Voliuieadurohbruoh wird durch die Dotierung des Materials und die Art der Sperrschicht bestimmt, während der Oberfläohendurohbruch über die Ausdehnung der Sperrschicht beeinflußt werden kann«. Durch günstige Wahl der Oberflächenleitfähigkeit kann somit der zum OberfläohenAurchbruoh notwendige Spannungewert soweit verschoben werden, daß er höher liegt ale der durch das Herstellungsverfahren festgelegte
Spannungswert, der einen Yolumendurohbruch bewirkt, so das
»AD ORIQfNAi 809812/0928 'NAL
ZWF 25 524
letatIioh nur dieser Wert beim Blneatis der Kiemente zu berücksichtigen ist»
Se läßt eioh also duroh eine Erhöhung des spezifischen Widerstandee unmittelbar unter der Oberfläche erreichen, daß sich die Sperrschichten an der Oberfläche weiter ausdehnen können ale im Volumen und damit die kritsehe Feldstärke an der Oberfläche bei einer höheren Spannung als im Volumen erreicht wird ·
Gegenstand der Erfindung ist es nun, bei der Kernteilung von elektrisch unsynuaetrisoh leitenden Systemen mit drei und mehr Schichten abwechselnden Leitfähigkeitetypue eine kontrollierte ühannelbildung bzw. Sperrechichtanausdehnung an tier Oberfläche zu erzielen. 33er Channel bsr.w„ dieOberfläehenleifcfähigkeit kann sowohl p-laitend auf der n-leitenden Seite des unsymmetrisch leitenden Systems entstehen ale auch umgekehrt*
Die Erfindung betrifft ein Verfahren atuia Herstellen elaktriach unsymmetrisch leitender Systeme mit mindestens drei Schichten abweohselnd verschieden leitender Zonen und besteht darin? daß die Oberflächenleitfähigkeit zumindest an den ütellon, an denen die Sperrschichten die Oberfläche erreichen, so verändert vird, daß die Feldstärke an der Oberfläche kleiner wird air; im /oJu&en des Materials und zwar in der Weise,, aaß eine nachträgliche Eindiffusion einer Substanz mit einer Verunreinigungskooiponen^tj die den gleichen Leitfähigkeitetypus wie die, zu der in ihrer Oberfläohenleitfähigkeit beeinflußten Zone, benachbarten Schichten
erfindungsgemäße Verfahren besteht darin, bei einem drei und/oder mehrschichtig aufgebauten Halbleiterelement, das in abwechselnder Reihenfolge zwei verschieden gedopte Zonen aufweist, so daß sich beispielsweise zwischen zwei p-laitenden Zonen höherer Leitfähigkeit eine η-leitende Zone geringe rer Leitfähigkeit befindet, die Oberfläche zumindest an dort Stellen» an denen sie von den sperrenden pn-Übergängen getroffen wird, mit Hilfe einer kontrollierten Channelbildung
809812/0928 BADORIGINAL
ZWF 25 524
und/oder einer Beeinflussung der Leitfähigkeit unmittelbar an und unter der Oberfläche ao su verändern» daß die Feldstärke an der Oberfläche verringert wird«
Anhand dee in den figuren;1 und 2 dargestellten Ausbildungsbeispiele wird sowohl der aufbau ale auch das erfindungegemäfie Yerfahren naoh der Erfindung aofgeselgt und erläutert.
figur t eelgt eine Anordnung» bei der eine Channelbildung
Bit n-Leitfähigkeit 1 an der Oberfläche dee p-leltenden Teil· (
2 eine· DreisohichteneyBteme des npn-Typue aus den Sohlohten 3,2 und 4 auegebildet let« Bei der Darstellung dea n-Chaxmele in der Ausbildung naoh der Figur 1 let klar zu erkennen, daß bei einer an den pn-übergang 7 angelegten Sperrspannung die
Raumladungeeont» an der Oberfläche 6 des Elemente· tfine größere Auedehnung und damit eine kleinere Feldstärke aufweist ale die Raumladungssone 5 innerhalb dos Volumens.
In Figur 2 ist ein Auebildungebeispiel gemäß der Erfindung dargestellt t In bekannter Weise wird eine npn-Btruktur mit den Schichten 3, 2 und 4 hergestellt« indem in eine p-leltende Auegangeplatte 2 Phosphor eindiffundiert wird. Diese so naoh der Oxydmasking-Teohnik ausgebildete npn-Struktur kann als Ausgangsplatte aur Herstellung Ton Transietoren, steuerbaren Halbleitergleichrichter!! oder anderen unsymmetrisch leitenden Mehreohiohtelementen dienen. Haoh der Ozydmasking-Teohnik 1st es möglich, durch die Wahl der Oxydsohichtstärke 9 die Eindiffusion BU steuern· lach dem erfindungsgemäßen Verfahren •oll die Oxidschicht 9 an und in der Bähe der pn-Übergänge 7 ein· eolohe Stärk· aufweisen, daß so viel Botlerungseubstans des I*itfähigkeitstypus der n-Zone 4 bsw. 3 In die Oberfläche der mittleren Son· 2 eindiffundiert, daß an den Obergang·- stellen 1 ein· gerlngert· LeitfUhigkeit als an den Übergangsstellen Innerhalb de· Volumens vorhanden 1st. Die Formgebung der Oxydsohioht an den Bändern 8 kann naoh einem der bekannten Verfahren erfolgen· Besonders vorteilhaft 1st eine
BAD ORIGINAL 809812/0928
ZWF 25 524
4
U64226
Ausgangeschichtdioke 9 dos Oxyde von 0,8 bis 2,5 /U. Die Abflachung an den Rändern 8 wird dabei durch einen ikt
▼on 0,2 bis 2°C bestimmt.
Mit Hilfe dieser Technik können gewünschte günstige Channel
an der Oberfläche d@r Elemente ausgebildet werden.
BAD ORIGINAL . 8 098 12/0 928 .

Claims (2)

1. !Verfahren zum Herstellen elektrisch unsymmetrisoli leitenaer 'Systeme mit mindeetene drei Sohiohten abwechselnd v leitender Zonen, daduroii gekennzeichnet, öaß die leilfäüigkeit «uaindeat an den Stellen, an denen die Sperrschichten die Oberfläohe erreiohen, eo jeründert wird» daß die Feldstärke an der Oberfläche kleijiör wird als im ΥοίΛββη de« Materials and swar In der Weise, daß eine nachträgliche Kindlffueion e^ner Sabatane mit einer Veriutirßinigungsko die ,den ^LejLo^D. &%$#$ύφ*φ&$φφ «^*wiet w*e dl in ihrer Ob«rfläohenlettf^xi«keit beeiÄflußten Zone,
dadurch
2. ?©acf&hipn nach
an den
daß die
de»
lie^e»den Zone
Äle
'J1S^ fTT vwT
■τ*
9,
|&ΐΓβ PJS dl JUUCHWI<MI
äw» υ*·**
BAD ORIGINAL
ZM? 25 524
6a Verfahren nach Anspruch 1 bis 5» daduroh gekennzeichnet, daß auf ein Harbleitersyatera mit npn-Struktur eine günstige Channeibildung an beiden pn-Übergängen gleichzeitig urzielt wird? indem eine gXeiohmäßige Cöcydsohicht auf die mittlere Zone aufgebracht wird unU über den Dn~Üborgän^en abgeflacht in die beiden η-Zonen auslauft*
7„ Verfahren nach Anapiuoh 1 biß 6t dadurch salr.etiuzeiohne^, daß das Verfahren beiia Btouerbaren Halbleitergleichrichter angewendet wird ο
BAD
8 09 8Γ2/0928
DE1962L0043741 1962-12-19 1962-12-19 Verfahren zum herstellen von elektrisch unsymmetrisch leitenden halbleiteranordnungen Granted DE1464226B2 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE1962L0043741 DE1464226B2 (de) 1962-12-19 1962-12-19 Verfahren zum herstellen von elektrisch unsymmetrisch leitenden halbleiteranordnungen
US328893A US3341378A (en) 1962-12-19 1963-12-09 Process for the production of electrically unsymmetrical semiconducting device
GB49765/63A GB1074816A (en) 1962-12-19 1963-12-17 Improvements relating to semi-conductor devices
FR2470A FR1377910A (fr) 1962-12-19 1963-12-19 Procédé de fabrication de systèmes à conductivité électrique dissymétrique

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1962L0043741 DE1464226B2 (de) 1962-12-19 1962-12-19 Verfahren zum herstellen von elektrisch unsymmetrisch leitenden halbleiteranordnungen

Publications (2)

Publication Number Publication Date
DE1464226A1 true DE1464226A1 (de) 1968-12-12
DE1464226B2 DE1464226B2 (de) 1972-09-21

Family

ID=7270403

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1962L0043741 Granted DE1464226B2 (de) 1962-12-19 1962-12-19 Verfahren zum herstellen von elektrisch unsymmetrisch leitenden halbleiteranordnungen

Country Status (4)

Country Link
US (1) US3341378A (de)
DE (1) DE1464226B2 (de)
FR (1) FR1377910A (de)
GB (1) GB1074816A (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1439739B2 (de) * 1964-11-06 1973-11-08 Telefunken Patentverwertungsgesellschaft Mbh, 7900 Ulm Verfahren zum Herstellen einer Halbleiteranordnung
US3484313A (en) * 1965-03-25 1969-12-16 Hitachi Ltd Method of manufacturing semiconductor devices
US3391287A (en) * 1965-07-30 1968-07-02 Westinghouse Electric Corp Guard junctions for p-nu junction semiconductor devices
US3666548A (en) * 1970-01-06 1972-05-30 Ibm Monocrystalline semiconductor body having dielectrically isolated regions and method of forming
DE2006729C3 (de) * 1970-02-13 1980-02-14 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung einer Halbleiterdiode

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3054034A (en) * 1958-10-01 1962-09-11 Rca Corp Semiconductor devices and method of manufacture thereof
US3210225A (en) * 1961-08-18 1965-10-05 Texas Instruments Inc Method of making transistor

Also Published As

Publication number Publication date
GB1074816A (en) 1967-07-05
US3341378A (en) 1967-09-12
DE1464226B2 (de) 1972-09-21
FR1377910A (fr) 1964-11-06

Similar Documents

Publication Publication Date Title
DE102011003660B4 (de) Verfahren zum Herstellen einer Siliziumcarbidhalbleitervorrichtung
DE4324481C2 (de) Transistor-Halbleitervorrichtung und Herstellungsverfahren
DE2312413B2 (de) Verfahren zur herstellung eines matrixschaltkreises
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE1282196B (de) Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge
DE2903534A1 (de) Feldeffekttransistor
DE102005034871A1 (de) Halbleitervorrichtung
DE1941075B2 (de) Schottky sperrschichtdiode und verfahren zur herstellung derselben
DE102008032796A1 (de) Halbleitervorrichtung mit P-N-Säulenabschnitt
DE2500775C3 (de) Hochspannungsfestes planeres Halbleiterbauelement
DE1614929B2 (de) Halbleiterbauelement
DE1906479C2 (de) Halbleiterbauelement
DE3200953A1 (de) Halbleitervorrichtung
DE2633324A1 (de) Verfahren zum herstellen von halbleiterbauelementen hoher sperrfaehigkeit
DE2743299A1 (de) Ladungskopplungsanordnung
DE1464226A1 (de) Verfahren zur Herstellung von elektrisch unsymmetrisch leitenden Systemen
DE2500235C2 (de) Ein-PN-Übergang-Planartransistor
DE2031082A1 (de) Anordnung fur elektronische Bauteile aus Halbleitermaterial
DE2400673A1 (de) Transistor mit verbessertem arbeitsbereich
DE2003025A1 (de) Spannungsabhaengiger Widerstand
DE3017313A1 (de) Thyristor mit hoher blockierspannung und verfahren zu seiner herstellung
DE3147535A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE2040012A1 (de) Integrierter Schaltungswiderstand und Verfahren zur Herstellung desselben
DE1639177B2 (de) Monolithisch integrierte gleichrichterschaltung
DE2340128A1 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)