DE1424708A1 - Feststellung und Korrektur von Fehlern bei der UEbertragung von Datengruppen - Google Patents

Feststellung und Korrektur von Fehlern bei der UEbertragung von Datengruppen

Info

Publication number
DE1424708A1
DE1424708A1 DE19611424708 DE1424708A DE1424708A1 DE 1424708 A1 DE1424708 A1 DE 1424708A1 DE 19611424708 DE19611424708 DE 19611424708 DE 1424708 A DE1424708 A DE 1424708A DE 1424708 A1 DE1424708 A1 DE 1424708A1
Authority
DE
Germany
Prior art keywords
memory
data
transmitted
code
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19611424708
Other languages
English (en)
Inventor
Meggitt John Edward
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1424708A1 publication Critical patent/DE1424708A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0057Block codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041Arrangements at the transmitter end
    • H04L1/0043Realisations of complexity reduction techniques, e.g. use of look-up tables
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • H04L1/0052Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

Feststellung und Korrektur von fehlern bei der Übertragung '/on Datengruppen
Die ll-iuptinrneldung (Patent inmeidung J 19 010/42;n) betrifft ein Verfahren zur Feststellung und Korrektur /on Fehlern, die bei der Übertragung von Datengruppen küfti"eten, tJie mit Prüfziffern verschlüsselt sind, mit einem Verschlüsseier, in dem durch Speicherung und Addition der zu übertragenden Informationsdaten Prüfdaten abgeleitet und zusammen mit den Informationsdaten übertragen werden, und einem I2ntschlüsseler,.in dem durch Speicherung und Addition der übertragenen Daten ein Fehler der Oatengruppe festgestellt und korrigiert wird
Bei dein vorgeschlagenen Verfahren dieser .Art werden in einem ^ntschlüsseler die übertragenen Daten einem Datengruppen-Schi ebespeichtr zugeführt, dessen Stufenzahl mit der Anzahl der übertragenen Daten übereinstimmt. 171AnQ den Informations ziffern entsprechende Anzahl der
142^708
Stufen des Scliiebespeichers ist über .Torschaltungen mit «Inern Modulo-Zwei-Addierwerk verbunden, das eine Auswahl der au· dem Schiebespeicher abgeleiteten Daten addiert. Die Summendaten des Addierwerke
werden einer Kennziffer -^.jchenschiltung zugeleitet, welche einen Kennziffern-Schiebespeicher enthält, der über bestimmte Speicherstufen an den Speichoreingang zurückgekoppelt ist. In dieser Kennziffern-Rechenschaltung entstehen Kennziffern, die durch eine Prüfschaltung geprüft werden. Boi Vorhandensein eines nohlers bewirkt die Prüfschaltung eine Korrektur der Daten, die am ^nde des D tengruppen-Schiebespeichers austreten.
Bei einem Verfahren dieser Art ist für die Ableitung der Daten aus dem Datengruppen-Schiebespeicher und für die Konnziffern-flechenschaltung je ein Modulo-Zwei-Addierwerk vorgesehen.
Der Aufwand an Schaltmitteln wird vereinfacht, indem erfindungsgemäß im Entschlüssler die übertragene D tengruppe einem Datengruppen-Schiebespeicher und einer Kennziffern-Rechen schaltung während der Speicher-Eingabezeit einer Datengruppe parallel zugeleitet werden, und daß die Kennziffern-Rcchenschaltung mit einer Fehlerprüf schaltung verbunden ist, welche die aus dem Schiebespeicher austretende Datengruppe während der Speicher-.Λusgabezelt der Pat^.igruppe korrigiert. ·
809912/1103 pad r- ^
^ufgrund dieser *'aßn.ihme wird im T^ntschlüssler nur noch ein Addierwerk benötigt. Dieses hat einerseits die Aufgabe, während eines Zeitabschnitts t. -t_ Kennziffern zu berechnen und andererseits während eines darauffolgenden Zeitabschnitte t„-t1 . die Kennziffern der Datymgruppe mit dem Zifferniahalt der Prüfschaltung zu vergleichen. Daraus ergibt sich während der Vergloichszeit t„-t.4 eine Unterbrechung der Kennziffernberechnung und damit eine Unterbrechung der Datenübertragung, wenn dns F lssunge vermögen des Kennziffern-Schiebespeichers nicht größer ist als die zu berechnende Kennziffer. Dieser Nachteil wird vermieden, wenn das Fassungsvermögen des Kennziffern-Schiebespeichers doppelt so groß ist wie die Kennziffer. Ό er . .;··-.·' iir die doppelte Auslegung des Kenn* ziffern-Schiebespeichcrs ist jedoch geringer als die Ausführung eines Hntschlüsselers mit zwei Addierwerken.
Mit Hilfe der genannten Maßnahme besteht ferner die Möglichkeit, Datengruppen zu korrigieren, die nicht binär verschlüsselt sind Zu diesem Zweck kann in der Kennziffern-Uechenechaltung eine Multipliziereinrichtung vorgesehen sein
Die Erfindung wird anhand von Aueführungsbeispielen näher erläutert.
Iri der TTauptanmeldung wurde gezeigt, daß a. bis a die Zahlen der übertragenen Nachricht sind, die in der Empfangseinrichtung aufgrund von Übertragungsfehlern die Form a* bis a * annehmen können. Um diese vorgesehenen Fühler zu berichtigen, ist es notwendig,, folgende Gleichung zu bilden: ^
ζ ■ a'.x + a 'Tx+ +a JTn" x
ία η
Fig. 1 zeigt das Prinzip der Kcnnziffern-Rechenschaltung xur Durchführung dieser Operation. Diese Einrichtung ist im ^ntschlüsseler angeordnet. Sie besteht einfach aus einem Schiebespeicher 1 bestimm· ter Stufenzahl, der nach Feststellung dee entsprechenden Koeffizienten C (siehe Hauptanmeldung 38 60J/5Ö) Eingangssignale für einen Modulo 2-Addierer 2 liefert. Das ^usgangssignal des Modulo-2-Addierer«
wird dann an die erste Stufe des Schiebespeichers zurückgekoppelt. .
Ein weiterer Hingang des Addierers ist zur Aufnahme der Information mit der Übertragungeleitung verbunden.
Speicher 1 enthält zunächst keine Information.
Wenn die erste Zahl a ' aufgenommen wird, ergibt sich der Speicherin-• halt zu
809812/1103
U24708
Wenn die zweite Zahl a.,' aufgenommen wird, enthält der Speicher Wenn die dritte Zahl a ' aufgenommen wird, enthält der Speicher
α 'χ+ι,,'Τ" x + a 1T -x
Schließlich wird der Speicher den Wert
ζ ■ a«' χ + a ' Tx + a 'T χ
1 _ 2 n _ _
enthalten, da T* «1.
nie "ig. .·! zeigt einen vollständigen Entschlüssler für die Korrektur von ^inzelfohlern in einem Wort mit der Länge von sieben Zahlen, T-Ii ne geeignete charakteristische Gleichung für diese Anwendung hat die Form:
T3 + TJ + 1 · 0
wobei vier Informationszahlen und drei Prüfzahlen gegeben sind. Deshalb wird der rückgekoppelte Kennziffern-Schiebespeicher drei Stufen haben, von denen die zweite und dritte mit dem Modulo-J- Addierer verbunden sind, da nach der charakteristischen Gleichung C0 ■ 1 ist und C1 " 0; dies sind die entsprechenden Koeffizienten von T0 und T, die, gemäß der H luptanmeldung, die Anschlüsse zwischen dem Speicher und
-β-
Der Rntschlüsseler der rig. I enthält also einen dreistufigen Schiebe-
m&v 8C dessen zweite und dritte Stufe rückgekuppelt sind, um ingangssignale an einan Modulo-2-Addierer 4 zu liefern, d,er dazu eingerichtet ist, hereinkommende Informationszahlen aufzunehmen. Die hereinkoroη sraden Zahlen werden außerdem einem siebenstufigen Schiebespeicher 5 zugeführt, von wo aus sie zu einem Modulo-2-ΛααίβΓβΓ 6 weitergehen. Dieser ist so geschaltet, daß er Fehlersignale aufnehmen kann, die aus der Fehlerprüfeinrichtung 7 abgeleitet werden. Die Fehlerprüfeinrichtung 7 prüft den Inhalt des Speichers 3.
/■-«ganommen, dia hereinkommenden g.-iMazi treffen in der Folge
b: „a* _ a" ©in, dann wIwo. ear Inhalt von Speicher 3 entsprechend
der Reihenfolge d@r Zahlen, nacheinander die folgenden Werte annehmen: IO 0 ,0
3 a\, a* - 0
4 a'3+a^
7 a* β' 4+a< 3+a* 2 a' 5+a' 3+a' 2+a' 1
Ü"O Λ
8AC 809812/1103
U24708
Zu diesem Zeitpunkt sendet der Speicher 5 die Zahl a'. an den Modulo-2-Addierer δ; man sieht, daß bei Auftreten eines Fehlers in.a' _ die Kennziffer im Schiebespeicher 3 001 sein wird, da α* » + a* o + a* , + a' keine Null enthalten und so wird die Berichtigung im Addierer 6 vorgenommen. 1^s kann sehr leicht nachgeprüft werden, daß bei Auftreten eines '"elilers in einer der Zahlen a' , bis α' in Speicher 3 die Kennziffer 001 .vorhanden ist, da im Arbeitsechritt 0 in der obenstehenden T ibelle die folgenden Kennziffern /orhanden sein können: Fehler in α. ergibt ^'"»e Kennziffer 10 0 Π _ Il
0 10
M M a M M Il 10t
„ M M M 110
., u .... Ill 9
M Il ^ Il Il It
0 1' 1
μ ·· o " ■ " " 0 0 1
Diese Folfiö durchläuft den Speicher 3 synchron mit der /uesendung der Z thlen von Speicher 5.
^ig. 3 zeigt die Kennziffern=Rechenschaltung eines ^ntsclüüsslers. Dieser KntschlUssler ist so eingerichtet, daß er einzelne, zwoifache-benachbarte, zwei fache-durch-eins-getrennte und dreifache Fahler berichtigen kann.
809812/1103
d.h. Fohlor der Vorm /on 1, 11. 10t, JIl und zwar in einan Wort einer ϊ/inga /on 15 Zahlen i:Jine geeignete charakteristisclie Gleichung
I. ; 4 3
c'-xnXr ist (T' + T + 1) (T +T +1) die zusammengefaßt-wird in
G 5 4 3 ' *
T + :T + -T + T + T + T + 1
-ie C Koeffizienten haben in der ;\iodulo- ;:-DaretellungJ:olgende Werte:
C1 = I c, · ι ; 0S"1
C4 . ο C5-O
und deshalb wird beim Sechs-Stufen-Schiebespeicher die erste, zweite, dritte und sechste ctufe mit dem <<!odulo-J-.Addierer gekoppelt sein, so wie es in Tig. 3 gezeigt ist. Die übrigen nicht dargestellten Teile des '^ntschlüsslers entsprechen der Ausführung nach Fig Λ. Auf Fehler hindeutende Muster, die festgestellt werden sollen, haben die "orm
000001
000011
000101
000111
und es kann leicht nachgeprüft werden, daß die Anordnung /on 'vg. 3 wirklich solche hervorbringt PvT m wird sehen, daß der rückgekoppelte ο Speicher, nachdem alle informitionszahlen in den 15-stufigon Speicher ,^ eingegeben sind, die folgenden V.;rte enthält: S Stufe
ail+ai0 + a7 + a6 + a5 + a2 * fünfte "
al i + ai 1 + a3 + a7 + a6 + a3 " "ierte "
a13 + ai;? + a9 + aa + a7 + a4 " dritte "
ai4 + ai3 + nio + a9 + ao + a5 " zweite "
je nach. Art des auftretenden fehlere wird in dem rückgekoppeltem Speicher eine Kennziffer entwickelt, die eine von Wer T-'olgen auslöst, und zwar in einem t'unkt, in dem die Gewähr gegeben ist, daß ein Berichtiguiigsimpuls aueges*ndt wird, wenn die fehlerhafte Z ihl oder Z Uilen gesendet werden. Die vier Folien werden in Fig. 4 gezeigt.
Fig. 5 zeigt die Toile eines ^.itschlüeslors,der für einen einfachen Schlüssel /on sieben Zahlea verwendet wird TMese enthalten vier zahlen und drei Inforrnntionszahlen, die durch die folgende Gleichung ausgedrückt werden können:
(T* I) (T3 + T- + 1) · 0.
Die C-Koeffizienten sind C1 ■ O1 C, ■ 1 und C » I; sie geben die in ri
1 - 3
5 gezeigten Verbindungen an.
Min sieht, daß der Speicher folgende Kennziffern speichert:
10 0 0 0
2 ajf 0 0 0
3 a/ αχ' 0 0
4 a,'+a3· a,' . a,· 0
5 η,'+η^+α^ a, "A3' a.' a,'
6 V+V+V V+V+V V+V V
+V+V V+V
+V V+V+V V+V V
7 V+V+V V+V+V V+V+V V+V
0 V+V -V V+V+V V+V+V V+V+V
Wie echon früher erwäht da, ist ®s zu^n UJrreickan einer hohen
Üfe; , ii'iungsgeschwindigkeit notwendig, die tStufenzahl des rückgekoppelion Kennzifforn-Schiebespeichere zu verdoppeln. Bei dem in TMg. 5 dargestellten T^ntschlflssler würde eich eine solche Verdopplung dicht als besonders wirtschaftlich erweisen. Bei den Entschlüsslern, die in den anderen "iguren dargestellt sind ergeben sich jedoch beachtliche Einsparungen.
Die oben beschriebenen Ä'aßnahmen zur Kennziffern-Rechnung können auch für den /*u£b>aia eines Verschlüssler verwendet werden. Hin Verschlüssler dieser Avt ist in Fig. 6 dargestellt. 1^s geht daraus her/or, daß in einer Kannziffern-R ?chenschaltung des* beschriebenen /*rt lediglich die Schalter S1 und S., hinzugefügt worden
8098 12/1103
U24708
-II-
Wonn man nun mnlinmt, daß die Liforinationszahlen a1# ao und a ,
Iw
und die Schalter S. und S<; in der anfänglichen, gezeigten Stellung sind, dann hat der Inhalt des Speichere die Reihenfolge: 10 0 0 0
2 Ci1 0 0 0
3 n„ 0 0 0
4 at+a a2 a, O
In diesem Zeitpunkt werden die Schalter r· und S., in die Stellung uaigo behaltet, die mit den gestrichelten Linien angedeutet ist:
5 ° /\ a2 ai
6 0 0 ai+ao a
13
O1+a ι
])\8 Aus^angssignnl, das nach dem Umschalten von S1 und S , an die Leitung gegeben wir, ist deshalb
und das sind die PrUfzahlen die /on dem Sciüüssel gefordert worden.
Ein anderer rCntschlüsslor ist In Fig. 7 dargestellt, liier ist der Atidierer in zwei Teile geteilt, so daß die Schalter S und S1, durch einen einzigen Schalter S ersetzt werden können
ό ·
809812/1103
Al
Die oben beschriebenen "v'TiV.iah acn zur 'Entschlüsselung und Verschlüsselung beziehen sicli auf Gruppen /on 13;närzahlen, d h Nachrichten, die IUS Υ, ihlort bestehen, dio oinon -/on nur zwei W.rten annehmen können. Os ist jedoch /ortoilhal't, wenn die Z.ihlen ρ -Werte annehmen können, wobei ρ prim ist. Worm q ■ 1 ist, dann haben die Stufen eines Schiebe-. Speichers ρ stabile Zustände Hie Rechnungen werden in Kodulo -p durchgeführt stntt in Arodulo-2,und es ist möglich, daß IV'ultiplikntionen in den rückgekoppelten Verbindungen des Kennztffern-Schiebespoichvirs notwendig werdan. Ist η größer als 1, dann ist die in 1^rago ko.iiuiende ArJth'.notik iiicht uieiir einfach Arithmetik nach ?.Todulo p,sondern Arithmetik im entsprechenden Galois'sehen Feld Im besonderen ist die Anwendung /on Schlüsseln möglich,wo die Zahlen 2 verschiedene Werte • nnehmen. Dies führt zu der !Möglichkeit, Fehler in binären Nachrichten die in i-Zihlon Auf einmal übertragen werden, zu berichtigen, dieser Schlüssel kann etlichen "ohler in einer einzigen Z λ hl korrigier ei vjnd der grundlegende Kennziffern-Schiebespeicher ist in Fig 8 gezeigt Kreis deutet Γ^Multiplikationen mit dem Galoiß'sehen Feld-Clement
b an,UiK; d is Fold ist so ausgebildet, daß
bJ + b + 1 »0 ist.
For N'rli'jrer zeigt die /Vdition im Feld an und die Schiobespeicherstufen haben »zier stabile Zustände '"!ine geeignete und praktische "οπή der Schaltung ist in F;g. 9 gezeigt: die /ier Zustände der Stufen setzen sich hier aus zwoi Tiaren 'on Stufen nit zwei Zuständen
BAD :' 809812/1103

Claims (1)

  1. U24708
    Pocket 45 G03
    2 August 196 t Ua -en
    Patentansprüche
    1.) Vorfahren zur feststellung und Korrektur von "Köhlern, die bei (»er Übertragung von Pntangruppen auftreten, die mit Prüfdaten verschlüsselt sind, nach Patentanmeldung J 19 010, 42m, mit einem Verschlüssler, in dem durch Speicherung und Addition der zu übertragenden Hnten Prüfdaten abgeleitet und zusammen mit den Informationsdaten übertragen werden, und einem Sntschlüsseler, in dem durch Speicherung und Addition der übertragenen Dofton ein ^ohler der Datengruppe festgestellt und korrigiert wird, dadurch gekennzeichnet, daß im Entschlüsse ler die übertragenen Daten (o. -n ) einer Datengruppe reihenweise
    "17 ,
    einem Ditengruppen-Schiebeepeichor (5) und einer Konnziffern-Rechen schaltung (3,4) während der Speicher-Eingabe zeit (t.-t^) der Datengrupp» parallel zugeleitet werden, und daß die Kennzifferh-Hcchenschaltung (3,4) mit einer i'ehlerprüfschaltung (7) verbunden ist, welche die aus dem Schiebeepeicher austretende Patongruppe ( l«-a7) während der Speicher-Ausgabezeit (*8"ιΐ4^ <5er ^^tengruppe korrigiert (^ig '.')
    8 0 r5 ι"« : > "
    6.) 'einrichtung zur Durchführung des Verfahrens nach den Ansprüchen I bis 5, dadurch gekennzeichnet, d=i3 in der Kennziffern-flechenschaltung zwischen den Stufen des Konnziffern-Schiebespeichors und dessen ι
    TTingang mehrere P.iodulo-Zwei-Addierwerke in Reihe angeordnet sind (^ig. 7).
    7.) Einrichtung zur Durchführung des Verfahrens nach den Ansprüchen 1 bis 6, dadurch gekennzeichent, daß die zwischen den .Stufen des '
    Kennziffern-Schiebespeichore und dessen Eingang angeordneten ivTodulo-Zwei-Addierwerke umschaltbar sind (Fig. 7).
    Ο.) -11Ii!richtung zur Durchführung des Verfahrens nach den Ansprüchen 1 bis 7, dadurch gekennzeichent, daß zwischen den Stufen des Kennziffern-Schiebespeichers und dessen Eingang eine Multipliziereinrichtung angeordnet ist (Pig. 9).
    9.) Einrichtung zur Durchführung des Verfahrens nach den Ansprüchen ■ I fels Ss dadurch gekennzeichnet, daß die Stofensahl des Kennziffern-Sehiebespeiehers doppelt s© grsS ist wis dl© Anzahl der übertragenen Prüfdoisn.
    809812/1 103
DE19611424708 1960-08-04 1961-08-03 Feststellung und Korrektur von Fehlern bei der UEbertragung von Datengruppen Pending DE1424708A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB2701360 1960-08-04

Publications (1)

Publication Number Publication Date
DE1424708A1 true DE1424708A1 (de) 1968-12-12

Family

ID=10252771

Family Applications (2)

Application Number Title Priority Date Filing Date
DENDAT1302514D Withdrawn DE1302514B (de) 1960-08-04
DE19611424708 Pending DE1424708A1 (de) 1960-08-04 1961-08-03 Feststellung und Korrektur von Fehlern bei der UEbertragung von Datengruppen

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DENDAT1302514D Withdrawn DE1302514B (de) 1960-08-04

Country Status (5)

Country Link
CH (1) CH415735A (de)
DE (2) DE1424708A1 (de)
ES (1) ES269545A2 (de)
GB (1) GB971206A (de)
NL (1) NL257882A (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3427444A (en) * 1965-02-15 1969-02-11 Ibm Coding circuits for data transmission systems

Also Published As

Publication number Publication date
CH415735A (de) 1966-06-30
GB971206A (en) 1964-09-30
DE1302514B (de) 1970-11-26
NL257882A (de)
ES269545A2 (es) 1962-01-01

Similar Documents

Publication Publication Date Title
DE2649355C2 (de) Verfahren und Anordnung zur Übertragung einer Bitfolge
DE2357004A1 (de) Verfahren und einrichtung zur fehlerkorrektur fuer daten
DE2659031A1 (de) Fehlerkorrektur- und -steuersystem
DE2221171A1 (de) Fehlerkorrigierendes Datenuebertragungssystem
DE2247534A1 (de) Additions- und subtraktionsvorrichtung
DE1959231C3 (de) Verfahren und Vorrichtung zur Korrektur von bis zu drei Fehlern eines aus 23 Bits bestehenden Codewortes
DE1964358A1 (de) Korrekturanordnung fuer zufaellige Fehler und Fehleranhaeufungen
DE3013126A1 (de) Fehlerdetektor
DE1424708A1 (de) Feststellung und Korrektur von Fehlern bei der UEbertragung von Datengruppen
DE1934675A1 (de) Fehlererkennungsverfahren fuer Datenuebertragungssysteme
DE2057256A1 (de) Verfahren und Schaltungsanordnung zur Datensicherung bei der UEbertragung binaerer Daten
DE1774225A1 (de) Fehlerkorrekturschaltung
DE1524884C3 (de) VerfahFen und Schaltungsanordnung zur Übertragung digitaler Nachrichten unter Bildung und Einfügung von Prüfbits
DE1296192B (de) Binaere Codeschaltung
DE1937259B2 (de) Selbstpruefende fehlererkennungsschaltung
DE1917841A1 (de) Anordnung zur Bildung quasizufaelliger Ziffernfolgen
DE69006774T2 (de) Verfahren zum Verschlüsseln einer Folge, die aus mindestens einem Symbol besteht.
DE1018657B (de) Mit Impulsgruppen nach der binaeren Zaehlweise arbeitendes Rechengeraet
DE2455477C3 (de) Verfahren zur Sprachverschleierung durch zeitliches Vertauschen der Sprachabschnitte
DE2855865C3 (de) Verfahren und Einrichtung für eine elektronische Datenverarbeitungsanlage zur Prüfung der aus einer Instruktion abgeleiteten Steuersignale
DE2704258C3 (de) Digital-Analog-Wandler
DE1449837A1 (de) Verfahren und Vorrichtung zur Pruefzeichenherstellung fuer die Informationsabsicherung
DE1424539C (de) Verfahren und Vorrichtung zum Prüfen der Schreib und Lesevorgange eines Matrix Kernspeichers
DE2252670C3 (de) Verfahren und Anordnung zum Ver- und Entschlüsseln von Datenblöcken
DE1449557C3 (de) Schaltungsanordnung zum Erkennen von Impulskodezeichen