DE2704258A1 - Digital-analog-wandler - Google Patents

Digital-analog-wandler

Info

Publication number
DE2704258A1
DE2704258A1 DE19772704258 DE2704258A DE2704258A1 DE 2704258 A1 DE2704258 A1 DE 2704258A1 DE 19772704258 DE19772704258 DE 19772704258 DE 2704258 A DE2704258 A DE 2704258A DE 2704258 A1 DE2704258 A1 DE 2704258A1
Authority
DE
Germany
Prior art keywords
circuit
input
gate
output
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772704258
Other languages
English (en)
Other versions
DE2704258C3 (de
DE2704258B2 (de
Inventor
Willem Petrus Van Deursen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2704258A1 publication Critical patent/DE2704258A1/de
Publication of DE2704258B2 publication Critical patent/DE2704258B2/de
Application granted granted Critical
Publication of DE2704258C3 publication Critical patent/DE2704258C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/86—Digital/analogue converters with intermediate conversion to frequency of pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

N.V.I.
PHN 8 VMAL/WIJN'/RJ
"Digital-Analog-Wandler".
Die Erfindung bezieht sich auf einen Digital-Analog— Wandler , wobei in einer Vergleichsschaltung eine einer digitalen Zahl entsprechende Eingangssignalkombination mit einer einer periodisch auftretenden Rtihe von Zahlen entsprechenden Signalkombination verglichen wird, die von einer ständig von einem Taktimpuls gesteuerten Zählerschaltung erzeugt wird, und die ein impulsförmiges Ausgangssignal erzeugt, dessen mittlerer Wert dem Vert der umzuwandelnden digital Zahl entspricht.
Aus der U.S. Patentschrift 3836908 ist ein
709833/082S
- st-
PHN 8302 17.12.76
.sr·
Digital-Analog-Wandler der obengenannten Art bekannt. Ein derartiger Wandler bietet den Vorteil, dass darin kein kostspieliges Präzisionswiderstandsnetzwerk verwendet zu werden braucht, so dass der Wandler fast völlig als integrierte Schaltung ausgebildet werden kann.
Die Erfindung hat zur Aufgabe, einen derartigen Wandler für eine Ausbildung in integrierter Schaltungstechnik noch besser geeignet zu machen.
Ein Digital-Analog-Wandler der eingangs erwähnten Art weist deswegen nach der Erfindung das Kennzeichen auf, dass die Vergleichsschaltung eine sequentielle Vergleichsschaltung ist, in der nacheinander Signale entsprechend jeder der Ziffern der digitalen Zahl mit denen verglichen werden, die den Ziffern der von der Zählerschaltung erzeugten Reihe von Zahlen entsprechen.
Durch diese Massnahme kann die Schaltungsanordnung mit wesentlich weniger Elementen funktionieren, während die Anzahl Verbindungen zwischen den Elementen viel geringer ist als bei den bekannten parallel arbeitenden Wandlerschaltungen. Weil dieser Typ von Wandlerschaltung, der mit einer Zwischenumwandlung von "digitaler Darstellung nach Impulsanzahl der Umwandlungsperiode oder Impulsbreite pro Umwandlungsperiode arbeitet, praktisch nur un Schal-
709833/082·
PHN 8302 17-12.76
tungsanordnungen verwendet wird, in denen die Umwandlung sgeschwindigkeit nicht hohen Anforderungen entsprechen muss, wie beispielsweise bei Schaltungen zum Erzeugen von Abstiiran- oder Einstellspannungen, beispielsweise in Fernsehempfängern, ist in diesen Schaltungsanordnungen die etwas geringere Umwandlungsgeschwindigkeit einer seriellen Schaltungsanordnung von untergeordneter Bedeutung.
Nachstehend werden für digitale Zahlen und Ziffern und entsprechende Signalkombinationen und Signale im allgemeinen dieselben Ausdrücke verwendet.
Wenn die umzuwandelnde digitale Zahl eine gerade Anzahl Ziffern hat und die Ziffer mit dem grössten Wert mit der Ziffer mit dem geringsten Wert der Vergleichungszahl verglichen wird usw., kann die Schaltungsanordnung besonders einfach ausgebildet werden, weil das Abtasten der Vergleichszahl mit Sprüngen erfolgen kann, wobei jeweils die zwischenliegende Ziffer umgangen wird.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigen:
Fig. 1 ein Blockschaltbild eines erfindungsgemässen Digital-Analog-Wandlers,
Fig. 2 eine Anzahl Vellenformen, die in
709833/0828
PHN 8302 17.12.76
der Schaltungsanordnung nach Fig. 1 auftreten.
In Fig. 1 enthält ein Schieberegister 1 die umzuwandelnde digitale Zahl. Eine Zählschaltung 3 liefert eine digitale Vergleichszahlenreihe, deren Wert mit dem der umzuwandelnden 7.Uh.]. verglichen wird, und zwar durch einen Vergleich der Ziffern mit den Ziffern der umzuwandelnden digitalen Zahl im Register 1. Dies erfolgt in einer Vergleichsschaltung 5» die ein Impulssignal abgibt, dessen mittlerer Wert dem Wert der umzuwandelnden digitalen Zahl proportional ist. Dieses Impulssignal wird in einer Integrationsschaltung 7» die eine vom Impulssignal betätigte Auflade- und Entladeschaltung sein kann, in eine Gleichspannung umgewandelt, die dem Wert der umzuwandelnden digitalen Zahl entspricht.
Das Schieberegister 1 ist ein Umlaufschieberegister. Es enthält eine Anzahl Stufen 9» 11, 13, 15, 17,.19, die aus je einer Flip-Flop-Schaltung vom D-Typ bestehen können. Eine Flip-Flop-Schaltung vom D-Typ kann aus einer JK-Flip-Flopschaltung bestehen, deren K-Eingang über einen Inverter mit dem J-Eingang verbunden ist und deren J-Eingang als D-Eingang der D-Flip-Flopschaltung bezeichnet wird. Zu dem Auftrittszeitpunkt eines Taktimpulses, der einem T-Eingang einer Schaltung zugeführt wird, wird die Information, die an einem
709R33/0826
- JZ -
PHN 8302 17-12.76
D—Eingang vorhanden ist eingeschrieben und dann an einem Q-Ausgang verfügbar. Der Q-Ausgang der letzten Stufe 19 ist über eine Torschaltung aus einem UND-Tor 21, einem ODER-Tor 23 und einem UND-Tor 25 mit dem D-Eingang des ersten Teils verbunden. Bevor die Umwandlung erfolgt, wird mit Hilfe dieser Torschaltung 21, 23, 25, das Schieberegister 1 mit der umzuwandelnden digitalen Zahl gefüllt. Ein Eingang 27, der am UND-Tor 25 liegt, wird dann hoch gemacht, wodurch das UND-Tor 25 leiten kann und über einen invertierenden Eingang das UND-Tor 21 gesperrt wird, was vermeidet, dass Information vom Ausgang des Schieberegisters 1 wieder seinem Eingang zugeführt wird. Das. UND-Tor 25 gibt nun Signale, die einem Eingang 29 zugeführt werden und die den Zahlen der umzuwandelnden digitalen Zahl entsprechen, über das ODER-Tor 23 zum D-Eingang der ersten Stufe 9. Das Schieberegister 1 wird nun derart gefüllt, dass die Ziffer mit dem niedrigsten Wert (least significant bit) in die letzte Stufe 19 gelangt und die Ziffer mit dem höchsten Wert (most significant bit) in die erste Stufe 9· Nachdem das Schieberegister 1 gefüllt ist, wird der Eingang 27 niedrig, wodurch das UND-Tor 25 sperrt und das UND-Tor 21 Signale vom Ausgang der letzten Stufe 19 über das ODER-Tor 23 zum D-Eingang der ersten Stufe weiterleitet. Das
709833/0826
PHN 8302 17.12.76
27ΠΑ258 •J-
Einschieben sowie das Umlaufen der Information im Schieberegister erfolgt unter dem Einfluss eines einem Eingang 31 zugeführten Taktimpulses. Dieser ist in Fig. 2 durch 231 bezeichnet.
Die Zählschaltung 3 enthält ein Umlaufregister mit einer Anzahl hintereinander geschalteter Stufen 33. 35, 37, 39, 41, 43, die je durch eine Flip-Flop-Schaltung vom D-Typ gebildet werden. Der Q-Ausgang der letzten Stufe 43 ist über ein Exclusiv-ODER-Tor 45 mit dem D-Eingang der ersten Stufe 33 verbunden. Dieses Tor 45 erhält weiter ein Ausgangssignal von einem Q-Ausgang einer D-Flip— Flop-Schaltung 47. Das Q-Ausgangs signal der letzten Stufe und das Q-Ausgangssignal der D-Flip-Flopschaltung 47 werden weiter einem UND-Tor 49 zugeführt, dessen Ausgang an einem Eingang eines ODER-Tores 51 liegt. Ein anderer Eingang des ODER-Tores 51 bekommt einen Impuls zugeführt, der in Fig. 2 durch 253 bezeichnet ist und durch den eine im Schieberegister 3 vorhandene Zahl um einen Wert eins erhöht und abermals eingeschoben wird. Dies erfolgt in Zusammenarbeit mit der D-Flip-Flop-Schaltung hl und den Toren 45 und 49. Der Q-Ausgang der D-Flip-Flop-Schaltung bleibt hoch, bis der Ausgang der letzten Stufe 43 des Schieberegisters der Zählschaltung 3 niedrig wird, wodurch dann
709833/T382«
PHN 8302
das UND-Tor 49 gesperrt wird. Dadurch wird beim nachfolgenden Taktimpuls der Q-Ausgang der D-Flip-Flop-Schaltung 47 niedrig. Das Tor 51» die D-Flip-Flop-Schaltung 47 und das Tor ^9 erfüllen die Ubertrag- bzw. carry-Funktion beim Addieren der Zahl eins zu der Zahl im Schieberegister 33 - 4-3· Das Addieren erfolgt durcli das Exclusiv-ODER-Tor h$.
Das Signal 2531 das das ODER-Tor 51 vor dem Anfang des Addiervorgangs hoch macht, wird von einem UND-Tor 53 erhalten, das einen Teil eines Impulsgenerators 55 bildet.
Der Impulsgenerator 55 enthält drei D— Flip-Flopschaltungen 57» 59» 61, die an ihrem T-Eingang den Taktimpuls zugeführt bekommen. Der Q-Ausgang der Flip-Flopschaltung 57 liegt am D-Eingang der Flip-Flop-Schaltung 59 und der Q-Ausgang derselben an einem UND-Tor 63, dessen anderer Eingang am Q-Ausgang der Flip-Flopschaltung 61 liegt. Der Q-Ausgang der Flip-Flopschaltung 59 liegt an einem Eingang eines UND-Tores 65, dessen anderer Eingang mit dem Q-Ausgang der Flip-Flopschaltung 61 verbunden ist. Die Ausgänge der Tore 63 und 65 liegen über ein ODER-Tor 67 am D-Eingang der Flip-Flopschaltung 6i. Von dieser Flip-Flopschaltung 61 liegt der Q—Ausgang an einem Eingang eines UND— Tores 69f dessen anderer Eingang am Ausgang eines
709833/0828
PHN 8302 17.12.76
UND-Tores 71 liegt, dessen Eingänge mit den Q- Ausgängen der Flip-Flopschaltungen 59 bzw. 57 verbunden sind. Der Ausgang des Tores 71 liegt am D-Eingang der Flip-Flopschaltung 57« An diesem Ausgang des Tores 71 tritt das Signal mit der Wellenform 271 nach Fig. 2 auf, am Ausgang des Tores 6Q die Wellenform 269, am Q-Ausgang der Flip-Flopschaltung 57 die Wellenform 2571 am Q-Ausgang der Flip-Flopschaltung 59 die Wellenform 259, am Q-Ausgang der Flip-Flop-Schaltung 61 die Wellenform 261, am Q-Ausgang der Flip-Flopschaltung 61 die Wellenform 262, am Q-Ausgang der Flip-Flopschaltung 59 die Wellenform 260 und am Q-Ausgang der Flip-Flopschaltung 57 die Wellenform 258.
Die Signale 271, 257 und 259 werden drei UND-Toren 73, 75 bzw. 77 zugeführt, deren andere Eingänge an den Q-Ausgängen der Flip-Flopschaltungen 33t 37 bzw. kl der Zählschaltung 3 liegen. Dadurch wird Ober ein ODER-Tor 79, das mit den Ausgängen der UND-Tore 73, 75, 77 verbunden ist, ein Eingangssignal zur Vergleichsschaltung 5 abgegeben, das nacheinader während eines Zeitabschnittes T die
Q-Ausgangsspannung der ersten Stufe 33» während eines Zeitabschnittes T1 die der dritten Stufe 37» während eines Zeitabschnittes T„ die der fünften Stufe 4i, während eines Zeitabschnittes T„
709833/082·
PIIN 8302 17-12.76
die der ersten Stufe 33» während eines Zeitabschnittes T. die der dritten Stufe 37 und während eines Zeitabschnittes T die der fünften Teils kl ist.
Der Inhalt der Stufen der Zählerschaltung 3 und des Schieberegisters 1 ist in der untenstehenden Tafel als Funktion des betreffenden Zeitabschnittes wie in Fig. 2 bei der Wellenform 231 angegeben, wobei A die umzuwandelnde digitale Zahl mit den Ziffern A5, A4, A3, A2, Al, AO und B die vom Zähler 3 erzeugte Zahl mit den Ziffern B5, Bh, B3, B2, B1, BO ist.
709833/0828
- ys -
PHN 8302 17.12.76
Zählerschaltung 3 Schieberegister 1
Teil 33 35 37 39 2H 2O 9 11 13 15 17 19
το B^ B4 Β3 Β2 Β1 Βο Α5 \ Α3 Α2 Α1 Α_
Τ1 V Β5 Β3 Β2 Β1 Α0 Α5 \ Α3 Α2 ——
Τ2 Βι' Βο
B *
SJ I		 V Β5 Β2
Β3		 Α1 Α0 Α5 AU Α3 Αι
Τ3 B3- B2. ν V Β5 \ Α1 Α0 5
Τ4 V V V V —°— Β5 Α3 Α2 Α1 Αο Α5
Τ5 3 2 1 0 Α4 Α3 Α2 Α1 Α0
το B " B ·
O 5		 B4' V B2' B1' 4 3 Α1
T1 Αο Α5 Α4 Α3 A2
T2 Β," B0" B5. B4. B3J^ B2-A1 A0: A5 A4 A3 A^ T3 B2J. B1" B0" B5. B4. B3. A2 A1 AQ A5 A4 A
In den betreffenden Vergleichsperioden werden die unterstrichenen Ziffern in der Vergleichsschaltung 5 miteinander verglichen. Für die Tafel gut weiter, dass Β· = B + 1 und Β·· = B" + 1.
Der Eingang der Vergleichsschaltung 5 wird durch ein ODER-Tor 81 und ein UND-Tor 83 gebildet. Das ODER-Tor 81 gibt eine Ausgangsspannung ab, die
hoch ist, wenn A + B =1 ist, d.h. A ^B, und ' η m ' η ν? m
das UND-Tor 83, wenn A B = 1 ist, d.h. A < B . * η m η m
Während der ersten Verglexchsperxode TQ wird A_
709833/082$
- yi -
PHN 8302 17.12.76
mit B verglichen. Wenn A^ B ist, wird die hohe Ausgangsspannung des UND-Tores 83 über ein ODER-Tor 85 zum D—Eingang einer D-Flip-rFlopschaltung 87 weitergeleitet, die diesen Wert während der Periode T1 festhält. Wird nun A ^B,, so wird die Ausgangs spannung des ODER-Tores 8i niedrig. Diese Ausgangsspannung wird einem Eingang eines UND-Tores 89 zugeführt, dessen weitere Eingänge am Q—Ausgang der Flip—Flop-Schaltung 87 und über einen Inverter am Ausgang des Tores liegen, so dass die Wellenform 269 dafür sorgt, dass das Tor 89 während T_ immer gesperrt ist. Die AusgangsSpannung des UND-Tores 83 ist auch niedrig, wenn A1^ B. ist, und die D-Flip-Flopschaltung 87 übernimmt den Wert 0. Sollte dagegen A1 ^ B, sein, so wäre die Ausgangsspannung des Tores 89 hoch, und es würde wieder ein hoher Wert in die Flip-Flop-Schaltung 87 eingeschrieben werden. Am Ende eines Vergleichszyklus ist der Q-Ausgang der Flip-Flop-Schaltung 87 während des Zeitabschnittes TQ hoch, wenn A grosser als oder gleich der vom Zähler 3 gelieferten Vergleichszahl ist, und niedrig, wenn A kleiner als diese Vergleichszahl ist. Das Tor ist während T gesperrt, über ein UND-Tor 91 und ein ODER-Tor 93 wird während T das Q-Ausgangssignal der Flip-Flopschaltung 87 in der D-Flip-Flop-Schaltung 95 gespeichert, die diesen Wert Ober ein
709833/0828
- ys. -
PHN 8302 I7.I2.76
mit dem Q-Ausgang gekoppeltes UND-Tor 97t das an einem weiteren Eingang das invertierte Signal 269 zugeführt bekommt, bis zur folgenden Periode TQ festhält.
Weil die vom Zähler gelieferte Vergleichs
zahl durch Umkehrung der Signifikanz der Ziffern der B-Zahl erhalten wird, wird pro Periode eine Impulsanzahl zum Integrator 7 zugeführt, die von dem Wert der Zahl A abhängig ist. Wenn die Reihenfolge der
Signifikanz der Ziffern der B-Zahl nicht umgekehrt
wäre, hätte die von den Toren 73f 75» 77» 79 gebildete Abtastschaltung fortfallen können und könnte das Ausgangssignal der Flip-Flopschaltung kj als Vergleichssignal dienen. Es würde dann eine Impuls breitenmodulation des dem Integrator 7 zuzuführenden Signals auftreten, und zwar abhängig von dem Wert der A-Zahl.
Eine Kombination von Impuls-Anzahl und
Breite-Modulation kann dadurch erhalten werden, dass ο eine teilweise gespiegelte und-: teilweise nicht gespiegelte Reihenfolge der B- Ziffern genommen wird. Dies kann dadurch erfolgen, dass die Abtastschaltung den Ausgängen der Zählschaltung 3 angepasst wird. So kann beispielsweise die Zahl A5 A4 A3 A2 A1 AQ mit B3 B., B1 BQ B4 B5 verglichen werden, wenn in T_ der Ausgang der
Flip-Flopschaltung 33, in T1 der der Flip-Flop-
709833/082«
PHN 8302 17.12.76
Schaltung 37 und in den Perioden T bis T der der Flip-Flopschaltung 35 abgetastet wird.
Dadurch, dass bei dem beschriebenen sequentiellen Vergleich in einer Vergleichsperiode ein Teil einer Zahl B1 = B+1 und ein Teil einer Zahl B genommen wird, ist das Impulsmuster am Ausgang der Flip-Flopschaltung 95 etwas anders als bei einem Parallelverglexch. Die erhaltenen Ausgangs spannungen entsprechen einander in beiden Fällen jedoch völlig. Damit die genannten kleinen Unterschiede in den Impulsmustern ausgeglichen werden, könnte man mit dem Ausgang der Flip-Flopschaltung hj ein Schieberegister verbinden und mit der Abtastschaltung die Ausgänge der Zählerschaltung und dieses Schieberegisters abtasten. Die Schaltungsanordnung wird dann weniger einfach.
Der Impulsgenerator 55 kann weiter dazu verwendet werden, dem Eingang 27 des Schieberegisters 1 ein Signal zu liefern, wodurch das Einschreiben dieses Registers synchron zur Umwandlung verläuft.
Es dürfte einleuchten, dass durch eine Inversion in den Eingangssignalen der Tore 81 und 83 die Vergleichsschaltung 5 ein Signal liefern kann, das hoch ist, wenn die Vergleichszahl grosser ist als die A-Zahl.
709833/0826
PHN 8302 17-12.76
Wenn die Anzahl Ziffern einer umzuwandelnden digitalen Zahl ungerade ist, wird eine Anzahl Stufen des Schieberegisters der Zählerschaltung 3 ungerade, und die Abtastschaltung kann etwas verwickelter werden, wenn die gesamte Reihenfolgeumkehrung der B-Zahl erforderlich ist.
Wenn man die Α-Zahl mit umgekehrter Zifferreihenfolge in das Register 1 einschieben kann, kann für den beschriebenen Fall die Abtastschaltung fortfallen.
Damit eine kombinierte Impulsanζah1-Impulsbreitemodulation erhalten wird, kann auch der Inhalt der Zählschaltung 3 nach jedem Umlauf um dieselbe, beispielsweise ungerade Zahl erhöht werden. Die Zifferreihenfolge braucht dann nicht umgekehrt zu werden, und die Abtastschaltung kann fortfallen.
709833/0826
Leerseite

Claims (4)

  1. - IB -
    PHN 8302 17.12.76
    PATENTANSPRÜCHE;
    • 1.j Digital-Analog-Wandler, wobei in einer Vergleichsschaltung eine einer digitalen Zahl entsprechende Eingangssignalkombination mit einer einer periodisch auftretenden Reihe von Zahlen entsprechenden Signalkoirbination verglichen wird, die von einer ständig von einem Taktimpuls gesteuerten Zählerschaltung erzeugt wird, und die ein impulsform!ges Ausgangssignal erzeugt, dessen mittlerer Wert dem Wert der umzuwandelnden digitalen Zahl entspricht, dadurch gekennzeichnet, dass die Vergleichsschaltung (5) eine sequentielle Vergleichsschaltung ist, in der nacheinander Signale entsprechend jeder der Ziffern der digitalen Zahl mit denen, die den Ziffern der von der Zählerschaltung (3) erzeugten Reihe von Zahlen entsprechen, verglichen werden.
  2. 2. Digital-Analog-Wandler nach Anspruch 1, dadurch gekennzeichnet, dass die Zählerschaltung (3) ein Umlaufregister (33, 35, 37, 39, >1, 43) mit einer zwischen seinem Ausgang und seinem Eingang geschalteten Addierschaltung (45, ^7» ^9» 51) enthält, um den Zählinhalt nach jedem Umlaufvorgang um eins zu erhöhen, während die Ausgänge einer Anzahl Stufen (33, 37. 4i) des Umlaufregisters in einem der Art der Umwandlung angepassten Rhythmus von einer Abtastschaltung (73, 75, 77, 79) mit einem
    709833/0818
    ORIGINAL INSPECTED
    PHN 8302 17.12.76
    Eingang der Vergleichsschaltung (5) verbunden werden.
  3. 3· Digital-Analog-Vandler nach Anspruch 2, dadurch gekennzeichnet, dass das Umlaufregister der Zählerschaltung (3) eine gerade Anzahl von Stufen (33, 35, 37, 39, 2H, 43) hat, wobei die Ausgänge der ungeraden Stufen von der Abtastschaltung (73, 75, 77, 79) zyklisch abgetastet werden.
  4. 4. Digital-Analog-Wandler nach einem der vorstehenden Ansprüche, wobei einem Eingang der sequentiellen Vergleichsschaltung ein X-Signal und einem anderen Eingang ein Y—Signal zugeführt wird, dadurch gekennzeichnet, dass die sequentielle Vergleichsschaltung eine erste Torschaltung (83) enthält, deren Ausgangssignal XY ist, eine zweite Torschaltung (81), deren Ausgangssignal X + Y ist, eine dritte Torschaltung (85), der das Signal XY zugeführt wird und deren Ausgang an einem D-Eingang einer von dem Taktimpuls betätigbaren D-Flip-Flopschaltung (87) liegt, deren Q-Ausgang am Eingang einer vierten Torschaltung (89) liegtf an deren anderem Eingang der Ausgang der zweiten Torschaltung (81) zum Sperren dieser vierten Torschaltung am Anfang eines Vergleichszyklus liegt, während mit dem Q-Ausgang der D-
    709833/0826
    PHN 8302 17.12.76
    -3.
    Flip-Flopschaltung (87) weiter eine Speicherschaltung (911 93» 95f 97) zum Speichern des von der Vergleichsschaltung erhaltenen Signals während eines Zählzyklus verbunden ist.
    098 33/082·
DE2704258A 1976-02-11 1977-02-02 Digital-Analog-Wandler Expired DE2704258C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NLAANVRAGE7601365,A NL182115C (nl) 1976-02-11 1976-02-11 Digitaal-analoog-omzetter.

Publications (3)

Publication Number Publication Date
DE2704258A1 true DE2704258A1 (de) 1977-08-18
DE2704258B2 DE2704258B2 (de) 1979-06-13
DE2704258C3 DE2704258C3 (de) 1980-02-14

Family

ID=19825603

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2704258A Expired DE2704258C3 (de) 1976-02-11 1977-02-02 Digital-Analog-Wandler

Country Status (13)

Country Link
US (1) US4152698A (de)
JP (1) JPS6013335B2 (de)
AT (1) AT368331B (de)
AU (1) AU511388B2 (de)
BE (1) BE851264A (de)
CA (1) CA1114508A (de)
DE (1) DE2704258C3 (de)
ES (1) ES455765A1 (de)
FR (1) FR2341230A1 (de)
GB (1) GB1516607A (de)
IT (1) IT1075719B (de)
NL (1) NL182115C (de)
NZ (1) NZ183279A (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4551682A (en) * 1983-01-03 1985-11-05 Commodore Business Machines, Inc. Digital sine-cosine generator
AU566965B2 (en) * 1984-11-12 1987-11-05 Timeback Systems Inc. A/d conversion
US6177901B1 (en) * 1999-02-03 2001-01-23 Li Pan High accuracy, high speed, low power analog-to-digital conversion method and circuit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2907021A (en) * 1956-12-31 1959-09-29 Rca Corp Digital-to-analogue converter
US3521036A (en) * 1966-11-01 1970-07-21 Stromberg Carlson Corp Binary coded decimal counter
US3707713A (en) * 1970-10-13 1972-12-26 Westinghouse Electric Corp High resolution pulse rate modulated digital-to-analog converter system
US3942171A (en) * 1974-04-03 1976-03-02 Texas Instruments Incorporated Scanning system for digital-analog converter
US4009374A (en) * 1976-05-17 1977-02-22 Rockwell International Corporation Pseudo-random bidirectional counter

Also Published As

Publication number Publication date
NL182115C (nl) 1988-01-04
AT368331B (de) 1982-10-11
US4152698A (en) 1979-05-01
AU2211477A (en) 1978-08-17
BE851264A (fr) 1977-08-09
CA1114508A (en) 1981-12-15
DE2704258C3 (de) 1980-02-14
AU511388B2 (en) 1980-08-14
JPS5298458A (en) 1977-08-18
NL182115B (nl) 1987-08-03
ES455765A1 (es) 1978-01-01
IT1075719B (it) 1985-04-22
NL7601365A (nl) 1977-08-15
FR2341230A1 (fr) 1977-09-09
DE2704258B2 (de) 1979-06-13
FR2341230B1 (de) 1982-10-15
ATA81477A (de) 1982-01-15
NZ183279A (en) 1980-03-05
GB1516607A (en) 1978-07-05
JPS6013335B2 (ja) 1985-04-06

Similar Documents

Publication Publication Date Title
DE1537062B2 (de) Schlüsselgenerator
DE2145119B2 (de) Dateneingabevorrichtung
DE1919345B2 (de) Rahmensynchronisiervorrichtung für einen orthogonalen oder biorthogonalen Decoder
DE2805294C2 (de) Codierende Übertragungsanlage für Faksimile-Signale
DE2153542A1 (de) Codierer für eine binäre Informationsbitfolge
DE1957872A1 (de) Digital-Analog-Umsetzer
DE1437367B2 (de) Schaltungsanordnung zum umwandeln binaerer impulssignale in solche mit zumindest dreimoeglichen pegeln derart dass der gleichstrompegel des resultierenden signales null ist
DE2041349B2 (de) Vorrichtung zur ziffernmäßigen Anzeige schnell veränderlicher physikalischer Meßgrößen
DE961222C (de) Anordnung zur Umwandlung von elektrischen Code-Impulsgruppen aus der binaeren in diedezimale Darstellungsweise
DE2618633C3 (de) PCM-Decodierer
EP0002478A1 (de) Kryptogrammwandler
DE3131897A1 (de) Steuersignal-multiplexschaltung
DE2543355B2 (de) Schaltungsanordnung zur Erzeugung von Signalen eines Mehrfrequenz-Code
DE2450344A1 (de) Schaltungsanordnung zur digitalfrequenz-multiplikation
DE2704258A1 (de) Digital-analog-wandler
DE2058682B2 (de) Mehrstufiger zaehler
DE2146108A1 (de) Synchrone Pufferanordnung
DE2324542A1 (de) Schaltungsanordnung zur frequenzdifferenziellen phasenmodulation
DE1599080C3 (de) Zahlendarstellungseinnchtung zur Anzeige einer mehrstelligen Zahl
DE3046772A1 (de) Taktgenerator
DE1286101B (de) Einrichtung zum Verteilen serienmaessig eingegebener Impulse auf parallele Ausgaenge
DE3043727A1 (de) Verfahren zum periodischen wandeln eines digitalwertes in einen analogwert
DE2408126A1 (de) Schnellcodiersystem
DE1287629B (de)
DE2039758C3 (de) Verfahren zur Umsetzung von Analogwerten in Digitalwerte sowie Analog-Digital-Umsetzer zur Durchführung des Verfahrens

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee