DE2041349B2 - Vorrichtung zur ziffernmäßigen Anzeige schnell veränderlicher physikalischer Meßgrößen - Google Patents

Description

Die Erfindung bezieht sich auf eine Vorrichtung zur ziffernmäßigen Anzeige schnell veränderlicher physikalischer Meßgrößen zur Unterdrückung von Flattererscheinungen bei der Anzeige.

Bei der Ausgabe von Informationen in Form diskreter Ziffern, die aus einem sich ständig ändernden elektrischen Signal gewonnen werden, entsteht das Problem der Fehlerauflösung. Dieses Problem besteht darin, daß die zu messende Größe sich um sehr kleine Beträge ändern kann. Sie kann sich insbesondere um einen Betrag ändern, der kleiner ist als die kleinste Änderung, welche an der Ziffernanzeige erscheinen kann. Daher weist die Ziffer mit dem kleinsten Stellenwert bzw. die rangniedrigste Ziffer auf der Anzeige stets einen Fehler von plus oder minus einer Einheit auf. Da der Fehler zeitlich gesehen einer zufälligen Schwankung unterliegt, kann die rangniedrigste Ziffer an der Anzeige ständig jedesmal beim Eintreffen eines Signals zwischen aufeinanderfolgenden Ziffern wechseln. Dies geschieht nicht wegen einer Änderung des gemessenen Parameters, sondern wegen dieser zufälligen Fehlerverteilung.

Die Auswirkung dieser Schwankung oder dieses Flatterns einer Ziffer kann störend für eine Person wirken, welche versucht, eine Anzahl tolcher Anzeigegeräte zu überwachen. Beispielsweise muß ein Pilot auf einem Flugzeuginstrumentenbrett, das eine Vielzahl solcher Ziffernanzeigevorrichtungen enthält, die Vorrichtungen periodisch überfliegen, um Informationen über die überwachten Größen zu erhalten. Das Flattern der rangniedrigsten Ziffer der Anzeigevorrichtungen kann nicht nur störend wirken, sondern es kann auch für die Person fast unmöglich machen zu erkennen, welche Ziffern angezeigt werden.

Bisher wurde das Problem dadurch gelöst, daß man in die Anzeigevorrichtung eine elektrische oder eine mechanische Dämpfung einführte. Auf diese Weise wird eine schnelle Änderung einer Ziffer unmöglich gemacht Zwar beseitigt diese Lösung das Flattern, aber es wird auch eine schnelle Änderung, die auf eine tatsächliche Änderung der überwachten Größe zurückzuführen ist, gehemmt Es wurde daher eine große Ansprechgeschwindigkeit auf Änderungen in den überwachten Größen notwendigerweise der Verhinderung des Flatterns geopfert
Es ist deshalb Aufgabe der Erfindung, eine Vorrichtung zur ziffernmäßigen Anzeige zu schaffen, die eine große Ansprechgeschwindigkeit aufweist und die trotzdem in den letzten Anzeigestellen eine eindeutige und klar ablesbare Anzeige liefert

Diese Aufgabe wird erfindungsgemäß durch die

Kombination der im Patentanspruch gekennzeichneten Merkmale gelöst

Die mit der Erfindung erzielbaren Vorteile bestehen insbesondere darin, daß jede Veränderung in der Anzeige gehemmt wird, wenn der Vergleich zwischen dem neuen digitalen Signal und dem vorhergehenden eine ungeradzahiige numerische Änderung ergibt (d. h. um 1, 3, 5 ...). Das Flattern oder das willkürliche Schwanken zwischen benachbarten Ziffern wird dadurch verhindert, daß die Anzeige von ungeradzahligen numerischen Änderungen verhindert wird. Um das System immer auf den neuesten Stand zu bringen und Änderungen um ungeradzahlige Werte zuzulassen, wird diese Hemmung in bestimmten, zeitlich gesteuerten Abständen aufgehoben und dadurch ermöglicht, daß die neue Information angezeigt wird, und zwar unabhängig von der Augenblicksgröße des Bits mit dem kleinsten Stellenwert Dieser Vorgang findet mit relativ kleiner Geschwindigkeit statt, und dadurch ist es möglich, die Anzeige ohne störendes Flattern visuell zu überwachen.

Die Erfindung wird nun anhand der folgenden Beschreibung und Zeichnung von Ausführungsbeispielen näher erläutert

F i g. 1 ist ein Blockschaltbild der Grundbaueinheiten der Ziffernanzeige gemäß einem Ausführungsbeispiel der Erfindung;

F i g. 2 ist ein Binärcode, der für die Verwendung bei der Vorrichtung gemäß einem Ausführungsbeispiel der Erfindung geeignet ist;
Fig.3 ist ein Blockschaltbild von einem zweiten Ausführungsbeispiel der Erfindung und zeigt die einzelnen Baueinheiten mit weiteren Einzelheiten;

F i g. 4 ist eine Übersichtstafel zur Veranschaulichung der Arbeitsweise des Komparators;
F i g. 5 ist ein Schaltbild der logischen Elemente, die den Komparator gemäß F i g. 2 bilden.

In der F i g. 1 wird ein Wandler 1 gezeigt, der typischerweise zur Überwachung der Triebwerksgeschwindigkeit, des Öldrucks, der Brennstoffzufuhr usw. verwendet werden kann und ein Signal abgibt.

Dieses Signal betätigt einen Frequenzmodulator 2, der eine kontinuierlich variable Frequenz, welche analog zu dem überwachten Parameter ist, an einen Analog-Digital-Wandler 3 liefert. Eine Quelle für periodische Signale, beispielsweise ein Zeitgeber 4, betätigt einen Auswerteschalter 5 mit einer vorgegebenen Geschwindigkeit, welche der höchstzulässigen Geschwindigkeit der Allzeigeänderung entspricht. Die quantifizierte Ausgangsgröße des Wandlers 3 liegt in Form von parallelen binären Bits vor, die jeweils auf separaten Ausgangsleitungen 6 bis 9 vorhanden sind. In der beschriebenen Ausführungsform sollen insgesamt 10 Ziffern wahlweise dargestellt werden. Dies bedeutet, daß 4 Bits verfügbar sein müssen, um mindestens 10

Permutationen oder Binärsignale zu liefern.

Von den obenerwähnten Leitungen 6 bis 9 ist die Leitung 9 diejenige, welche das rangniedrigste Bit des Binärsignals aberträgt Die digitalen Größen werden den Eingangsanschlüssen eines Speicherregisters 10 zugeführt, und die Schaltzustände der Ausgangsanschlüsse des Registers stellen die Binärzahl dar, welche der Ziffer entspricht, die von der Anzeigevorrichtung 11 angezeigt wird. Das rangniedrigste Bit der zuletzt erzeugten Binärzahl sei mit Xbezeichnet Es wird auch einem Eingang des (Comparators 12 zugeführt Das rangniedrigste Bit der Binärzahl, welche der gerade angezeigten Ziffer entspricht und mit X* bezeichnet ist wird dem anderen Eingang des !Comparators 12 zugeführt Wenn der Komparator 12 eine Übereinstimmung der Polaritäten der Bits λ" und X* feststellt liefert der Komparator 12 an den Eingang L des Registers 10 ein Verriegelungs- oder Übertragungssignal. Das Verriegelungssignal veranlaßt das Register 10, die binären Signale auf den Leitungen 6 bis 9 zur Anzeigevorrichtung 11 zur Umwandlung digitaler in numerische Zahlen zu übertragen. Wenn die Polaritäten nicht übereinstimmen, was darauf hindeutet, daß eine Änderung entsprechend einer ungeraden Zahl stattgefunden hat, dann erfoigt kein Verriegelungssignai, und das Register 10 wird nicht betätigt

Es ist ferner eine Ergänzungsvorrichtung 13 vorgesehen, um zu gestatten, daß periodisch neue Informationen auf den Leitungen 6 bis 9 an die Anzeigevorrichtung 11 weitergegeben werden, unabhängig von der Polarität so der dann vorliegenden rangniedrigsten Bits. Um dies zu erreichen, liefert die Ergänzungsvorrichtung 13 ein Verriegelungssignal, nachdem eine vorgegebene Zahl von Taktimpulsen gezählt wurde.

Infolge des inhärenten Fehlers bei der Auswertung der modulierten Frequenz ist das rangniedrigste Bit nur während der Hälfte aller vorkommenden Bits richtig. Aus diesem Grunde unterliegt das rangniedrigste Bit willkürlichen Schwankungen, welche verursachen können, daß die Anzeigevorrichtung jedesmal bei der -to Auswertung der analogen Frequenz zwischen aufeinanderfolgenden Ziffern wechselt Um diesen unerwünschten willkürlichen Wechsel oder das Flattern zu verhindern, werden gemäß dem Ausführungsbeispiel der Erfindung alle ungeradzahligen numerischen Änderungen gehemmt.

Wie bereits erörtert, bilden die digitalen Signale, die aus binären Bits auf den Ausgangsleitungen 6 bis 9 des Wandlers 3 für die Umwandlung von Frequenzen in digitale Größen bestehen, die notwendige Information, um auf der Anzeigevorrichtung 11 eine der Zahlen 1 bis 10 auszuwählen. Es wird ein Binärcode, beispielsweise der in F i g. 2 wiedergegebene Code, gewählt, so daß die in Spalte 4 angezeigten rangniedrigsten Bits sich bei aufeinanderfolgenden Ziffern in ihrer Polarität abwech- « sein. Die Polarität der rangniedrigsten bzw. den kleinsten Stellenwert anzeigenden Bits muß sich daher notwendigerweise umkehren, damit an der Anzeigevorrichtung aufeinanderfolgende Ziffern angezeigt werden. Indem eine Änderung der Anzeige verhindert wird, wenn das mit X bezeichnete rangniedrigste Bit eine andere Polarität als das mit X* bezeichnet« Bit besitzt, wird die Anzeige daran gehindert, zwischen aufeinanderfolgenden Ziffern zu wechseln oder zu flattern. Durch den Komparator 12 wird auch die Änderung del Anzeige verhindert wenn die Änderung irgendeine ungerade Zahl (d. h. 3, !*, 7,9) beinhalten würde, welche nicht auf einen zufälligen Fehler zurückzuführen ist, sondern Änderungen in dem gemessenen Parameter darstellt Aus diesem Grunde ist die Ergänzungsvorrichtung 13 vorgesehen, damit solche Ziffernänderungen in vorgegebenen Zeitintervallen stattfinden können.

Eine nähere Erläuterung der Vorrichtung gemäß F i g. 1 ergibt sich aus F i g. 3. Dort ist ersichtlich, daß der Inhalt des Registers 10 auf den Decodierer 14 übertragen wird, welcher Signale an den Treiber 15 liefert Der Treiber 15 hat in diesem Ausführungsbeispiel fünf Ausgangsleitungen, die jeweils zu einem von fünf Elektromagneten führen, welche zur selektiven Anzeige einer gewünschten Ziffer vorgesehen sind. Indem eine der fünf Leitungen entweder mit einer positiven oder negativen Spannung versorgt wird, enthält man zehn Kombinationen für die Auswahl einer der zehn an der Anzeige 16 verfügbaren Ziffern.

Der Zeitgeber 4 betreibt den Auswerteschalter 5 und übermittelt eine Impulsfolge auf den Flip-Flop 17. Eine Zeitverzägerungsschaltung 18 stellt den Flip-Flop 17 nach Ablauf eines vorgegebenen Ze^ntervalls zurück.

Das Vergleichsgatter 19 erhält die Ac;gangssignale X bzw. X* (welche die rangniedrigsten Bits aus dem neuen und dem vorherigen Signal darstellen) an den Eingangsanschlüssen A bzw. D. Die Inverter 20 und 21 sind se geschähet, daß sie umgekehrte Ausgangssignale A"und X* an die Anschlüsse Cbzw. B geben. Wie aus der Übersichtstafel der F i g. 4 ersichtlich, wird bei Koinzidenz der Polaritäten von X und X* eine binäre »1« am Ausgang erscheinen.

Das so gewonnene Ausgangssignal wird dem Eingang A des Vergleichsgatters 22 zugeführt, welches den gleichen Aufbau wie das Gatter 19 besitzt Das Gatter 22 liefert eine binäre »0« am Ausgang, wenn die Anschlüsse A und B mit übereinstimmenden Ausgangssignalen entsprechend der binären »1« von dem Gatter 19 und dem Flip-Flop 17 versorgt werden oder wenn die Anschlüsse C und D mit einem Ausgangssignal entsprechend der binären »1« vom Flip-ίΠορ 24 versorgt werden. Das Ausgangssignal der binären »0« bildet ein Verriegelungssignai und veranlaßt das Speicherregister 10, wenn es dem Anschluß L des Registers zugeführt wird, die binären Signale auf den Leitungen 6 bis 9 an den Decodierer 14 weiterzugeben, wodurch der Treiber 15 und die Anzeige 16 betätigt werden.

Somit gestattet die vorstehend beschriebene Vorrichtung nur eine Änderung der Anzeige um eine gerade Zahl. Deshalb muß eine Ergänzungsfunktion vorgesehen sein, damit die Anzeigevorrichtung periodisch das digitale Ausgangssignal des Analog-Digital-Wandlers unabhängig von der Polarität des rangniedrigsten Bits des Eingangssignals wiedergeben kana Die hierfür ver endete Ergänzungsvorrichtung umfaßt den Zähler 23, den Flip-Flop 24 und das Gatter 22. Der Zähler und der Flip-Flop werden jedesmal dann zurückgestellt wenn von dem Gatter 22 ein Verriegelungssignal erzeugt wird, und es wird dann eine neue Zählung begonnen.

Nachdem eine vorgegebene Zahl von Zeitgeberimpulsen gezählt worden sind und keine Koinzidenz von X und X* auftritt, um ein neues Verriegelungsiignal zu bewirken, wird der Flip-Flop 24 durch den Zähler 23 getriggert und gibt eine binäre »1« auf die Eingangsanschlüsse C und D des Gatters 22. Aus Fig.4 ist ersichtlich, daß die Koinzidenz der binären »1« an den Anschlüssen C und D das Gatter 22 veranlaßt am Ausgang eine binäre »0« abzugeben, welche das Verriegelungssignal bildet. Das jetzt auf den Leitungen

6 bis 9 vorhandene binäre Signal wird an die Anzeigevorrichtung 11 weitergegeben, der Zähler 23 und der Flip-Flop 24 werden zurückgestellt, und das System beginnt einen neuen Zyklus.

F i g. 5 zeigt ein bevorzugtes Ausführungsbeispiel der logischen Elemente, welche die beiden Vergleichsgatter 19 und 22 bilden. Zwei Und-Gatter besitzen jeweils zwei Eingangsanschlüsse und geben ihre Ausgangssignale an die beiden Eingangsanschlüsse des Oder-Gatters ab. An den Ausgang des Oder-Gatters ist ein Inverter geschaltet. Beim Auftreten von hohen Signalwerten oder einer binären »1« an beiden Eingangsanschlüssen eines der beiden Und-Gatter gibt das Gatter eine binäre »I« an den Eingangsanschluß des Oder-Gatters, an das es angeschlossen ist. Beim Vorhandensein einer binären »1« an einem oder beiden Eingangsanschlüssen gibt das Oder-Gatter eine binäre »1« auf den Inverter, welcher

1 ■ · LI" C* Ia* Ia Ainav W t«'ί Α*τ

»0« umwandelt. Das NichtVorhandensein einer binären »1« an beiden Eingangsanschlüssen der beiden Und-Gatter führt dazu, daß an den Eingangsanschlüssen des Oder-Gatters nur jeweils eine binäre »0« anliegt. Das Oder-Gatter gibt dann nur eine binäre »0« an den Inverter, welcher sie in eine binäre »1« umwandelt.

Diese Schaltung ist besonders gut angepaßt für die Verwendung als Vergleichsgatter 22. Es ist jedoch zu beachten, daß ihre Verwendung als Vergleichsgatter 19 die Verwendung von Invertern 20 und 21 zwecks Ableitung der Eingangssignale X und X* erfordert.

Diese Inverter 20,21 sind notwendig, um das Gatter 19 mit einem Paar von binären »1« zu versorgen, wenn die Polarität der übereinstimmenden rangniedrigsten Bits die binäre »0« ist.

s Die Übersichtstafel der F i g. 4 zeigt die Arbeitsweise der Schaltung. Es ist ersichtlich, daß bei Koinzidenz von binären »1« entweder an den Anschlüssen A und D oder den Anschlüssen Sund Cdas Ausgangssignal die binäre »1« ist, welche zur Betätigung des Gatters 22 benötigt

in wird.

Selbstverständlich sind von Fig. 2 abweichende Beziehungen zwischen den digitalen Signalen und Ziffern möglich. Beispielsweise können die den Zahlen 0 bis 4 entsprechenden binären Signale als rangniedrigste

is Bits die binäre »1« enthalten, und die binären Signale, die den Ziffern 5 bis 9 entsprechen, könnten als rangniedrigstes Bit die binäre »0« aufweisen. Bei dieser

A nrtrs4niincT L· α nn rli*> A ri7Aiopi/nr

nhttt

iaran cr«

dert werden, sich beim Auftreten einer Koinzidenz von Polaritäten zwischen einem gerade ausgewerteten Signal und dem schon angezeigten Signal zu ändern. Dies könnte mit dem vorliegenden System einfach dadurch erreicht werden, daß die Eingänge der Anschlüsse Sund Ddes Gatters 19 vertauscht werden. Es würde aber trotzdem noch ein Flattern zwischen den Ziffern 9 und 0 und 4 und 5 auftreten, obwohl die Vorrichtung große numerische Änderungen verarbeiten könnte.

Hierzu 3 Blatt Zeichnungen

Claims (1)

1. Patentanspruch:

   Vorrichtung zur ziffernmäßigen Anzeige schnell veränderlicher physikalischer Meßgrößen zur Unterdrückung von Flattererscheinungen bei der Anzeige, gekennzeichnet durch die Kombination folgender Merkmale:

   a) eine Anzeigevorrichtung (11) ist über ein Speicherregister (10) an einen Analog-Digital-Wandler (3) Ober Anschlußleitungen (6, 7, 8, 9) angeschlossen, deren Verbindungsleitung (9) die Leitung mit dem kleinsten Stellenwert darstellt;

   b) ein Komparator (12) ist in Parallelschaltung mit einem Eingang mit dem Eingang (9, X) und mit dem anderen Eingang mit dem Ausgang (9, X*) des Speicherregisters und mit einem Ausgang mit dem L-Eingang des Registers (10) verbunden, wobei ein dritter Eingang des Kompanitors (12)ar^einen Zeitgeber (4) angeschlossen ist;

   c) eine Ergänzungsvorrichtung (13), die unabhängig von der vom Komparator festgestellten digitalen Wertrelation eine Übertragung des zuletzt aufgetretenen digitalen Signals zur Anzeigevorrichtung bei Intervallen gestatten soii, ist mit ihrem Eingang an den Zeitgeber (4) und mit ihrem Ausgang an den L-Verriegelungs-Kanal des Registers (10) angeschlossen.