DE1230912B - Verfahren zum Herstellen einer Halbleiteranordnung - Google Patents

Verfahren zum Herstellen einer Halbleiteranordnung

Info

Publication number
DE1230912B
DE1230912B DES68864A DES0068864A DE1230912B DE 1230912 B DE1230912 B DE 1230912B DE S68864 A DES68864 A DE S68864A DE S0068864 A DES0068864 A DE S0068864A DE 1230912 B DE1230912 B DE 1230912B
Authority
DE
Germany
Prior art keywords
recess
semiconductor element
solder
edge
solder layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DES68864A
Other languages
English (en)
Inventor
Hans-Juergen Nixdorf
Dipl-Phys Goetz Von Bernuth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DES68864A priority Critical patent/DE1230912B/de
Priority to CH642661A priority patent/CH391110A/de
Priority to FR863957A priority patent/FR1291307A/fr
Priority to GB20849/61A priority patent/GB959226A/en
Publication of DE1230912B publication Critical patent/DE1230912B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Description

BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. α.:
HOIl
Deutsche Kl.: 21g-11/02
Nummer: 1230 912
Aktenzeichen: S 68864 VIII c/21 g
Anmeldetag: 9. Juni 1960
Auslegetag: 22. Dezember 1966
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Halbleiteranordnung, bei welchem das Halbleiterelement über eine Lotschicht mit dem Gehäuseteil bzw. einem Grundplattenteil unter Benutzung eines Abstandshaltersystems zwischen beiden verlötet wird.
Bei einem Elektrodensystem mit wenigstens zwei Zonen entgegengesetzten Leitungstyps in einem Halbleiterkristall, wie einer Kristalldiode oder einem Transistor, ist es bekannt, wenigstens zwei Teile des Einkristalls unmittelbar mit einem Kühlkörper zu verbinden; für den Einbau des Kristalls zwischen die Kühlplatten unter Benutzung eines niedrigschmelzenden Lotes, z. B. eines Woodschen Metalls, wird jede der Kühlplatten zunächst mit einer dünnen Schicht des Lotes versehen und dann der Kristall, der an einer Seite mit einer Metallplatte aus einem Werkstoff von gleichem thermischem Ausdehnungskoeffizienten verlötet ist und an der anderen Oberfläche eine aufgeschmolzene Elektrode trägt, zwischen die Platten eingeschoben, während gleichzeitig das Lot durch heiße Luft geschmolzen wird.
Die Kühlplatten werden also vordistanziert, um den Zwischenraum für das Einführen des Halbleiterelements bereitzustellen.
Bei einer anderen bekannten Diode mit einem Halbleiterkörper aus Silizium und direkter Verlötung des Halbleiterkörpers mit einem Wärmeableitungsbolzen ist zur Vermeidung einer thermischen Ermüdung, die durch wiederholtes Ein- und Ausschalten hervorgerufen wird und die oft eine Trennung von Halbleiterkörper und Wärmeabsenkungsbolzen verursacht, ein nicht starrer Aufbau alsdann als erreicht angesehen worden, wenn an beiden Seiten des Halbleiterkörpers ein mit Lot gefülltes Kupfermaschengitter als Schicht vorgesehen wird und diese Schichten mit dem Halbleiterkörper einerseits und mit dem Anschlußleiter bzw. Wärmeabsenkungsbolzen andererseits dann verlötet werden.
Man nimmt hierbei also Schichten in dem Aufbau eines Halbleiterbauelements in Kauf, deren Durchgangsleitfähigkeit ihrerseits anteilig durch die Kupferleiter des Maschengitters einerseits und anteilig durch die dazwischenliegende Lotmasse andererseits bestimmt ist.
Auch die vorliegende Erfindung befaßt sich mit der Problemstellung, bei Halbleiteranordnungen, wie Flächengleichrichtern, Flächentransistoren oder Halbleiterstromtoren bzw. -thyristoren, insbesondere auf der Basis eines Halbleiterkörpers aus Germanium oder Silizium oder nach Art derselben, bei denen das Halbleiterelement an einem Gehäusesteil bzw. an Verfahren zum Herstellen
einer Halbleiteranordnung
Anmelder:
Siemens Aktiengesellschaft^
Berlin und München,
Erlangen, Werner-von-Siemens-Str. 50
Als Erfinder benannt:
Hans-Jürgen Nixdorf, Berlin;
Dipl.-Phys. Götz von Bernuth, München
einem weiteren Träger mittels einer Lötverbindung befestigt ist, den nachteiligen Erscheinungen zu begegnen, die an einer solchen Lotschicht in Form von Wechselfestigkeitsbeanspruchungen auftreten können. Diese können bei starken Temperaturschwankungen an dem Halbleiterelement infolge von Veränderungen in der Umgebungstemperatur oder der unterschiedlichen betriebsmäßigen Beanspruchung des Halbleiterelementes entstehen. Diese Lötverbindung muß daher nach der Erkenntnis, welche der Erfindung zugrunde liegt, in ganz bestimmter Weise gestaltet werden, damit sie entstehenden Wechselfestigkeitsbeanspruchungen in ausreichender Weise widerstehen kann und während des betriebsmäßigen Einsatzes der Halbleiteranordnungen keine Schäden in der Halbleiteranordnung zur Entstehung gelangen können. Es hat sich gezeigt, daß in der Lötverbindungsstelle desto eher Ermüdungserscheinungen entstehen können, je dünner die Lotschicht ist.
Das Problem der Verbesserung eines Verfahrens zum Herstellen einer Halbleiteranordnung der eingangs angeführten Art zur Vermeidung der erkannten Mängel läßt sich lösen, indem erfindungsgemäß der Abstandshalter durch den Begrenzungsrand einer mindestens 0,1 mm tiefen Aussparung in dem Gehäuseteil bzw. dem Grundplattenteil gebildet wird, in dem die Aussparung im Bodenteil einer Vertiefung vorgesehen wird, welche zur Aufnahme eines den gesamten Bodenteil bedeckenden Lotvorrates benutzt wird und indem ein Halbleiterelement von größerer Flächenausdehnung als die genannte Aussparung auf deren Rand unter Verdrängung des das Volumen der Aussparung überschreitenden Lotanteiles aufgesetzt wird.
Es wurde in Verbindung mit dieser Lösung oft als wichtig erkannt, einer Neigung des schmelzflüssigen Lotes, an seiner Oberfläche eine Oxydschicht zu bil-
609 748/312
den, begegnen zu können; eine solche Oxydschicht an der Oberfläche der Lotschicht soll daher in möglichst einwandfreier Weise beim Ablauf des Verlötungsprozesses beseitigt, mindestens aber derart weitgehend zerstört werden, daß sie nicht als eine einheitliche und durchgehende Haut wirken kann, sondern vielmehr mindestens in eine Vielzahl von relativ kleinen Inseln unterteilt ist.
Hierfür kann unmittelbar aus der für den bereits geschilderten Verfahrensschritt vorgegebenen Anordnung Nutzen gezogen werden, indem diese zur Beseitigung von die Verlötung nachteilig beeinflussenden Oberflächenschichten unmittelbar als eine Vorrichtung ausgenutzt wird, in welcher das auf dem Rand der Aussparung des Gehäuseteils aufliegende Halbleiterelement relativ zur Lotschicht an deren Oberfläche bewegt wird.
Zur Beseitigung und Zerstörung solcher als Oberflächenhaut vorhandener bzw. entstehender Oxydschichten kann das schmelzflüssige Lot auch einer Ultraschallbehandlung unterworfen werden.
Eine solche Behandlung "kann daher auch statt der Relativbewegung von Halbleiterelement und Lotschicht oder auch in Verbindung mit dieser an der Lotschicht vor oder/und während des Lötprozesses angewendet werden.
Zur näheren Erläuterung der Erfindung an Hand eines Ausführungsbeispieles wird nunmehr auf die Figur der Zeichnung Bezug genommen. In dieser bezeichnet 1 einen metallischen Gehäuseteil, der z. B. aus Kupfer bestehen kann. 2 bezeichnet ein Halbleiterelement, welches mit dem Grundplattenteil 1 verlötet werden soll. Dieses Halbleiterelement besteht z. B. aus einem Halbleiterkörper 2a aus relativ hochohmigem Silizium, in welchem die beiden Elektroden Ic und 2d, z. B. aus Gold—Antimon und Aluminium, einlegiert worden sind. Mit diesen einlegierten Elektroden 2 c und 2 d sind bei dem Legierungsprozeß unmittelbar die beiden Hilfsträgerplatten 3 "und 4 verbunden worden, die aus einem Werkstoff wie Molybdän gegebenenfalls mit einem überzug aus einer Eisen-Nickel-Kobalt-Legierung, bestehen, der in seinem thermischen Ausdehnungskoeffizienten demjenigen des Halbleiterkörpers 2 a weitgehend benachbart liegt. Mit der unteren Platte 4 ist in dem Ausführungsbeispiel über eine Hartlotschicht 6 bereits eine Platte 5 verlötet worden, welche z. B. aus Kupfer besteht, wenn auch der Gehäuseteil 1 aus Kupfer besteht, so daß also zu verlötende Körper aus Werkstoffen mit gleichem oder möglichst gleichem thermischem Ausdehnungskoeffizienten einander benachbart liegen. Dieser Halbleiterelementeaufbau aus den Teilen 2 bis 6 soll nunmehr an der Oberfläche seiner Platte 5 mit dem Grundplatten- bzw. Gehäuseteil 1 verlötet werden. Dieser Grundplattenteil 1 ist zu diesem Zweck mit einer Aussparung 7 versehen. Diese ist in ihrer Flächenausdehnung etwas geringer bemessen als die zu verlötende Oberfläche des Teiles 5 des Halbleiterelementes, so daß dieser Teil 5 immer mit seiner bzw. einer überschießenden Randzone auf dem die Aussparung 7 umschließenden Rand von 1 aufliegt und bei einer Relativbewegung gleitet bzw. durch diesen abgestützt ist. Diese Aussparung hat die vorbestimmte Tiefe d solcher Bemessung, daß die erwünschte Mindestdicke der Lotschicht zwischen der Bodenfläche der Ausspanung la und der Oberfläche Sa am Halbleiterelement eingehalten wird. Die Oberfläche des Gehäuseteiles 1 ist zweckmäßig bereits vorher mit einem entsprechenden Überzug aus einem Lot 8 versehen worden, bevor das Halbleiterelement (2 bis 6) auf diese noch feste oder bereits schmelzflüssig gemachte Lotschicht aufgelegt wird. Diese Lotschicht kann z.B. aus Zink—Cadmium bestehen, weil dieses sich gegenüber Wechselfestigkeitsbeanspruchungen auf thermischer Entstehungsgrundlage als sehr standfest erwiesen hat. Sobald die Lotschicht 8 durch einen entsprechenden thermischen Behandlungsprozeß, der auch in einem Schutzgas durchgeführt werden kann, in den schmelzflüssigen Zustand übergeführt ist, wird das auf ihr liegende Halbleiterelement mit seiner unteren zu verlötenden Fläche auf der Oberfläche der Lotschicht eine Zeitlang zweckmäßig aufeinanderfolgend in verschiedenen Richtungen hin- und herbewegt, um auf diese Weise, wie die Erfahrung gelehrt hat, erfolgreich eine eventuell an der Oberfläche der Lotschicht vorhandene Oxydschicht zu zerstören, so daß nunmehr eine unmittelbare gegenseitige metallische Berührung zwischen der zu verlötenden Fläche des Halbleiterelementeaufbaues und dem Lot an der Lötverbindungsstelle geschaffen wird. Die Ränder der Aussparung 7 an dem Grundplattenteil 1 wirken dabei als Abstandsglieder, auf denen das Halbleiterelement unterstützt ist und bei der Verschiebungsbewegung gleitet. Sie behindern das in dieser Aussparung befindliche Lot, der Verschiebungsbewegung des Halbleiterelementes zu folgen.
Diese Relativbewegung kann von Hand oder mittels einer Hilfsvorrichtung durchgeführt werden, in welcher das Halbleiterelement dabei gehalten wird, beispielsweise durch einen Haftsitz an seiner frei liegenden Oberfläche, wobei dann in der Vorrichtung die Relativbewegung von Halbleiterelement und Gehäuseteil erzeugt wird. Es ist dann im letzteren Fall die Gewähr gegeben, daß auf jeden Fall eine vorbestimmte Mindestrelativbewegung nach Richtung und Zeit eingehalten wird.

Claims (3)

Patentansprüche:
1. Verfahren zum Herstellen einer Halbleiteranordnung, bei welchem das Halbleiterelement über eine Lotschicht mit einem Gehäuseteil bzw. einem Grundplattenteil unter Benutzung eines Abstandshaltersystems verlötet wird, dadurch gekennzeichnet, daß der Abstandshalter durch den Begrenzungsrand einer mindestens 0,1 mm tiefen Aussparung in dem Gehäuseteil bzw. in dem Grundplattenteil gebildet wird, daß die Aussparung im Bodenteil einer Vertiefung vorgesehen ist, welche zur Aufnahme eines den gesamten Bodenteil bedeckenden Lotvorrats benutzt wird, und daß ein Halbleiterelement von größerer Flächenausdehnung als die genannte Aussparung auf deren Rand unter Verdrängung des das Volumen der Aussparung überschreitenden Lotanteils aufgesetzt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Beseitigung von die Verlötung nachteilig beeinflussenden Oberflächenschichten das auf dem Rand der Aussparung aufliegende Halbleiterelement relativ zur Lötschicht bewegt wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Beseitigung von die Verlötung nachteilig beeinflussenden Oberflächenschichten das auf dem Rand der Aussparung auf-
liegende Halbleiterelement und die Lotschicht einer Ultraschalleinwirkung ausgesetzt werden.
In Betracht gezogene Druckschriften: Deutsche Patentschrift Nr. 865 489; deutsche Auslegeschriften Nr. 1044 281, 1052 572, 1071842;
deutsche Auslegeschrift R 13270 VIIIc/21g (bekanntgemacht am 17. 5.1956);
französische Patentschriften Nr. 1088 007, 1230967;
»Electronics« (1952), Juni-Heft, S. 210 und 212;
»IBM-Technical Disclosure Bulletin«, Bd. 2 (1960), H. 6, S. 69.
Hierzu 1 Blatt Zeichnungen
DES68864A 1960-06-09 1960-06-09 Verfahren zum Herstellen einer Halbleiteranordnung Pending DE1230912B (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DES68864A DE1230912B (de) 1960-06-09 1960-06-09 Verfahren zum Herstellen einer Halbleiteranordnung
CH642661A CH391110A (de) 1960-06-09 1961-06-01 Verfahren zum Herstellen einer Halbleiteranordnung und nach diesem Verfahren hergestellte Halbleiteranordnung
FR863957A FR1291307A (fr) 1960-06-09 1961-06-05 Dispositif à semï-conducteur et procédé pour l'obtenir
GB20849/61A GB959226A (en) 1960-06-09 1961-06-08 A process for use in the production of a semi-conductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DES68864A DE1230912B (de) 1960-06-09 1960-06-09 Verfahren zum Herstellen einer Halbleiteranordnung

Publications (1)

Publication Number Publication Date
DE1230912B true DE1230912B (de) 1966-12-22

Family

ID=7500572

Family Applications (1)

Application Number Title Priority Date Filing Date
DES68864A Pending DE1230912B (de) 1960-06-09 1960-06-09 Verfahren zum Herstellen einer Halbleiteranordnung

Country Status (3)

Country Link
CH (1) CH391110A (de)
DE (1) DE1230912B (de)
GB (1) GB959226A (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2132413A (en) * 1982-12-24 1984-07-04 Plessey Co Plc Microwave device package

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1071842B (de) * 1957-04-25
DE865489C (de) * 1950-10-06 1953-02-02 Gen Electric Co Ltd Verfahren zur Herstellung von Kristallkontaktvorrichtungen
FR1088007A (fr) * 1952-10-22 1955-03-02 Rca Corp Perfectionnements aux dispositifs semi-conducteurs
DE1044281B (de) * 1955-08-10 1958-11-20 Ibm Deutschland Halbleiteranordnung mit Waermeableiter und Verfahren zu ihrer Herstellung
DE1052572B (de) * 1953-10-23 1959-03-12 Philips Nv Elektrodensystem, das einen halbleitenden Einkristall mit wenigstens zwei Teilen verschiedener Leitungsart enthaelt, z. B. Kristalldiode oder Transistor
FR1230967A (fr) * 1958-08-05 1960-09-21 Siemens Ag Transistor de puissance

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE865489C (de) * 1950-10-06 1953-02-02 Gen Electric Co Ltd Verfahren zur Herstellung von Kristallkontaktvorrichtungen
FR1088007A (fr) * 1952-10-22 1955-03-02 Rca Corp Perfectionnements aux dispositifs semi-conducteurs
DE1052572B (de) * 1953-10-23 1959-03-12 Philips Nv Elektrodensystem, das einen halbleitenden Einkristall mit wenigstens zwei Teilen verschiedener Leitungsart enthaelt, z. B. Kristalldiode oder Transistor
DE1044281B (de) * 1955-08-10 1958-11-20 Ibm Deutschland Halbleiteranordnung mit Waermeableiter und Verfahren zu ihrer Herstellung
DE1071842B (de) * 1957-04-25
FR1230967A (fr) * 1958-08-05 1960-09-21 Siemens Ag Transistor de puissance

Also Published As

Publication number Publication date
GB959226A (en) 1964-05-27
CH391110A (de) 1965-04-30

Similar Documents

Publication Publication Date Title
DE102012201172B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls mit geprägter Bodenplatte
DE1439126B2 (de) Halter für mindestens ein Halbleiterbauelement
DE112016002608T5 (de) Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung und Leistungs-Halbleitervorrichtung
DE1127488B (de) Halbleiteranordnung aus Silizium oder Germanium und Verfahren zu ihrer Herstellung
DE2236011A1 (de) Abgerundeter diamantpartikel zur verwendung bei kuehlblechen
DE2340142C3 (de) Verfahren zur Massenproduktion von Halbleiteranordnungen mit hoher Durchbruchspannung
DE1246887B (de) Verfahren zum Verbinden der zu kontaktierenden Stelle einer Elektrode einer Halbleiteranordnung mit einem Anschlussteil
DE1221363B (de) Verfahren zum Verringern des Bahnwiderstands von Halbleiterbauelementen
DE102020122788A1 (de) Halbleitermodul
DE2012440C3 (de) Halbleiteranordnung für gasdicht abgeschlossene scheibenförmige Halbleiterelemente
DE1052572B (de) Elektrodensystem, das einen halbleitenden Einkristall mit wenigstens zwei Teilen verschiedener Leitungsart enthaelt, z. B. Kristalldiode oder Transistor
DE1263190B (de) Halbleiteranordnung mit einem in ein Gehaeuse eingeschlossenen Halbleiterkoerper
DE1230912B (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE10339239A1 (de) Leistungs-Halbleitereinrichtung
DE102019111963A1 (de) Halbleitermodul mit einem Halbleiter und mit einem Metallformteil, der vom Halbleiter elektrisch kontaktiert wird
DE1172378B (de) Verfahren zur Herstellung einer elektrisch unsymmetrisch leitenden Halbleiteranordnung
DE102018217420B4 (de) Halbleitervorrichtung
DE102014115201A1 (de) Verfahren zum verlöten eines schaltungsträgers mit einer trägerplatte
DE1282195B (de) Halbleiterbauelement mit gesinterter Traeger-Zwischenplatte
DE112014005925B4 (de) Halbleitervorrichtung
DE2828044A1 (de) Hochleistungs-halbleiteranordnung
DE1202906B (de) Steuerbarer Halbleitergleichrichter mit einem scheibenfoermigen vierschichtigen einkristallinen Halbleiterkoerper und Verfahren zu seinem Herstellen
DE1945899A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE1614653B2 (de) Halbleiteranordnung hoher strombelastbarkeit
DE1125553B (de) Verfahren zum Herstellen einer mit einlegierten Elektroden versehenen Halbleiteranordnung