DE1148783B - Verbesserung an Ziffernrechenmaschinen - Google Patents
Verbesserung an ZiffernrechenmaschinenInfo
- Publication number
- DE1148783B DE1148783B DEN20856A DEN0020856A DE1148783B DE 1148783 B DE1148783 B DE 1148783B DE N20856 A DEN20856 A DE N20856A DE N0020856 A DEN0020856 A DE N0020856A DE 1148783 B DE1148783 B DE 1148783B
- Authority
- DE
- Germany
- Prior art keywords
- address
- word
- digit
- register
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 description 31
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005284 excitation Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/06—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element
- G11C11/06007—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element using a single aperture or single magnetic closed circuit
- G11C11/06014—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element using a single aperture or single magnetic closed circuit using one such element per bit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/09—Digital output to typewriters
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
- G06F9/325—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for loops, e.g. loop detection or loop counter
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
- G06K15/04—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by rack-type printers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/06—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element
- G11C11/06007—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element using a single aperture or single magnetic closed circuit
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Human Computer Interaction (AREA)
- Digital Magnetic Recording (AREA)
- Electronic Switches (AREA)
- Paper Feeding For Electrophotography (AREA)
- Complex Calculations (AREA)
- Control Of Vending Devices And Auxiliary Devices For Vending Devices (AREA)
- Cash Registers Or Receiving Machines (AREA)
- Logic Circuits (AREA)
- Credit Cards Or The Like (AREA)
- Executing Machine-Instructions (AREA)
Description
Die Erfindung betrifft einen Ziffernrechner, bei dem durch besondere Vorkehrungen ein und dieselbe
Operation mit einer Vielzahl von in benachbarten Speicherstellen im Speicher des Ziffernrechners gespeicherten
Worten durchgeführt werden kann.
Es ist häufig der Fall, daß die gleiche Operation mit einer Gruppe von mehreren Worten durchgeführt
werden muß. Ein Beispiel hierfür ist die Übertragung einer Wortgruppe zwischen einem zentralen Speicher
und mit ihm verbundenen Einheiten, beispielsweise einem Schnelldrucker. Das Grundbefehlswort für
diese Operation braucht nur die Adresse des ersten Wortes der Gruppe zu enthalten. Ist dieses Wort ausgedruckt,
dann folgt ein kurzes Programm, das die Addition einer Eins zu dem Adressenteil des »Ausdrucken«-Befehls
bewirkt. Daran anschließend wird das nächste Wort der Gruppe ausgedruckt usw.
Bei Magnettrommelrechnern, in denen das Befehlswort ständig auf einer kurzen Spur umläuft, ist es bekannt,
die Eins automatisch in den Adressenteil des »Ausdrucken«- und »Einspeichern«-Befehls zu addieren.
Die Erfindung sieht verbesserte Einrichtungen zum Addieren oder Subtrahieren einer Eins in bzw. von
zwei Adressenteilen eines Befehlswortes vor, wodurch die gleiche Operation mit einer Vielzahl von Wortpaaren
durchgeführt werden kann.
Gegenstand der Erfindung ist somit ein Ziffernrechner mit einem Befehlsregister, das zwei entsprechende
Operandenadressen speichernde Abschnitte enthält.
Das kennzeichnende Merkmal des erfindungsgemäßen Ziffernrechners besteht darin, daß die genannten
Registerabschnitte als Zähler arbeiten können und daß ein Operationszähler zählt, wie oft
die betreffende Operation durchgeführt wird, wobei die Anordnung so getroffen ist, daß infolge eines bestimmten
Befehls die gleiche Operation mit einer Vielzahl von Operandenpaaren durchführbar ist, wobei
die ersten und zweiten Glieder der Paare jeweils in einer ersten bzw. zweiten Reihe von nebeneinanderliegenden
Speicherstellen gespeichert werden.
Die Erfindung wird anschließend in Verbindung mit den zugehörigen Teilen eines Ziffernrechners und
an Hand der ein Blockschaltbild darstellenden Zeichnung näher beschrieben.
Bei dem als Beispiel verwendeten Ziffernrechner besteht jedes Wort aus zehn Dezimalziffern. Die einzelnen
Ziffern sind im normalen vierstelligen Binärcode verschlüsselt, so daß die Wortlänge vierzig Bits
beträgt. Ein zentraler Magnetkernspeicher M arbeitet in reinem Serienbetrieb, während ein großer Teil der
Verbesserung an Ziffernrechenmaschinen
Anmelder:
The National Cash Register Company,
Dayton, Ohio (V. St. A.)
Dayton, Ohio (V. St. A.)
Vertreter: Dr. A. Stappert, Rechtsanwalt,
Düsseldorf, Feldstr. 80
Düsseldorf, Feldstr. 80
Beanspruchte Priorität:
V. St. v. Amerika vom 15. Dezember 1959 (Nr. 859 598)
V. St. v. Amerika vom 15. Dezember 1959 (Nr. 859 598)
so Einheiten des übrigen Ziffernrechners im Serienparallelbetrieb
arbeitet, d. h., die Ziffern eines Wortes werden in Serie und die Bits einer Ziffer parallel
dargestellt. Der größte Teil der Steuerschaltung wird in der Zeichnung durch den Block N dargestellt.
Die Funktionen der Steuerschaltung dürften durch die nachfolgende Beschreibung ausreichend erläutert
sein.
Der Speicher M besteht aus viertausendundvierzig Magnetkernen, die mit X- und Y-Koordinatenwählleitern
sowie mit Leseleitern gekoppelt sind. Es sind einhundertundeins mit 00 bis 99 bzw. A bezeichnete
Y-Wählleiter, vierzig X-Wählleiter sowie zwei Leseleiter
vorgesehen. Die beiden Leseleiter, von denen der eine mit den Kernen auf den Y-Leitern 00 bis 99
und der andere mit den Kernen auf dem einzelnen Y-Leiter A gekoppelt ist, sind an zwei Leseverstärker
SM bzw. SA geführt. Jeder Y-Leiter ist mit vierzig Kernen gekoppelt, die den vierzig Bits eines Wortes
entsprechen. Die Γ-Leiter OO bis 99, deren Adressen mit 00 bis 99 bezeichnet werden, bilden einen normalen
Speicher, in dem jede beliebige Adresse ausgewählt werden kann. Der Y-Leiter A stellt einen
Akkumulator dar, der gleichzeitig mit einer der Speicheradressen 00 bis 99 abgelesen oder beschrieben
werden kann. Bei einem solchen gleichzeitigen Schreibvorgang wird in die Adresse A und einer der
Adressen 00 bis 99 das gleiche Wort eingeschrieben.
Die hundert Y-Leiter 00 bis 99 werden mittels
zehn Y-Treiberleitern YD und zehn geerdeten Y-Leitern
YG ausgewählt. Für die Adresse.4 ist ein eigener
Treiberleiter AD vorgesehen. Die Y-Treiberleiter werden durch, entsprechende von zehn Ausgangs-
309 580/331
ausgewählten Adresse addiert und die Summe in der genannten zweiten Adresse gespeichert; die erste und
zweite Adresse wird jeweils um eine Eins vermehrt bzw. um eine Eins verringert. Diese beiden Schritte
werden eine vorbestimmte Anzahl von Malen wiederholt.
Der zweite Abschnitt/2 des Befehlsregisters enthält in seinem Teil L für Ziffern mit niedrigem
Stellenwert die die Anzahl der durchzuführenden gleichen Operationsfolgen angebende Zahl. Diese
Zahl liegt im Bereich von 1 (d. h. ein einziges Zahlenpaar wird addiert) bis 9 (d. h. neun Zahlenpaare
werden addiert). Der Teil H für Ziffern mit hohem Stellenwert im Abschnitt/2 wird für den APN-Befehl
nicht verwendet.
Der dritte Abschnitt/3 des Befehlsregisters speichert
die erste auszuwählende Adresse. Die vier Flip-Flops in seinem Teil L für Ziffern niedrigen Stellenwerts
bilden einen Zähler, der von 0 bis 9 zählen
leitern eines Registers WH für Ziffern mit hohem (Zehner-) Stellenwert gesteuert. Dieses Register WH
enthält die zur Auswahl der gewünschten Adresse erforderliche Zehnerziffer. Die geerdeten F-LeiterYG
werden in gleicher Weise durch ein Register WL für Ziffern mit niedrigem (Einer-) Stellenwert gesteuert,
das die Einerziffer der gewünschten Adresse enthält. Die Register WH und WL enthalten jeweils vier Flip-Flops,
die in dem Blockschaltbild durch kleine, mit Diagonalen versehene Quadrate dargestellt sind. Diese
Flip-Flops speichern die vier Bits der binärverschlüsselten Dezimalziffern. Die beiden Register WH und
WL bilden zusammen ein später mit W bezeichnetes Adressenwählregister.
Die vierzig X-Leiter werden durch vier Treiber- 15
leiter XD und zehn geerdete Leiter XG gesteuert. Die
vier Treiberleiter werden durch die vier Ausgänge
eines Bitzählers BC ausgewählt, während die Auswahl der zehn geerdeten Leiter in ähnlicher Weise
durch einen Ziffernzähler DC erfolgt. Die Treiber- 20 kann. Die vier Flip-Flops in dem Teil .ff für Ziffern leiter werden außerdem durch Schreibsignale ge- mit hohem Stellenwert bilden ebenfalls einen Zähler, steuert, die über einen Eingabeleiter 1 an diese ange- der das von dem Teil L kommende Übertragssignal legt werden. Der Bitzähler BC enthält zwei Flip- zählt, so daß der Abschnitt/3 durch über den Flops, deren vier Zustände den vier aufeinander- Leiter 4 ankommende Impulse jeweils um eine Einfolgenden Bits jeder Dezimalziffer entsprechen, wo- 25 heit weitergeschaltet wird und von 00 bis 99 zu zählen bei mit dem Bit der niedrigsten binären Stelle be- vermag.
leiter XD und zehn geerdete Leiter XG gesteuert. Die
vier Treiberleiter werden durch die vier Ausgänge
eines Bitzählers BC ausgewählt, während die Auswahl der zehn geerdeten Leiter in ähnlicher Weise
durch einen Ziffernzähler DC erfolgt. Die Treiber- 20 kann. Die vier Flip-Flops in dem Teil .ff für Ziffern leiter werden außerdem durch Schreibsignale ge- mit hohem Stellenwert bilden ebenfalls einen Zähler, steuert, die über einen Eingabeleiter 1 an diese ange- der das von dem Teil L kommende Übertragssignal legt werden. Der Bitzähler BC enthält zwei Flip- zählt, so daß der Abschnitt/3 durch über den Flops, deren vier Zustände den vier aufeinander- Leiter 4 ankommende Impulse jeweils um eine Einfolgenden Bits jeder Dezimalziffer entsprechen, wo- 25 heit weitergeschaltet wird und von 00 bis 99 zu zählen bei mit dem Bit der niedrigsten binären Stelle be- vermag.
gönnen wird. Eine Taktimpulsquelle liefert an die Der vierte Abschnitt/4 speichert die zweite auszu-
Steuerschaltung JV Schrittschaltimpülse, die von letz- wählende Adresse. Er ist als Zähler ähnlich wie der
terer weitergegeben werden. Der Ziffernzähler DC Abschnitt/3 aufgebaut, zählt jedoch rückwärts von
besteht aus vier Flip-Flops, deren erste zehn aufein- 30 99 nach 00. Somit wird durch jeden Impuls auf dem
anderfolgende Zustände den zehn aufeinanderfol- Leiter 4 die Zählung des Abschnitts/4 um eine Eins
genden Ziffern eines Wortes entsprechen, wobei mit verringert.
der niedrigsten Stelle begonnen wird. Der Bitzähler Im fünften Abschnitt/5 wird die Adresse des
BC erzeugt bei jeder Nullstellung einen Impuls, der über die Steuerschaltung JV dem Ziffernzähler DC zugeleitet
wird, so daß dieser um eine Position weitergeschaltet wird. Der an die Treiberleiter XD geführte
Eingabeleiter 1 liefert Signale, die die Erregung der X-Leiter während Schreibperioden zulassen oder
verhindern. Der Bitzähler BC und der Ziffernzähler DC liefern auch Signale an andere Teile des Ziffernrechners,
durch die die Stellung des gerade bearbeiteten Bits bzw. der Ziffer angezeigt wird.
Ein Befehlsregister/ dient zur Speicherung eines einzelnen vollständigen Befehlswortes. Dieses Register 45 dem
enthält vierzig Flip-Flops. Nach einem einleitenden, schreiben eines Wortes aus A in den Speicher (A-M)
von der Steuerschaltung JV kommenden Löschsignal, und Addieren eines im Speicher befindlichen Wortes
durch das sämtliche Flip-Flops in den »O«-Zustand in die Adresse .4 (S: M-A). Bei der ersten Operation
gebracht werden, läßt sich das genannte Register M-A wird das Wort in einer durch das Adressenwähldurch
das serienweise Ablesen eines durch das 50 register W ausgewählten Adresse abgelesen und Bit
für Bit wieder eingeschrieben, während es gleichzeitig auch in die Adresse A eingeschrieben wird; ein
bereits in der Adresse A befindliches Wort geht dabei verloren. Bei der zweiten Operation A-M wird
das Wort in der Adresse A abgelesen und Bit für Bit wieder eingeschrieben, während es gleichzeitig auch
in die durch das Adressenauswählregister W festgelegte Adresse eingeschrieben wird, wobei ein bereits
nächsten Befehlswortes gespeichert.
Ein vier Flip-Flops enthaltender Einziffernzähler RC zählt bei jedem über den Leiter 5 von der Steuerschaltung
JV kommenden Impuls von 9 beginnend um eine Position zurück. Bei Erreichen der Zählung »0«
legt der Zähler RC über den Leiter 6 ein Signal an die Steuerschaltung JV an.
Nachstehend wird die Verwendung des Akkumulators, d. h. der Adresse A beschrieben. Dieser Akkumulator
wird für drei unterschiedliche Operationen verwendet, nämlich Einschreiben eines Wortes aus
SpeicherM in die Adresse Λ. (A-M), Ein-
55
Adressenwählregister W ausgewählten Wortes aus dem Speicher M füllen. Das Ausgangssignal des
Speichers wird über den Leseverstärker SM und den Leiter 2 an die vierzig Flip-Flops angelegt. Jedes
Flip-Flop wird durch die entsprechende Zustandskombination der Ausgänge des Bitzählers BC und des
Ziffernzählers DC ausgewählt.
Das Befehlsregister/ ist in fünf Abschnitte/1 bis /5 unterteilt, von denen jeder aus einem Teil/7 für
Ziffern höher Stellenwertigkeit und einem Teil L für Ziffern niedriger Stellenwertigkeit besteht. Der erste
Abschnitt /1 enthält die Befehlszahl, die über den Leiter 3 die Steuerschaltung JV steuert. Es sei angenommen,
daß die Befehlszahl in diesem Abschnitt den Befehl »Addition eines Zahlenpaares«, kurz
APN-Befehl genannt, darstellt. Durch diesen Befehl wird folgendes bewirkt: Die Zahl in einer ersten ausgewählten
Adresse wird zu der Zahl in einer zweiten in der letzteren befindliches Wort verlorengeht. Bei
der dritten Operation werden die beiden Wörter ziffernweise bearbeitet. Zunächst werden die ersten
Ziffern in der durch das Adressenauswählregister W festgelegten Adresse und in der Adresse A gleichzeitig
Bit für Bit abgelesen und in zwei Einziffernregistern/ bzw. K eingespeichert, und gleichzeitig
wird die Ziffer aus der !^-Adresse in beide Adressen
eingeschrieben. Im zweiten Schritt werden die Einziffernregister / und K durch durch die Steuerschal-
schaltung JV gesteuerte Gatter mit einem parallel arbeitenden Addierer-Subtrahierer AjS verbunden, der
die beiden in den Registern/ und K befindlichen Ziffern addiert und die Summenziffer und das Übertrag-Bit
speichert. Im dritten Schritt wird die erste Ziffer in der Adresse A abgelesen und geht verloren,
und gleichzeitig wird die Summenziffer dem Addierer AIS bitweise entnommen und in die Adresse A eingeschrieben.
Diese Operationsfolge wird dann für die übrigen neun Ziffern der zu addierenden Worte neunmal
wiederholt. Somit bleibt das durch das Adressenauswählregister W ausgewählte Wort in dem Speicher
und wird außerdem zu dem Wort in der Adresse A addiert, wonach die Summe in der Adresse/4 gespeichert
wird.
Nachstehend werden die übrigen Operationen beschrieben. Diese lassen sich in drei Gruppen aufteilen.
Die erste Gruppe umschließt die Eingabeoperationen. Diese werden mit F bezeichnet und betreffen
die Übertragung einer oder mehrerer Ziffern zwischen Zählern oder Registern. Die Ausgänge der
vier Flip-Flops in dem Teil L des Registerabschnitts /2 sind über Gatter mit den Eingängen der entsprechenden
Flip-Flops des Zählers RC verbunden. Durch den Befehl F.RC-I2L werden alle RC-Fixp-Flops
nullgestellt, dann werden die soeben erwähnten Gatter geöffnet, wodurch der Zähler RC die in 72 L
gespeicherte Ziffer übernimmt. Die Eingabeoperation ändert den Zustand des die zu übertragende Zahl
enthaltenden Registers oder Zählers nicht. Die mit C bezeichnete zweite Gruppe von Operationen betrifft
die Addition oder Subtraktion einer Eins in oder von einem Zähler. Somit bedeutet C: RC die Verminderung
der Zahlen in dem Zähler RC. Bei der dritten Gruppe handelt es sich um die Prüf- oder Entscheidungsoperation,
die mit T bezeichnet wird. T .11 bedeutet somit die Prüfung von /1 durch die Steuerschaltung
JV, durch die der durch die Zahl in /1 angegebene Befehl bestimmt wird, während T: RC die
Prüfung des Zählers RC bedeutet, durch die festgestellt wird, ob dieser Zähler auf Null steht.
Die Arbeitsfolge bei der Durchführung eines APN-Befehls läßt sich an Hand nachstehender Tabelle
verfolgen:
(APN)
(0)
M-I Y T-.I1 |
Lese vom Speicher M in Register/ Prüfe/lauf APN-Befehl |
1 i 1 ! Y F-.RC-I2L |
(Kein APN-Befehl) Fülle RC von I2L |
i I Y Y F: W-14 |
Fülle W von/4 |
1
Y M-A Y F-.W-I3 |
Kopiere Wort von M in A Fülle W von/3 |
I
Y S: M-A |
Addiere Wort von M in A |
1
Y F: W-14 |
Fülle W von /4 |
Y
A-M Y C: RC |
Kopiere Wort von A in M Vermindere RC |
I
Y T: RC |
Prüfe RC auf 0 |
F: W-15
γ
M-I
M-I
(Nicht 0)
C: 13 Vermehre/3
C: 14 Vermindere / 4
Fülle W von /5
LesevomSpeicherM inRegister/
LesevomSpeicherM inRegister/
Der Arbeitsablauf beginnt damit, daß das Befehlsregister mit einem in einer durch das AdressenwählregisterPF
ausgewählten Adresse befindlichen Befehlswort gefüllt wird (M-T). Der erste Abschnitt des
Befehlsregisters/1 wird dann auf die durchzuführende
Operation hin geprüft (T: H). Unter der Annahme, daß /1 den APN-Befehl enthält, wird anschließend
der Zähler RC von I2L her gefüllt (F-.RC-IlL). Dann werden die Abschnitte WH und
WL des Adressenwählregisters W von I4H bzw. von
14L her gefüllt (F: W-14), und der Augend in der
ausgewählten Adresse wird in den Akkumulator/! eingebracht (M-A). Das Adressenregister W wird von
/3 her gefüllt (F: W-13), und der Addend in der ausgewählten
Adresse wird in die Adresse^, addiert (S:M-A). Das Adressenwählregisters wird wieder
von /4 her gefüllt (F: W-14), und die in A befindliche
Summe wird in der Adresse des Augenden in den Speicher zurückgegeben (A-M). Der Augend
geht dadurch verloren. Der Zähler RC wird nunmehr um Eins vermindert (C: RC) und geprüft, ob er auf
Null steht (T: RC). Ist dies nicht der Fall, dann werden /3 und /4 jeweils um Eins vermehrt bzw.
vermindert (C:/3 und C:I4), und die Arbeitsfolge wird wiederholt, wobei mit der Auswahl der Adresse
des nächsten Augenden (F: W-14) begonnen wird.
Steht RC jedoch auf Null, dann folgt als nächster Schritt das Füllen des Wählregisters W von /5 her
(F: W-15), wodurch die Adresse des nächsten Befehlswortes
ausgewählt wird. Dieses Wort wird dann in / eingelesen (M-T), worauf der nächste Befehl
durchgeführt wird. Die gleiche Operation ist also mit einer Vielzahl von Zahlenpaaren durchführbar. Obwohl
zum besseren Verständnis der erfindungsgemäßen Prinzipien in der Beschreibung auf einen bestimmten
Ziffernrechner Bezug genommen wurde, kann die Erfindung selbstverständlich in fast jedem
Ziffernrechner verwendet werden.
Claims (1)
- PATENTANSPRUCH:Ziffernrechner mit einem Befehlsregister, das zwei entsprechende Operandenadressen speichende Abschnitte enthält, dadurch gekennzeichnet, daß die genannten Registerabschnitte (73,14) als Zähler arbeiten und daß ein Operationszähler (RC) zählt, wie oft die betreffende Operation durchgeführt wird, wobei infolge eines bestimmten Befehls die gleiche Operation mit einer Vielzahl von Operandenpaaren durchführbar ist, und die ersten und zweiten Glieder der Paare jeweils in einer ersten bzw. zweiten Reihe von nebeneinanderliegenden Speicherstellen gespeichert werden.Hierzu 1 Blatt Zeichnungen© 309 580/331 5.63
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US859598A US3112394A (en) | 1959-12-15 | 1959-12-15 | Electronic computing machine |
US31409363 US3291040A (en) | 1959-12-15 | 1963-10-07 | Print read-out in computer systems using stored programs |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1148783B true DE1148783B (de) | 1963-05-16 |
Family
ID=26979206
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DEN20856A Pending DE1148783B (de) | 1959-12-15 | 1960-12-15 | Verbesserung an Ziffernrechenmaschinen |
DEN20855A Pending DE1204269B (de) | 1959-12-15 | 1960-12-15 | Verfahren zum Ablesen einer Magnetelement-matrix und Speichermatrix zur Durchfuehrung des Verfahrens |
DEN20854A Pending DE1177684B (de) | 1959-12-15 | 1960-12-15 | Magnetkernspeichersystem |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DEN20855A Pending DE1204269B (de) | 1959-12-15 | 1960-12-15 | Verfahren zum Ablesen einer Magnetelement-matrix und Speichermatrix zur Durchfuehrung des Verfahrens |
DEN20854A Pending DE1177684B (de) | 1959-12-15 | 1960-12-15 | Magnetkernspeichersystem |
Country Status (7)
Country | Link |
---|---|
US (1) | US3291040A (de) |
CH (1) | CH392621A (de) |
DE (3) | DE1148783B (de) |
FR (1) | FR1283883A (de) |
GB (4) | GB909782A (de) |
NL (2) | NL7009472A (de) |
SE (1) | SE319527B (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3785283A (en) * | 1972-09-18 | 1974-01-15 | Teletype Corp | Teleprinter assembly |
DE2401122C2 (de) * | 1974-01-10 | 1983-05-26 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum Betrieb eines integrierten Speicherbausteins und Speicherbaustein dafür |
US4130868A (en) * | 1977-04-12 | 1978-12-19 | International Business Machines Corporation | Independently controllable multiple address registers for a data processor |
US4532610A (en) * | 1981-07-16 | 1985-07-30 | Ampex Corporation | Low noise core memory sense winding |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL214607A (de) * | 1948-07-09 | |||
US2972444A (en) * | 1957-09-20 | 1961-02-21 | Burroughs Corp | Form feeder and magnetic code reader for automatic accounting machine |
US2950467A (en) * | 1958-01-03 | 1960-08-23 | Ibm | Multiple section memory |
NL243394A (de) * | 1958-09-17 |
-
0
- GB GB909781D patent/GB909781A/en not_active Expired
- NL NL258945D patent/NL258945A/xx unknown
-
1960
- 1960-12-13 GB GB3505261A patent/GB909782A/en not_active Expired
- 1960-12-13 GB GB3505461A patent/GB909784A/en not_active Expired
- 1960-12-13 GB GB3505361A patent/GB909783A/en not_active Expired
- 1960-12-15 FR FR846968A patent/FR1283883A/fr not_active Expired
- 1960-12-15 DE DEN20856A patent/DE1148783B/de active Pending
- 1960-12-15 DE DEN20855A patent/DE1204269B/de active Pending
- 1960-12-15 DE DEN20854A patent/DE1177684B/de active Pending
- 1960-12-15 CH CH1402760A patent/CH392621A/fr unknown
-
1963
- 1963-10-07 US US31409363 patent/US3291040A/en not_active Expired - Lifetime
-
1964
- 1964-09-07 SE SE1072064A patent/SE319527B/xx unknown
-
1970
- 1970-06-26 NL NL7009472A patent/NL7009472A/xx unknown
Also Published As
Publication number | Publication date |
---|---|
FR1283883A (fr) | 1962-02-09 |
GB909782A (en) | 1962-11-07 |
GB909781A (de) | 1900-01-01 |
GB909784A (en) | 1962-11-07 |
SE319527B (de) | 1970-01-19 |
NL258945A (de) | 1900-01-01 |
DE1204269B (de) | 1965-11-04 |
US3291040A (en) | 1966-12-13 |
CH392621A (fr) | 1965-05-31 |
DE1177684B (de) | 1964-09-10 |
GB909783A (en) | 1962-11-07 |
NL7009472A (de) | 1970-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1178623C2 (de) | Programmgesteuerte datenverarbeitende Maschine | |
DE1901343C3 (de) | Datenverarbeitungsanlage zur Ausführung von Mateirenrechnungen | |
DE1146290B (de) | Elektronisches Datenverarbeitungssystem | |
DE2364408B2 (de) | Schaltungsanordnung zur Adressierung der Speicherplätze eines aus mehreren Chips bestehenden Speichers | |
DE1162111B (de) | Gleitkomma-Recheneinrichtung | |
DE1197650B (de) | Parallel-Addierer | |
DE2357654C2 (de) | Assoziativspeicher | |
DE1499281B1 (de) | Rechenmaschine fuer logarithmische Rechnungen | |
DE1148783B (de) | Verbesserung an Ziffernrechenmaschinen | |
DE3340362C2 (de) | ||
DE1206180B (de) | Verfahren zum Betrieb einer Rechenmatrix | |
DE1184122B (de) | Addiervorrichtung | |
AT233870B (de) | Ziffernrechner | |
DE1115483B (de) | Vorrichtung zum Abfragen eines Ziffernspeichers | |
DE1181948B (de) | Elektronische Datenverarbeitungsmaschine | |
DE1549454A1 (de) | Einrichtung zur abgerundeten Anzeige einer gespeicherten Zahl | |
DE1125685B (de) | Rechenmaschine | |
DE2057124A1 (de) | Assoziativspeicher | |
DE1103646B (de) | Inkrement-Rechenmaschine | |
DE1424756B2 (de) | Schaltungsanordnung zum fehlergesicherten Einführen oder Wiedereinführer, von Programmen in den Hauptspeicher einer datenverarbeitenden Anlage | |
DE2507526C3 (de) | Zähler mit zeitmultiplexem Datenausgang | |
DE2501985A1 (de) | Mit gleitkomma arbeitender rechenmechanismus | |
DE1549461B2 (de) | Divisionseinrichtung | |
DE1524090C (de) | Einrichtung zur Modifizierung eines Be fehls im Befehlsregister einer elektroni sehen Datenverarbeitungsanlage | |
DE4204448C2 (de) | Halbleiterspeichereinrichtung zum Speichern von zwei Arten binärer Zahlen, Verwendung einer Halbleiterspeichereinrichtung und Betriebsverfahren dafür |