DE4204448C2 - Halbleiterspeichereinrichtung zum Speichern von zwei Arten binärer Zahlen, Verwendung einer Halbleiterspeichereinrichtung und Betriebsverfahren dafür - Google Patents

Halbleiterspeichereinrichtung zum Speichern von zwei Arten binärer Zahlen, Verwendung einer Halbleiterspeichereinrichtung und Betriebsverfahren dafür

Info

Publication number
DE4204448C2
DE4204448C2 DE4204448A DE4204448A DE4204448C2 DE 4204448 C2 DE4204448 C2 DE 4204448C2 DE 4204448 A DE4204448 A DE 4204448A DE 4204448 A DE4204448 A DE 4204448A DE 4204448 C2 DE4204448 C2 DE 4204448C2
Authority
DE
Germany
Prior art keywords
binary number
number data
data
memory
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4204448A
Other languages
English (en)
Other versions
DE4204448A1 (de
Inventor
Hirohisa Machida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4204448A1 publication Critical patent/DE4204448A1/de
Application granted granted Critical
Publication of DE4204448C2 publication Critical patent/DE4204448C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G06F7/501—Half or full adders, i.e. basic adder cells for one denomination
    • G06F7/503—Half or full adders, i.e. basic adder cells for one denomination using carry switching, i.e. the incoming carry being connected directly, or only via an inverter, to the carry output under control of a carry propagate signal
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/02—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • General Engineering & Computer Science (AREA)
  • Dram (AREA)
  • Complex Calculations (AREA)
  • Microcomputers (AREA)

Description

Die Erfindung betrifft eine Halbleiterspeichereinrichtung zum Speichern von zwei Arten binärer Zahlen, die Verwendung einer Halbleiterspeichereinrichtung und ein Betriebsverfahren dafür.
Die Entwicklung der Halbleitertechnologie, die eine Integration einer großen Zahl von Schaltkreiselementen auf einem einzelnen Chip ermöglicht, ist bemerkenswert. Darüber hinaus gibt es eine starke Forderung nach einer weiteren Beschleunigung der Verarbeitungsgeschwindigkeit, und insbesondere nimmt die Forderung nach einer Verarbeitung arithmetischer Operationen mit hoher Geschwindigkeit zu. Als Verfahren zur Verarbeitung arithmetischer Operationen mit hoher Geschwindigkeit hat die Verwendung von Schaltkreisen, die redundante Binärzahlen verwenden, Beachtung gewonnen.
Allgemeine Binärzahlen, bei denen jede Stelle durch zwei Ziffern, d. h. 0 und 1, ausgedrückt wird, werden im folgenden als Binärzahlen bezeichnet. Demgegenüber werden Binärzahlen, bei denen jede Stelle unter Verwendung von drei Ziffern 1, 0, und -1 ausgedrückt wird, als redundante Binärzahlen bezeichnet. Eine Binärzahl mit n Bit wird allgemein als xn xn-1 . . . x₁ dargestellt. Hier wird eine Binärzahl mit binärer Darstellung ohne Vorzeichen als [xn xn-1 . . . x₁]₂ und eine Binärzahl mit 2′-Komplementdarstellung als [xn xn-1 . . . x₁]c2 dargestellt. In diesem Fall stellen die xn, xn-1, . . . , x₁ jeweils 1, 0 oder -1 dar.
In binärer Darstellung wird die Dezimalzahl "3" als [011]₂ ausgedrückt. Andererseits wird in der redundanten Binärdarstellung die Dezimalzahl "3" als [0,1,1]SD2 oder [1,0,-1]SD2 dargestellt. Damit kann in der redundanten binären Darstellung eine Zahl auf mehrfache Weise dargestellt werden.
Die wechselseitige Umwandlung binärer und redundanter binärer Zahlen ist z. B. in "A VLSI-Oriented High-Speed Multiplier Using a Redundant Binary Addition Tree", Papers of the Institute of Electronics and Communication Engineers of Japan, 83/6 Vol. J66-D No. 6, S. 683-690 von Takagi, Yasuura und Yajima beschrieben.
Eine binäre Darstellung stimmt mit einer der redundanten Binärdarstellungen überein. Beispielsweise stimmt die Binärdarstellung [011]₂ mit der redundanten Binärdarstellung [0,1,1]SD2 überein. Entsprechend sind keine Verarbeitungen erforderlich, um eine binäre Zahl in eine redundante binäre Zahl umzuwandeln.
Andererseits kann die Umwandlung einer redundanten Binärzahl in eine Binärzahl durch Subtraktion zweier Binärzahlen ausgeführt werden. Eine Binärzahl wird erhalten, indem die Bits entsprechend den Ziffern "1" in einer redundanten Binärzahl auf "1" und die restlichen Bits auf "0" gesetzt werden. Die andere Binärzahl wird durch Setzen der Bits entsprechend den Stellen "-1" in einer redundanten Binärzahl auf "1" und Setzen des restlichen Bits auf "0" erhalten. Durch Subtraktion der zweiten Binärzahl von der einen Binärzahl erhält man eine Binärzahl in 2′-Komplementdarstellung.
Die redundante Binärzahl [1,0,-1]SD2 wird z. B. wie unten beschrieben in die Binärzahl [011]c2 umgewandelt.
[1,0,-1]SD2=[100]₂-[001]₂=[011]c2
Die Subtraktion von zwei Binärzahlen wird durch Addition unter Verwendung binärer Zahlen in 2′-Komplementdarstellung ausgeführt. Entsprechend erfolgt die Umwandlung einer redundanten Binärzahl in eine Binärzahl hauptsächlich unter Verwendung eines Addiererschaltkreises.
Beim Betrieb mit binären Zahlen tritt aufgrund der Ausbreitung des Übertragsignals eine Verzögerung auf, so daß die Ausführungszeit mit der Datenbitlänge ansteigt. Andererseits kann eine einzelne Zahl in redundanter Binärzahldarstellung in mehrfacher Weise dargestellt werden, so daß die Anzahl der Überträge reduziert wird. Addition und Multiplikation unter Verwendung redundanter Binärzahlen sind in der oben angegebenen Druckschrift des Institute of Electronics and Communications Engineers of Japan beschrieben.
Nun wird ein Beispiel für eine einfache Addition beschrieben. Wenn die Addition 3+1=4 unter Verwendung binärer Zahlen ausgeführt wird, wie in Fig. 10 dargestellt ist, erzeugt das niederwertigste Bit einen Übertrag für das zweite Bit, und vom zweiten Bit wird ein Übertrag zum dritten Bit erzeugt. Wie in Fig. 11 gezeigt ist, wird andererseits die Dezimalzahl "3" als redundante Binärzahl [1,0,- 1]SD2 und die Dezimalzahl "1" als redundante Binärzahl [0,0,1]SD2 dargestellt. In einer solchen Addition mit redundanten Binärzahlen wird kein Übertrag erzeugt. Entsprechend ermöglicht die Verwendung redundanter Binärzahlen einen Betrieb mit hoher Geschwindigkeit.
In einem Betriebsschaltkreis, der redundante Binärzahlen verwendet, ist eine große Zahl von Schaltkreiselementen erforderlich, aber das ist wegen der kürzlichen Entwicklung im Bereich der Halbleitertechnologie unerheblich. Entsprechend ist ein Betriebsschaltkreis, der redundante Binärzahlen verwendet und eine hohe Arbeitsgeschwindigkeit aufweist, in einer integrierten Halbleiterschaltkreiseinrichtung enthalten. Ein Betriebsschaltkreis, der redundante Binärzahlen verwendet, ist z. B. in Yamashita et al, "A 200MHz 16-Bit BiCMOS Signal Processor", 1989 ISSCC DIGEST OF TECHNICAL PAPERS, S. 172-173 und Edamatsu et al, 11A 33-MFLOPS Floating Point Processor Using Redundant Binary Representation", 1988 ISSCC DIGEST OF TECHNICAL PAPERS, S. 152-153 beschrieben.
Wie oben beschrieben ist, befinden sich Hochgeschwindigkeits- Operationsschaltkreise, die redundante Binärzahlen verwenden, in der Entwicklung. In den meisten Datenverarbeitungssystemen werden jedoch binäre Zahldaten verwendet. Entsprechend ist eine wechselseitige Umwandlung zwischen redundanten Binärzahlen und Binärzahlen notwendig, um einen Betriebsschaltkreis, der redundante Binärzahlen verwendet, mit anderen Systemen verbinden zu können. Entsprechend ist ein Binärzahl-Addierschaltkreis wie beschrieben erforderlich und die Betriebszeit steigt durch die Umwandlung an.
Besonders in normalen Mikroprozessoren werden arithmetische und logische Verarbeitungen für eine große Datenmenge ausgeführt. Die arithmetischen Verarbeitungen können unter Verwendung redundanter Binärzahldaten ausgeführt werden, die logischen Verarbeitungen aber nicht.
In Fig. 12 ist ein allgemeiner Mikroprozessor und hauptsächlich seine Ausführungseinheit gezeigt. Ein Mikroprozessor 300 weist einen Registersatzschaltkreis (RF) 310 und einen Verarbeitungsschaltkreis (arithmetische und logische Einheit; ALU) 320 auf. Mit dem Mikroprozessor 300 ist eine Hauptspeichereinrichtung 200 verbunden. Der Mikroprozessor 300 ist aus einem einzelnen LSI und die Hauptspeichereinrichtung 200 aus einem anderen LSI gebildet. In der Hauptspeichereinrichtung 200 werden Binärzahldaten gespeichert. Die Verarbeitungseinheit 320 führt Verarbeitungen aus, wie z. B. arithmetische Verarbeitungsprozesse, logische Verarbeitungsprozesse usw. Der Registersatzschaltkreis 310 besteht aus einem normalen RAM (Direktzugriffsspeicher), der Daten speichert, die bei der Verarbeitung von Daten in der Hauptspeichereinrichtung 200 durch die Verarbeitungseinheit 320 notwendig sind.
Unter der Annahmen, daß ein Operationsschaltkreis benutzt wird, der unter Verwendung redundanter Binärzahlen betrieben werden und eine wechselseitige Umwandlung von redundanten Binärzahlen und Binärzahlen ausführen kann, wird nun der Betrieb in diesem Fall beschrieben.
Zuerst werden Binärzahldaten, die für die Verarbeitung durch den Verarbeitungsschaltkreis 320 erforderlich sind, von der Hauptspeichereinrichtung 200 zum Registersatzschaltkreis 310 übertragen, worin die Daten gespeichert werden. Wenn z. B. eine Anweisung zur Addition zweier Zahlen ausgeführt wird, werden zwei Binärzahldaten von der Hauptspeichereinrichtung 200 zum Registersatzschaltkreis übertragen.
Als nächstes führt der Verarbeitungsschaltkreis 320 die Addition der zwei Datenbestandteile aus. Da Binärzahldaten als redundante Binärzahldaten betrachtet werden können, führt der Verarbeitungsschaltkreis 320 in diesem Fall eine Operation unter Verwendung redundanter Binärzahlen aus. Damit wird die Betriebszeit vermindert. Das Ergebnis der Operation ist ein redundanter Binärzahlwert.
Üblicherweise kann der Registersatzschaltkreis 310 keine redundanten Binärzahldaten speichern. Entsprechend wandelt der Verarbeitungsschaltkreis 320 die redundanten Binärzahldaten in Binärzahldaten um. Die umgewandelten Binärzahldaten werden im Registersatzschaltkreis 310 gespeichert. In diesem Fall muß der Verarbeitungsschaltkreis 320 zusätzlich zur Verarbeitung eine Umwandlung ausführen, so daß schließlich eine lange Ausführungszeit notwendig ist.
Wird angenommen, daß der Registersatzschaltkreis 310 redundante Binärzahldaten speichern kann, so wird das Verarbeitungsergebnis im Registersatzschaltkreis 310 in der Form redundanter Binärzahlen gespeichert. Falls die Anweisung, die das Verarbeitungsergebnis als nächstes verwendet, eine arithmetische Anweisung ist, kann die Operation unter Verwendung der redundanten Binärzahldaten ausgeführt werden.
Wenn die Anweisung, die das Verarbeitungsergebnis als nächstes verwendet, jedoch eine Anweisung für eine logische Operation ist, müssen die redundanten Binärzahldaten in Binärzahldaten umgewandelt werden. In diesem Fall muß der Verarbeitungsschaltkreis 320 die Umwandlung ausführen, was zu einem Anstieg der Ausführungszeit führt.
Selbst wenn keine Anweisungen für eine logische Operation existieren, werden die im Registersatzschaltkreis 310 gespeicherten redundanten Binärzahldaten schließlich in der Hauptspeichereinrichtung 200 abgelegt. Die Hauptspeichereinrichtung 200 ist außerdem mit anderen Schaltkreisen im System verbunden, so daß die Daten notwendigerweise in der Form binärer Zahlen gespeichert werden müssen. Entsprechend werden redundante Binärzahldaten, die im Registersatzschaltkreis 310 gespeichert sind, zur Hauptspeichereinrichtung 200 übertragen, nachdem sie vom Verarbeitungsschaltkreis 320 in Binärzahldaten umgewandelt worden sind.
Damit wird zusätzliche Zeit benötigt, um redundante Binärzahldaten in Binärzahldaten umzuwandeln, was zu einer geringen Ausführungsgeschwindigkeit führt. Entsprechend ist es nicht damit getan, nur einen Betriebsschaltkreis, der redundante Binärzahldaten verwendet, in einen Mikroprozessor einzubauen.
Es besteht aber eine erhebliche Forderung, Mikroprozessoren weiter zu beschleunigen, indem arithmetische Operationen mit redundanten Binärzahlen ausgeführt werden.
Aus der US 4 970 690 ist eine Halbleiterspeichereinrichtung mit einer zur Informationsverarbeitung tauglichen Speicherzelle im besonderen für bitserielle Arithmetik bekannt.
Aufgabe der Erfindung ist es, eine Halbleiterspeichereinrichtung, die einen gegebenen Wert sowohl in der Form binärer als auch der Form redundanter binärer Zahlen speichern kann, und eine Betriebsverfahren hierfür zu schaffen und eine Verwendung hierfür anzugeben.
Die Aufgabe wird gelöst durch eine Halbleiterspeichereinrichtung nach Anspruch 1 bzw. durch ein Verfahren nach Anspruch 16.
Wenn bei der Halbleiterspeichereinrichtung redundante Binärzahldaten durch den Schreibschaltkreis in die Speicherzelle des Speicherschaltkreises geschrieben werden, werden die redundanten Binärzahldaten vom Umwandlungsschaltkreis in Binärzahldaten umgewandelt. Wenn die redundanten Binärzahldaten erforderlich sind, werden vom Auswahlschaltkreis die redundanten Binärzahldaten, die in der Speicherzelle gespeichert sind, ausgewählt und vom Leseschaltkreis gelesen. Wenn Binärzahldaten notwendig sind, werden vom Auswahlschaltkreis die vom Umwandlungsschaltkreis umgewandelten Binärzahldaten ausgewählt und vom Leseschaltkreis gelesen.
Wenn vom Schreibschaltkreis Binärzahldaten in die Speicherzelle des Speicherschaltkreises geschrieben werden, können die Binärzahldaten unverändert als redundante Binärzahldaten betrachtet werden. In diesem Fall weisen die in der Speicherzelle gespeicherten und die vom Umwandlungsschaltkreis umgewandelten Daten dieselbe Form auf.
Wie oben beschrieben ist, können in beiden Fällen, wo entweder die redundanten Binärzahldaten oder die Binärzahldaten in einen Speicherschaltkreis geschrieben werden, die Daten in der Form redundanter Binärzahldaten oder in der Form von Binärzahldaten wie erforderlich gelesen werden.
Eine weitere Lösung der oben beschriebenen Aufgabe ist durch eine Halb­ leiterspeichereinrichtung nach Anspruch 9 bzw. ein Verfahren nach Anspruch 17 bzw. die Verwendung nach Anspruch 15 gegeben.
In der Halbleiterspeichereinrichtung werden die redundanten Binärzahldaten vom Umwandlungsschaltkreis in Binärzahldaten umgewandelt, wenn redundante Binärzahldaten extern angelegt werden. Die umgewandelten Binärzahldaten werden vom Schreibschaltkreis in die erste Speicherzelle und die redundanten Binärzahldaten in die zweite Speicherzelle des Speicherschaltkreises geschrieben. Wenn Binärzahldaten erforderlich sind, werden vom Leseschaltkreis die in der ersten Speicherzelle des Speicherschaltkreises gespeicherten Binärzahldaten gelesen. Wenn redundante Binärzahldaten notwendig sind, werden die in der zweiten Speicherzelle des Speicherschaltkreises gespeicherten redundanten Binärzahldaten vom Leseschaltkreis gelesen.
Wenn Binärzahldaten extern angelegt werden, können die Binärzahldaten unverändert als redundante Binärzahldaten betrachtet werden. In diesem Fall weisen die in der ersten Speicherzelle des Speicherschaltkreises gespeicherten Daten und die in der zweiten Speicherzelle des Speicherschaltkreises gespeicherten Daten dieselbe Form auf.
Selbst wenn redundante Binärdaten oder Binärdaten extern angelegt werden, werden wie oben beschrieben diese Daten in den beiden Formen redundanter Binärzahldaten und Binärzahldaten im Speicherschaltkreis gespeichert. Entsprechend können die Daten wie erforderlich in der Form redundanter Binärzahldaten und der Form von Binärzahldaten gelesen werden.
Wenn Daten geschrieben werden, werden die Daten in den beiden Formen Binärzahldaten und redundante Binärzahldaten gespeichert, so daß beim Daten lesen die Daten sofort in der gewünschten Form gelesen werden können. Entsprechend besteht keine Notwendigkeit, eine wechselseitige Umwandlung zwischen Binärzahldaten und redundanten Binärzahldaten in anderen Schaltkreisen auszuführen, die diese Daten verwenden. Damit können durch Verwendung der erfindungsgemäßen Halbleiterspeichereinrichtungen integrierte Halbleiterschaltkreiseinrichtungen mit einer hohen Verarbeitungsgeschwindigkeit erzielt werden.
Eine Verwendung der Halbleiterspeichereinrichtung nach Anspruch 1 oder 9 in einer integrierten Halbleiterschaltkreiseinrichtung nach Anspruch 15 hat den Vorteil, daß eine Datenverarbeitung mit hoher Geschwindigkeit ausgeführt werden kann, ohne daß die Ausführungs­ zeit auf Grund der Umwandlung redundanter Binärzahlen in Binärzahlen ansteigt. Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigt
Fig. 1 ein Blockdiagramm der Konfiguration einer Halbleiterspeichereinrichtung nach einer Ausführungsform;
Fig. 2 ein Blockdiagramm der Konfiguration eines Speicherschaltkreises, der in der Halbleiterspeicher­ einrichtung der Ausführungsform enthalten ist;
Fig. 3 ein Diagramm eines Beispiels für ein Darstellungsverfahren redundanter Binärzahldaten;
Fig. 4 ein Schaltbild, das die Konfiguration eines Umwandlungsschaltkreises darstellt;
Fig. 5 ein Schaltbild, das die Konfiguration eines Auswahlschaltkreises darstellt;
Fig. 6 ein Blockdiagramm der Konfiguration eines Mikroprozessors, der die Halbleiterspeichereinrichtung der Ausführungsform verwendet;
Fig. 7 ein Blockdiagramm der Konfiguration einer Halbleiterspeichereinrichtung nach einer weiteren Ausführungsform;
Fig. 8 ein Blockdiagramm der Konfiguration eines Speicherschaltkreises, der in der Halbleiterspeicher­ einrichtung der Ausführungsform von Fig. 7 enthalten ist;
Fig. 9 ein Schaltbild, das die Konfiguration eines Lese-/Schreib- Umwandlungsschaltkreises darstellt;
Fig. 10 ein Beispiel für die Addition von Binärzahlen;
Fig. 11 ein Beispiel für die Addition von redundanten Binärzahlen; und
Fig. 12 ein Blockdiagramm der Konfiguration der Ausführungseinheit eines herkömmlichen Mikroprozessors.
Wie in Fig. 1 gezeigt ist, weist eine Halbleiterspeichereinrichtung 1 eine Mehrzahl von Speicherschaltkreisen 10, die in einer Mehrzahl von Zeilen und Spalten angeordnet sind, einen Lese- /Schreibschaltkreis 20 und einen Dekodersteuerschaltkreis 30 auf. Erste und zweite Bitleitungen BL1 und BL2 sind entsprechend den jeweiligen Spalten der Speicherschaltkreise 10 und Wortleitungen WL entsprechend den jeweiligen Zeilen der Speicherschaltkreise 10 gebildet. Die ersten und zweiten Bitleitungen BL1, BL2 sind mit dem Lese-/Schreibschaltkreis 20 verbunden. Jede Wortleitung WL ist mit dem Dekodersteuerschaltkreis 30 verbunden. Die Anzahl der Spalten der Speicherschaltkreise 10 entspricht der Anzahl von Bits der gespeicherten Daten D. Entsprechend werden in jeder Zeile der Speicherschaltkreise 10 n-Bit-Daten gespeichert, wenn die Anzahl der Spalten von Speicherschaltkreisen 10 gleich n ist.
Jeder Speicherschaltkreis 10 ist mit der entsprechenden Wortleitung WL und den entsprechenden ersten und zweiten Bitleitungen BL1, BL2 verbunden. Ein vom ersten Speicherschaltkreis 10 einer jeden Zeile ausgegebenes Übertragsignal CR wird dem Speicherschaltkreis 10 für ein höherwertiges Bit zugeführt.
Binärzahldaten D oder redundante Binärzahldaten D werden dem Lese- /Schreibschaltkreis 20 extern zugeführt. Binärzahldaten D oder redundante Binärzahldaten D werden vom Lese-/Schreibschaltkreis 20 aus der Halbleiterspeichereinrichtung 1 ausgegeben. Ein Auswahlsignal SEL und ein Lese-/Schreibsignal RW werden extern an den Lese-/Schreibschaltkreis 20 angelegt. Das Auswahlsignal SEL wird auch an alle Speicherschaltkreise 10 angelegt. Das Adreßsignal AD wird dem Dekodersteuerschaltkreis 30 extern zugeführt.
Die Konfiguration eines jeden Speicherschaltkreises 10 ist in Fig. 2 gezeigt. Der Speicherschaltkreis 10 weist eine Datenbitspeicherzelle 11, eine Vorzeichenbitspeicherzelle 12, einen Umwandlungsschaltkreis 13 und einen Auswahlschaltkreis 14 auf. Die Datenbitspeicherzelle 11 und die Vorzeichenbitspeicherzelle 12 speichern Daten zu 1 Bit.
Der Eingangsanschluß der Datenbitspeicherzelle 11 ist mit einer entsprechenden ersten Bitleitung BL1 verbunden. Der Steueranschluß der Datenbitspeicherzelle 11 ist mit der entsprechenden Wortleitung WL verbunden. Der Eingangsanschluß der Vorzeichenbitspeicherzelle 12 ist mit einer entsprechenden zweiten Bitleitung BL2 verbunden. Der Steueranschluß der Vorzeichenbitspeicherzelle 12 ist mit der entsprechenden Wortleitung WL verbunden. Der Ausgangsanschluß der Datenbitspeicherzelle 11 ist mit einem Eingangsanschluß des Umwandlungsschaltkreises 13 und einem Eingangsanschluß des Auswahlschaltkreises 14 verbunden. Der Ausgangsanschluß der Vorzeichenbitspeicherzelle 12 ist mit dem anderen Eingangsanschluß des Umwandlungsschaltkreises 13 und einer entsprechenden zweiten Bitleitung BL2 verbunden.
Der Ausgangsanschluß des Umwandlungsschaltkreises 13 ist mit dem anderen Eingangsanschluß des Auswahlschaltkreises 14 verbunden. Der Steueranschluß des Auswahlschaltkreises 14 ist mit der entsprechenden Wortleitung WL verbunden. Der Ausgangsanschluß des Auswahlschaltkreises 14 ist mit einer entsprechenden ersten Bitleitung BL1 verbunden. Das Auswahlsignal SEL wird dem Auswahlschaltkreis 14 zugeführt. Der Umwandlungsschaltkreis 13 empfängt ein Übertragsignal CR vom Umwandlungsschaltkreis in einem Speicherschaltkreis entsprechend einem niederwertigen Bit und legt das Übertragsignal CR an den Umwandlungsschaltkreis im Speicherschaltkreis entsprechend einem höherwertigen Bit an.
Wie in Fig. 3 gezeigt ist, wird ein redundanter Binärzahlwert aus einem Vorzeichenbit und einem Datenbit gebildet. Eine redundante Binärzahl "-1" wird durch ein Vorzeichenbit "1" und ein Datenbit "1", eine redundante Binärzahl "1" durch ein Vorzeichenbit "0" und ein Datenbit "1" und eine redundante Binärzahl "0" durch ein Vorzeichenbit "0" und ein Datenbit "0" dargestellt. Wenn in diesem Fall das Datenbit gleich "0" ist, wird dieses Bit ohne Verbindung mit dem Wert des Vorzeichenbits als redundante Binärzahl "0" erkannt.
Jedes Bit der Binärzahldaten wird einer ersten Bitleitung BL1 zugeführt. Das Datenbit jeder Ziffer der redundanten Binärzahldaten wird einer ersten Bitleitung BL1 und das Vorzeichenbit jeder Zahl der redundanten Binärzahldaten einer zweiten Bitleitung BL2 zugeführt. Die Datenbitspeicherzelle 11 speichert ein Datenbit jeder Ziffer der Binärzahldaten oder ein Datenbit jeder Ziffer der redundanten Binärzahldaten. Die Vorzeichenbitzelle 12 speichert ein Vorzeichenbit jeder Stelle der redundanten Binärzahldaten. Wenn das jeweilige Bit der Binärzahldaten der Datenbitspeicherzelle 11 zugeführt wird, wird "0" an die Vorzeichenbitspeicherzelle 12 angelegt.
Der Umwandlungsschaltkreis 13 weist im wesentlichen einen Volladdierer auf und wandelt auf der Basis eines Übertragsignals CR, eines Datenbit und eines Vorzeichenbit die redundanten Binärzahldaten ohne externe Anweisung automatisch in Binärzahldaten um. Eine Mehrzahl von Umwandlungsschaltkreisen 13 entsprechend einer einzelnen, in Fig. 1 dargestellten Zeile wandelt die redundanten Binärzahldaten mit n Ziffern entsprechend dem oben beschriebenen Verfahren in Binärzahldaten um. Das bedeutet, daß n Umwandlungsschaltkreise 13 entsprechend einer einzelnen Zeile aus gegebenen redundanten Binärzahldaten zwei Arten von Binärzahldaten erzeugen und eine Addition dieser Abschnitte von Binärzahldaten mit einem Volladdierer ausführen, um die gegebenen redundanten Binärzahldaten in Binärdaten umzuwandeln.
In Fig. 4 ist eine detaillierte Konfiguration des Umwandlungsschaltkreises 13 gezeigt.
Der Umwandlungsschaltkreis 13 weist N-Kanal MOS-Transistoren T1-T6 und Inverter G1-G7 auf. Der Eingangsanschluß A empfängt ein Vorzeichenbit von einer Vorzeichenbitspeicherzelle 12, und der Eingangsanschluß B empfängt ein Datenbit von einer Datenbitspeicherzelle 11. Der Übertrageingangsanschluß CI empfängt ein Übertragsignal CR von einem Umwandlungsschaltkreis innerhalb des Speicherschaltkreises, der einem niederwertigen Bit entspricht. Das Ergebnis der Umwandlung wird von einem Ausgangsanschluß S ausgegeben. Das an den Umwandlungsschaltkreis innerhalb des Speicherschaltkreises, der dem höherwertigen Bit entspricht, anzulegende Übertragsignal CR wird vom Übertragausgangsanschluß CO ausgegeben.
Wenn das dem Eingangsanschluß B zugeführte Datenbit gleich "1" ist, schaltet der Transistor T1 durch. Wenn das dem Eingangsanschluß A zugeführte Vorzeichenbit gleich "1" ist, schalten die Transistoren T3, T6 durch. Damit wird ein invertiertes Signal des Übertragsignals CR, das an den Übertrageingangsanschluß CI angelegt wird, vom Ausgangsanschluß S ausgegeben. Ein dem Eingangsanschluß B zugeführtes Datenbit "1" wird vom Übertragausgangsanschluß CO ausgegeben. Wenn das dem Eingangsanschluß A zugeführte Vorzeichenbit gleich "0" ist, schalten die Transistoren T4 und T5 durch. Damit wird das dem Übertrageingangsanschluß CI zugeführte Übertragsignal CR vom Ausgangsanschluß S ausgegeben. Außerdem wird das an den Übertrageingangsanschluß CI angelegte Übertragsignal CR vom Übertragausgangsanschluß CO ausgegeben.
Wenn das an den Eingangsanschluß B angelegte Datenbit gleich "0" ist, schaltet der Transistor T2 durch. Wenn das an den Eingangsanschluß A angelegte Vorzeichenbit gleich "1" ist, schalten die Transistoren T4 und T5 durch. Damit wird das an den Übertrageingangsanschluß CI angelegte Übertragsignal CR vom Ausgangsanschluß S ausgegeben. Außerdem wird das an den Übertrageingangsanschluß CI angelegte Übertragsignal CR auch vom Ausgangsanschluß CO ausgegeben. Wenn das an den Eingangsanschluß A angelegte Vorzeichenbit gleich "0" ist, schalten die Transistoren T3 und T6 durch. Damit wird ein invertiertes Signal des Übertragsignals CR, das an den Übertrageingangsanschluß CI angelegt wird, vom Ausgangsanschluß S ausgegeben. Vom Übertragausgangsanschluß CO wird das Datenbit "0" abgegeben, das dem Eingangsanschluß B zugeführt wird.
Unter Bezugnahme auf die Fig. 1 und 2 wird nun der Betrieb der Halbleiterspeichereinrichtung 1 beschrieben.
Der Datenlesebetrieb oder der Datenschreibbetrieb wird durch das Lese-/Schreibsignal RW ausgewählt. Wenn redundante Binärzahldaten geschrieben werden, werden redundante Binärzahldaten D zu n Bit extern in den Lese-/Schreibschaltkreis 20 eingegeben. Der Lese- /Schreibschaltkreis 20 legt Datenbit der jeweiligen Ziffern der redundanten Binärzahldaten an die ersten Bitleitungen BL1 und Vorzeichenbits der entsprechenden Ziffern der redundanten Binärzahldaten an die zweiten Bitleitungen BL2 an.
Der Dekodersteuerschaltkreis 30 wählt in Abhängigkeit von einem extern zugeführten Adreßsignal AD eine der Mehrzahl von Wortleitungen WL aus. Damit werden n Speicherschaltkreise 10 ausgewählt, die mit der ausgewählten Wortleitung WL verbunden sind. Dadurch erreichen die Datenbitspeicherzelle 11 und die Vorzeichenbitspeicherzelle 12 in den jeweiligen Speicherschaltkreisen 10 einen aktiven Zustand (siehe Fig. 2). Damit wird das Datenbit auf der entsprechenden ersten Bitleitung BL1 in die Datenbitspeicherzelle 11 geschrieben, und das Datenbit wird von der Datenbitspeicherzelle 11 ausgegeben. Ein Vorzeichenbit auf der entsprechenden zweiten Bitleitung BL2 wird in die Vorzeichenbitspeicherzelle 12 geschrieben, und auch das Vorzeichenbit wird von der Vorzeichenbitspeicherzelle 12 ausgegeben.
Die Umwandlungsschaltkreise 13 entsprechend der ausgewählten Zeile wandeln redundante Binärzahldaten auf der Basis der Datenbits und der Vorzeichenbits in Binärzahldaten um. Jeder der Umwandlungsschaltkreise 13 hält das entsprechende Bit der umgewandelten Binärzahldaten und gibt es an den Auswahlschaltkreis 14 aus.
Wie oben beschrieben ist, werden redundante Binärzahldaten in den Datenbitspeicherzellen 11 und den Vorzeichenbitspeicherzellen 12 in den Speicherschaltkreisen 10 der einen ausgewählten Reihe gespeichert, und es werden Binärzahldaten in den Umwandlungsschaltkreisen 13 in den Speicherschaltkreisen 10 der ausgewählten Zeile gespeichert.
Wenn Binärzahldaten geschrieben werden, wird dieselbe Operation ausgeführt. In diesem Fall wird ein einzelnes Bit der Binärzahldaten in die Datenbitspeicherzelle 11 des jeweiligen Speicherschaltkreises 10 und es wird "0" in die Vorzeichenbitspeicherzelle 12 geschrieben. Da Binärzahldaten ohne weitere Änderung als redundante Binärzahldaten betrachtet werden können, sind keine speziellen Verarbeitungen und Umwandlungszeiten notwendig, um Binärzahldaten in redundante Binärzahldaten umzuwandeln.
Wenn Daten gelesen werden sollen, wird der Lesebetrieb durch ein Lese-/Schreibsignal ausgewählt. Der Dekodersteuerschaltkreis 30 wählt in Abhängigkeit von einem extern angelegten Adreßsignal AD eine Wortleitung WL der Mehrzahl von Wortleitungen aus. Damit werden n Speicherschaltkreise 10 ausgewählt, die mit der ausgewählten Wortleitung verbunden sind. Damit nehmen die Datenbitspeicherzelle 11, die Vorzeichenbitspeicherzelle 12 und der Auswahlschaltkreis 14 im jeweiligen ausgewählten Speicherschaltkreis 10 den aktiven Zustand an. Binärzahldaten oder redundante Binärzahldaten werden durch ein extern zugeführtes Auswahlsignal SEL ausgewählt.
Wenn Binärzahldaten gelesen werden, legt der Auswahlschaltkreis 14 das Ausgangssignal des Umwandlungsschaltkreises 13 an die entsprechende erste Bitleitung BL1 an. Damit werden Binärzahldaten auf eine Mehrzahl von ersten Bitleitungen BL1 ausgelesen. Der Lese- /Schreibschaltkreis 20 gibt die Binärzahldaten auf der Mehrzahl erster Bitleitungen BL1 als Ausgangssignal aus der Halbleiterspeichereinrichtung 1 aus.
Wenn redundante Binärzahldaten gelesen werden, legt der Auswahlschaltkreis 14 das Ausgangssignal der Datenbitspeicherzelle 11 an die entsprechende erste Bitleitung BL1 an. Außerdem wird auch das Ausgangssignal der Vorzeichenbitspeicherzelle 12 an die entsprechende zweite Bitleitung BL2 angelegt. Damit werden redundante Binärzahldaten auf eine Mehrzahl erster und zweiter Bitleitungen BL1, BL2 ausgelesen. Der Lese-/Schreibschaltkreis 20 gibt die redundanten Binärzahldaten auf der Mehrzahl erster und zweiter Bitleitungen BL1, BL2 als Ausgangssignal aus der Halbleiterspeichereinrichtung 1 aus.
Selbst wenn nur Binärzahldaten oder nur redundante Binärzahldaten extern angelegt werden, werden bei der Halbleiterspeichereinrichtung dieser Ausführungsform diese Daten in der Form von Binärzahldaten und von redundanten Binärzahldaten gespeichert, wie oben beschrieben ist. Entsprechend können die gespeicherten Daten wie erforderlich in der Form von Binärdaten und auch in der Form redundanter Binärdaten ausgelesen werden.
Fig. 6 zeigt ein Blockdiagramm der Konfiguration eines Mikroprozessors, der die Halbleiterspeichereinrichtung nach der oben beschriebenen Ausführungsform verwendet. Der Mikroprozessor 100 weist einen ersten Verarbeitungsschaltkreis 110, einen zweiten Verarbeitungsschaltkreis 120, einen Registersatzschaltkreis 130, eine Steuerung 140 und einen Eingabe- /Ausgabeschnittstellenschaltkreis 150 auf. Der erste Verarbeitungsschaltkreis 110, der zweite Verarbeitungsschaltkreis 120, der Registersatzschaltkreis 130 und der Eingabe- /Ausgabeschnittstellenschaltkreis 150 sind mit einem ersten Datenbus DB1 verbunden. Der zweite Verarbeitungsschaltkreis 120 und der Registersatzschaltkreis 130 sind auch mit einem zweiten Datenbus DB2 verbunden. Der erste Datenbus DB1 ist ein Datenbus für Binärzahldaten und der zweite Datenbus DB2 ein Datenbus für redundante Binärzahldaten. Die Hauptspeichereinrichtung 200 ist mit dem Eingabe-/Ausgabeschnittstellenschaltkreis 150 verbunden.
Der erste Verarbeitungsschaltkreis 110 führt Logikoperationen unter Verwendung von Binärzahldaten aus. Der zweite Verarbeitungsschaltkreis 120 führt arithmetische Operationen unter Verwendung von redundanten Binärzahldaten aus. Die Halbleiterspeichereinrichtung nach der oben beschriebenen Ausführungsform wird als Registersatzschaltkreis 130 verwendet. Die Steuerung 140 steuert den Betrieb der Schaltkreise des Mikroprozessors. Der Eingabe-/Ausgabeschnittstellenschaltkreis 150 führt eine Schnittstellensteuerung der Schaltkreise innerhalb des Mikroprozessors und externer Einrichtungen aus.
Die Konfiguration des Auswahlschaltkreises 14 ist in Fig. 5 gezeigt. Der Auswahlschaltkreis 14 weist einen Inverter G8, UND-Gatter G9 und G10 und ein ODER-Gatter G11 auf. Der Eingangsanschluß a empfängt das Ausgangssignal der Datenbitspeicherzelle 11 und der Eingangsanschluß b das Ausgangssignal des Umwandlungsschaltkreises 13. Der Auswahlanschluß sa empfängt das Auswahlsignal SEL. Der Ausgangsanschluß o ist mit der Bitleitung BL1 verbunden. In Fig. 5 ist der Steueranschluß nicht dargestellt.
Wann das Auswahlsignal SEL gleich "1" ist, wird das an den Eingangsanschluß a angelegte Signal vom Ausgangsanschluß o ausgegeben. Wenn das Auswahlsignal SEL gleich "0" ist, wird das an den Eingangsanschluß b angelegte Signal vom Ausgangsanschluß o ausgegeben.
Nun wird der Betrieb des in Fig. 6 gezeigten Mikroprozessors 100 beschrieben. Die erforderlichen Binärzahldaten unter den Binärzahldaten, die in der Hauptspeichereinrichtung 200 gespeichert sind, werden durch eine Anweisung der Steuerung 140 in den Eingabe- /Ausgabeschnittstellenschaltkreis 150 übernommen. Die Binärzahldaten werden unter der Kontrolle der Steuerung über einen ersten Datenbus DB1 zum Registersatzschaltkreis 130 übertragen. Die Daten werden im Registersatzschaltkreis 130 in der Form von Binärdaten und der Form redundanter Binärdaten gespeichert.
Wenn eine Logikoperation ausgeführt wird, werden die erforderlichen Binärzahldaten vom Registersatzschaltkreis 130 über den ersten Datenbus DB1 zum ersten Verarbeitungsschaltkreis 110 übertragen. Die als Operationsergebnis vom ersten Verarbeitungsschaltkreis 110 ausgegebenen Binärzahldaten werden über den ersten Datenbus DB1 zum Registersatzschaltkreis 130 übertragen.
Wenn eine arithmetische Operation ausgeführt wird, werden die erforderlichen redundanten Binärzahldaten vom Registersatzschaltkreis 130 über den zweiten Datenbus DB2 zum zweiten Verarbeitungsschaltkreis 120 übertragen. Die als Operationsergebnis vom zweiten Verarbeitungsschaltkreis 120 ausgegebenen redundanten Binärzahldaten werden über den zweiten Datenbus DB2 zum Registersatzschaltkreis 130 übertragen. Der Registersatzschaltkreis 130 wandelt die redundanten Binärzahldaten in Binärzahldaten um und speichert diese Bestandteile von redundanten Binärzahldaten und von Binärzahldaten.
Die im Registersatzschaltkreis 130 gespeicherten Binärzahldaten werden über den ersten Datenbus DB1 und den Eingabe- /Ausgabeschnittstellenschaltkreis 150 wie erforderlich zur externen Hauptspeichereinrichtung übertragen. Die oben angeführte Übertragungssteuerung erfolgt durch die Steuerung 140.
Da Binärzahldaten als redundante Binärzahldaten betrachtet werden können, kann der zweite Verarbeitungsschaltkreis 120 auch direkt Binärzahldaten von der Hauptspeichereinrichtung 200 über den Eingabe-/Ausgabeschnittstellenschaltkreis 150 und den ersten Datenbus DB1 empfangen, um arithmetische Operationen unter Verwendung der Binärzahldaten auszuführen.
Beim in Fig. 6 dargestellten Mikroprozessor führen der erste und zweite Verarbeitungsschaltkreis 110 und 120 keine wechselseitige Umwandlung zwischen Binärzahldaten und redundanten Binärzahldaten aus, und der zweite Verarbeitungsschaltkreis 120 führt die arithmetische Operation unter Verwendung redundanter Binärzahldaten aus. Das erhöht die Ausführungsgeschwindigkeit.
Fig. 7 zeigt ein Blockdiagramm der Konfiguration einer Halbleiterspeichereinrichtung nach einer weiteren Ausführungsform.
Die in Fig. 7 gezeigte Halbleiterspeichereinrichtung 1a weist eine Mehrzahl von Speicherschaltkreises 10a, die in einer Mehrzahl von Zeilen und Spalten angeordnet sind, einen Lese-/Schreib- Umwandlungsschaltkreis 20a und einen Dekodersteuerschaltkreis 30 auf. Entsprechend den jeweiligen Spalten von Speicherschaltkreisen 10a sind erste, zweite und dritte Bitleitungen BL1, BL2, BL3 gebildet. Entsprechend den jeweiligen Zeilen von Speicherschaltkreisen 10a sind Wortleitungen WL gebildet.
Erste, zweite und dritte Bitleitungen BL1, BL2, BL3 für die jeweiligen Spalten sind mit dem Lese-/Schreib-Umwandlungsschaltkreis 20a verbunden. Eine Wortleitung WL für die jeweilige Zeile ist mit dem Dekodersteuerschaltkreis 30 verbunden. Das Auswahlsignal SEL1 und das Lese-/Schreibsignal RW werden extern an den Lese-/Schreib- Umwandlungsschaltkreis 20a angelegt. Das Adreßsignal AD wird extern an den Dekodersteuerschaltkreis 30 angelegt.
In Fig. 8 ist die Konfiguration eines jeden Speicherschaltkreises 10a gezeigt. Der Speicherschaltkreis 10a weist eine erste Speicherzelle 21, eine zweite Speicherzelle 22 und eine dritte Speicherzelle 23 auf. Die erste Speicherzelle 21 ist mit der entsprechenden ersten Bitleitung BL1, die zweite Speicherzelle 22 mit der entsprechenden zweiten Bitleitung BL2 und die dritte Speicherzelle 23 mit der entsprechenden dritten Bitleitung BL3 verbunden. Die Steueranschlüsse der ersten Speicherzelle 21, der zweiten Speicherzelle 22 und der dritten Speicherzelle 23 sind mit einer entsprechenden Wortleitung WL verbunden. Jede der ersten, zweiten und dritten Speicherzellen 21, 22, 23 speichert ein Datenbit.
Jedes der Bits von Binärdaten wird der ersten Bitleitung BL1 zugeführt. Ein Vorzeichenbit der jeweiligen Ziffer der redundanten Binärzahldaten wird an die zweite Bitleitung BL2 angelegt. Ein Datenbit der jeweiligen Ziffer der redundanten Binärzahldaten wird an die dritte Bitleitung BL3 angelegt. Die erste Speicherzelle 21 speichert ein Bit von Binärzahldaten, die zweite Speicherzelle 22 eine Ziffer des Vorzeichenbits der redundanten Binärzahldaten und die dritte Speicherzelle 23 eine Ziffer der Datenbits der redundanten Binärzahldaten.
In Fig. 9 ist die Konfiguration des Lese-/Schreib- Umwandlungsschaltkreises 20a gezeigt. In Fig. 9 ist nur der Schaltkreisabschnitt 200 entsprechend 1 Bit dargestellt. In Wirklichkeit weist der Lese-/Schreib-Umwandlungsschaltkreis 20a eine Mehrzahl von Schaltkreisabschnitten 200 entsprechend der Mehrzahl von Bits auf, die die in Fig. 9 dargestellte Konfiguration besitzen.
Der Schaltkreisabschnitt 200 weist einen Umwandlungsschaltkreis 13, Auswahlschaltkreise 14a und 14b, N-Kanal MOS-Transistoren T7 und T8 und einen Inverter G12 auf. Der Ein-/Ausgangsanschluß DB empfängt ein Datenbit und der Ein-/Ausgangsanschluß SB ein Vorzeichenbit. Der Eingangsanschluß RWI empfängt ein Lese-/Schreibsignal RW. Der Übertrageingangsanschluß CI empfängt ein Übertragsignal CR vom Schaltkreisabschnitt entsprechend einem niederwertigen Bit. Das vom Übertragausgangsanschluß CO abgegebene Übertragsignal CR wird dem Schaltkreisabschnitt entsprechend dem höherwertigen Bit zugeführt. Der Auswahlanschluß sa des Auswahlschaltkreises 14a empfängt das Auswahlsignal SEL1 zum Schreiben. Der Auswahlanschluß sa des Auswahlschaltkreises 14b empfängt das Auswahlsignal SEL2 zum Lesen. Der Ausgangsanschluß so des Auswahlschaltkreises 14a und der Eingangsanschluß b des Auswahlschaltkreises 14b sind mit der Bitleitung BL1 verbunden. Der Eingangsanschluß A des Umwandlungsschaltkreises 13 ist mit der Bitleitung BL2 verbunden. Der Eingangsanschluß B des Umwandlungsschaltkreises 13 ist mit der Bitleitung BL3 verbunden.
Wenn das Lese-/Schreibsignal RW gleich "1" ist, wird ein Lesebetrieb ausgeführt. Zu diesem Zeitpunkt sperrt der Transistor T7 und der Transistor T8 schaltet durch. Der Auswahlschaltkreis 14b wählt in Abhängigkeit vom Auswahlsignal SEL2 ein Bit der Binärzahldaten, die auf die Bitleitung BL1 ausgelesen worden sind, oder ein Datenbit der redundanten Binärzahldaten, die auf die Bitleitung BL3 ausgelesen worden sind, aus, und führt es dem Ein-/Ausgangsanschluß DB zu. Ein auf die Bitleitung BL2 ausgelesenes Vorzeichenbit wird dem Ein- /Ausgangsanschluß SB zugeführt.
Wenn das Lese-/Schreibsignal RW gleich "0" ist, wird ein Schreibbetrieb ausgeführt.
Zu diesem Zeitpunkt schaltet der Transistor T7 durch und der Transistor T8 sperrt. Ein Bit der Binärzahldaten, die dem Ein- /Ausgangsanschluß DB zugeführt worden sind, oder ein Datenbit der redundanten Binärzahldaten werden der Bitleitung BL3, dem Eingangsanschluß B des Umwandlungsschaltkreises 13 und dem Eingangsanschluß a des Auswahlschaltkreises 14a zugeführt. Ein Vorzeichenbit der redundanten Binärzahldaten, die an den Ein- /Ausgangsanschluß SB angelegt worden sind, werden der Bitleitung BL2 und dem Eingangsanschluß A des Umwandlungsschaltkreises 13 zugeführt. Der Auswahlschaltkreis 14a wählt in Abhängigkeit vom Auswahlsignal SEL1 ein Bit der Binärzahldaten oder ein Datenbit der redundanten Binärzahldaten, die an den Eingangsanschluß a angelegt werden sind, oder das Ausgangssignal des Umwandlungsschaltkreises 13, das an den Eingangsanschluß b angelegt wird, aus, und führt es der Bitleitung BL1 zu.
Unter Bezugnahme auf die Fig. 7 und 8 wird nun der Betrieb der Halbleiterspeichereinrichtung 1a der vorliegenden Ausführungsform beschrieben.
Beim Schreiben redundanter Binärzahldaten wird mit dem Lese- /Schreibsignal RW und dem Auswahlsignal SEL1 der Schreibbetrieb redundanter Binärzahldaten ausgewählt. Damit wandelt der Lese- /Schreib-Umwandlungsschaltkreis 20a extern angelegte redundante Binärzahldaten D in Binärzahldaten um. Darüber hinaus legt der Lese- /Schreib-Umwandlungsschaltkreis 20a die jeweiligen Bits umgewandelter Binärzahldaten an die jeweiligen ersten Bitleitungen an, legt jeweilige Ziffern der Vorzeichenbits der extern angelegten redundanten Binärzahldaten an die jeweiligen zweiten Bitleitungen BL2 an und führt die jeweiligen Ziffern der Datenbits der extern angelegten redundanten Binärzahldaten den jeweiligen dritten Bitleitungen BL3 zu.
Andererseits wählt der Dekodersteuerschaltkreis 30 eine der Mehrzahl von Wortleitungen WL in Abhängigkeit von einem extern angelegten Adreßsignal AD aus. Damit erreichen erste, zweite und dritte Speicherzellen 21, 22, 23 innerhalb der jeweiligen Speicherzellen 10a, die mit der ausgewählten Wortleitung verbunden sind, aktive Zustände an. Dadurch werden Binärzahldaten auf der Mehrzahl erster Bitleitungen BL1 in erste Speicherzellen 21 in den Speicherschaltkreisen 10a der Zeile geschrieben. Ferner werden Vorzeichenbits der redundanten Binärzahldaten auf der Mehrzahl zweiter Bitleitungen BL2 in die zweiten Speicherzellen 22 in den Speicherschaltkreisen 10a der einzelnen Zeile geschrieben, und es werden Datenbits der redundanten Binärzahldaten auf der Mehrzahl dritter Bitleitungen BL3 in dritte Speicherzellen 23 in den Speicherschaltkreisen 10a einer Zeile geschrieben.
Beim Schreiben von Binärzahldaten wird der Schreibbetrieb der Binärzahldaten mit dem extern angelegten Lese-/Schreibsignal RW und dem Auswahlsignal SEL1 ausgewählt. In diesem Fall legt der Lese- /Schreib-Umwandlungsschaltkreis 20a das jeweilige Bit der extern angelegten Binärzahldaten an die jeweilige erste Bitleitung BL1 und die jeweilige dritte Bitleitung BL3 an und führt "0" der jeweiligen zweiten Bitleitung BL2 zu.
Andererseits wählt der Dekodersteuerschaltkreis 30 eine der Mehrzahl von Wortleitungen WL in Abhängigkeit von einem extern angelegten Adreßsignal AD aus. Damit erreichen erste, zweite und dritte Speicherzellen 21, 22, 23 in den jeweiligen Speicherschaltkreisen 10a, die mit der ausgewählten Wortleitung WL verbunden sind, aktive Zustände. Dadurch werden Binärzahldaten auf einer Mehrzahl von ersten und dritten Bitleitungen BL1, BL3 in erste Speicherzellen 21 und dritte Speicherzellen 23 in den Speicherschaltkreisen 10a einer Zeile geschrieben, und "0" wird in die zweiten Speicherzellen 22 eingeschrieben.
Beim Lesen redundanter Binärzahldaten wird der Lesebetrieb der redundanten Binärzahldaten durch das Lese-/Schreibsignal RW und das Auswahlsignal SEL1 ausgewählt. Auch in diesem Fall wird eine Wortleitung WL durch den Dekodersteuerschaltkreis 30 ausgewählt und erste, zweite und dritte Speicherzellen 21, 22, 23 in den jeweiligen Speicherschaltkreisen 10a, die mit der ausgewählten Wortleitung WL verbunden sind, erreichen einen aktiven Zustand. Damit wird jedes Bit von Binärdaten, die in den jeweiligen der ersten Speicherzellen 21 gespeichert sind, auf die entsprechende erste Bitleitung BL1 ausgelesen. Ferner wird das Vorzeichenbit der jeweiligen Ziffer redundanter Binärzahldaten, das in den jeweiligen zweiten Speicherzellen 22 gespeichert ist, auf eine entsprechende zweite Bitleitung BL2 ausgelesen, und das Datenbit der jeweiligen Stelle redundanter Binärzahldaten, das in den jeweiligen der dritten Speicherzellen 23 gespeichert ist, wird auf eine entsprechende dritte Bitleitung BL3 ausgelesen. In diesem Fall gibt der Lese- /Schreib-Umwandlungsschaltkreis 20a redundante Binärzahldaten als Ausgangssignal auf der Mehrzahl zweiter und dritter Bitleitungen BL2, BL3 aus.
Beim Lesen von Binärzahldaten wird der Lesebetrieb der Binärzahldaten durch das Lese-/Schreibsignal RW und das Auswahlsignal SEL1 ausgewählt. In diesem Fall werden in der gleichen Weise wie oben das jeweilige Bit der Binärzahldaten auf die jeweilige erste Bitleitungen BL1, das Vorzeichenbit der jeweiligen Ziffer redundanter Binärzahldaten auf die jeweilige zweite Bitleitung BL2 und das Datenbit der jeweiligen Ziffer redundanter Binärzahldaten auf die jeweilige dritte Bitleitung BL3 ausgelesen. In diesem Fall gibt der Lese-/Schreib-Umwandlungsschaltkreis 20a die Binärzahldaten auf der Mehrzahl erster Bitleitungen BL1 als Ausgangssignal nach außen ab.
Bei dieser Ausführungsform weist nicht jeder Speicherschaltkreis 10a einen Umwandlungsschaltkreis auf, sondern es ist nur ein einzelner Umwandlungsschaltkreis in der Halbleiterspeichereinrichtung 1a gebildet, so daß deren Schaltkreisgrößenordnung klein ist.
Selbst wenn nur Binärzahldaten oder nur redundante Binärzahldaten geschrieben werden, werden diese Daten bei dieser Ausführungsform in den beiden Formen Binärzahldaten und redundante Binärzahldaten geschrieben. Entsprechend ermöglicht die Verwendung der Halbleiterspeichereinrichtung 1a in dieser Ausführungsform als Registersatzschaltkreis 100 im Mikroprozessor 100, der in Fig. 6 gezeigt ist, eine Verarbeitung mit hoher Geschwindigkeit.

Claims (18)

1. Halbleiterspeichereinrichtung mit
mindestens einer Speichereinrichtung (10), die eine Speicherzelle (11, 12) zum Speichern einer ersten Art von Binärzahldaten, eine Umwandlungseinrichtung (13) zum automatischen Umwandeln deer ersten Art von Binärzahldaten, die in der Speicherzelle (11, 12) gespeichert sind, in eine zweite Art von Binärzahldaten, und eine Auswahleinrichtung (14) zum Auswählen der ersten Art von Binärzahldaten, die in der Speicherzelle (11, 12) gespeichert sind, oder der zweiten Art von Binärzahldaten, die von der Umwandlungseinrichtung (13) umgewandelt worden sind und in der Umwandlungseinrichtung (13) gespeichert werden, aufweist,
einer Schreibeinrichtung (20) zum Schreiben der zweiten Art von Binärzahldaten oder der ersten Art von Binärzahldaten in die Speicherzelle (11, 12) der Speichereinrichtung (10), und
einer Leseeinrichtung (20) zum Lesen der Daten, die von der Auswahleinrichtung (14) aus der Speichereinrichtung ausgewählt worden sind, wobei die von der Schreibeinrichtung (20) geschriebenen Binärzahldaten der zweiten Art gleichzeitig Binärzahldaten der ersten Art sind.
2. Halbleiterspeichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß
die erste Art von Binärzahldaten redundante Binärzahldaten aufweist, und
die zweite Art von Binärzahldaten allgemeine Binärzahldaten aufweist.
3. Halbleiterspeichereinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Speicherzelle eine erste Speicherzelle (11) zum Speichern von einem Bit von allgemeinen Binärzahldaten oder einem Bit von redundanten Binärzahldaten und eine zweite Speicherzelle (12) zum Speichern eines Vorzeichenbits der redundanten Binärzahldaten aufweist.
4. Halbleiterspeichereinrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Schreibeinrichtung (20) ein Bit von Binärzahldaten in die erste Speicherzelle (11) der Speichereinrichtung und eine logische "0" in die zweite Speicherzelle (12) der Speichereinrichtung schreibt, wenn allgemeine Binärzahldaten geschrieben werden.
5. Halbleiterspeichereinrichtung nach Anspruch 3 oder 4, gekennzeichnet durch eine Mehrzahl von Speichereinrichtungen (10), die in einer Mehrzahl von Zeilen und Spalten angeordnet sind, und eine Zeilenauswahleinrichtung (30) zum Auswählen von einer der Mehrzahl von Zeilen.
6. Halbleiterspeichereinrichtung nach Anspruch 5, gekennzeichnet durch
eine Mehrzahl von ersten Bitleitungen (BL1), die entsprechend der Mehrzahl von Spalten gebildet und jeweils mit der ersten Speicherzelle (11) in der Speichereinrichtung (10) an der entsprechenden Spalte verbunden sind,
eine Mehrzahl von zweiten Bitleitungen (BL2), die entsprechend der Mehrzahl von Spalten gebildet und jeweils mit der zweiten Speicherzelle (12) in der Speichereinrichtung (10) an der entsprechenden Spalte verbunden sind, und
eine Mehrzahl von Wortleitungen (WL), die entsprechend der Mehrzahl von Zeilen gebildet und mit der ersten Speicherzelle (11) und der zweiten Speicherzelle (12) in der Speichereinrichtung (10) an der entsprechenden Zeile verbunden sind,
wobei die Zeilenauswahleinrichtung (30) eine der Mehrzahl von Wortleitungen (WL) in Abhängigkeit von einem extern angelegten Adreßsignal auswählt, und
beim Datenschreiben Daten in die ersten und zweiten Speicherzellen (11, 12) in der Speichereinrichtung (10), die mit der ausgewählten Wortleitung (WL) verbunden ist, durch die Schreibeinrichtung (20) über die Mehrzahl von ersten und zweiten Bitleitungen (BL1, BL2) geschrieben werden, und beim Datenlesen ausgewählte Daten in der Speichereinrichtung (10), die mit der ausgewählten Wortleitung (WL) verbunden ist, durch die Leseeinrichtung (20) über die Mehrzahl von ersten und/oder zweiten Bitleitungen (BL1, BL2) gelesen werden.
7. Halbleiterspeichereinrichtung nach Anspruch 6, dadurch gekennzeichnet, daß jede der Auswahleinrichtungen (14) der Mehrzahl von Speichereinrichtungen (10) beim Datenlesen aktiviert wird, wenn die entsprechende Wortleitung (WL) ausgewählt wird, und ein Bit von allgemeinen Binärzahldaten, die von der entsprechenden Umwandlungseinrichtung (13) umgewandelt worden sind, oder ein Datenbit von redundanten Binärzahldaten, das in der entsprechenden ersten Speicherzelle (11) gespeichert ist, in Abhängigkeit von einem extern angelegten Auswahlsignal an die entsprechende erste Bitleitung (BL1) anlegt.
8. Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß
die Schreibeinrichtung (20) in Abhängigkeit von einem extern angelegten Schreibbestimmungssignal arbeitet, und
die Leseeinrichtung (20) in Abhängigkeit von einem extern angelegten Lesebestimmungssignal arbeitet.
9. Halbleiterspeichereinrichtung, mit
einer Speichereinrichtung (10a) mit einer ersten Speicherschaltkreiseinrichtung (21) zum Speichern von Binärzahldaten und einer zweiten Speicherschaltkreiseinrichtung (22, 23) zum Speichern von redundanten Binärzahldaten,
einer Umwandlungseinrichtung (20a) zum Umwandeln extern angelegten redundanter Binärzahldaten in Binärzahldaten,
einer Schreibeinrichtung (20a) zum Schreiben der extern angelegten redundanten Binärzahldaten und der Binärzahldaten, die von der Umwandlungseinrichtung (20a) umgewandelt worden sind, in die erste bzw. zweite Speicherschaltkreiseinrichtung (21-23) der Speichereinrichtung (10a), und
einer Leseeinrichtung (20a) zum selektiven Lesen der Binärzahldaten, die in der ersten Speicherschaltkreiseinrichtung (21) der Speichereinrichtung (10a) gespeichert sind, oder der redundanten Binärzahldaten, die in der zweiten Speicherschaltkreiseinrichtung (22, 23) der Speichereinrichtung (10a) gespeichert sind.
10. Halbleiterspeichereinrichtung nach Anspruchs dadurch gekennzeichnet, daß
die erste Speicherschaltkreiseinrichtung eine erste Speicherzelle (21) zum Speichern von einem Bit von Binärzahldaten und
die zweite Speicherschaltkreiseinrichtung eine zweite Speicherzelle (22) zum Speichern von einem Bit von redundanten Binärzahldaten und eine dritte Speicherzelle (23) zum Speichern eines Vorzeichenbits der redundanten Binärzahldaten aufweist.
11. Halbleiterspeichereinrichtung nach Anspruch 9 oder 10, gekennzeichnet durch
eine Mehrzahl von Speichereinrichtungen (10a), die in einer Mehrzahl von Zeilen und Spalten angeordnet sind
und eine Zeilenauswahleinrichtung (30) zum Auswählen von einer der Mehrzahl von Zeilen.
12. Halbleiterspeichereinrichtung nach Anspruch 11, gekennzeichnet durch
eine Mehrzahl von ersten Bitleitungen (BL1), die entsprechend der Mehrzahl von Spalten gebildet und jeweils mit der ersten Speicherzelle (21) in der Speichereinrichtung (10a) an der entsprechenden Spalte verbunden sind,
eine Mehrzahl von zweiten Bitleitungen (BL2) , die entsprechend der Mehrzahl von Spalten gebildet und jeweils mit der zweiten Speicherzelle (22) in der Speichereinrichtung (10a) an der entsprechenden Spalte verbunden sind,
eine Mehrzahl von dritten Bitleitungen (BL3), die entsprechend der Mehrzahl von Spalten gebildet und jeweils mit der dritten Speicherzelle (23) in der Speichereinrichtung (10a) an der entsprechenden Spalte verbunden sind, und
eine Mehrzahl von Wortleitungen (WL), die entsprechend der Mehrzahl von Zeilen gebildet und jeweils mit der ersten, zweiten und dritten Speicherzelle (21-23) in der Speichereinrichtung (10a) an der entsprechenden Zeile verbunden sind,
wobei die Zeilenauswahleinrichtung (30) eine der Mehrzahl von Wortleitungen (WL) in Abhängigkeit von einem extern angelegten Adreßsignal auswählt, und
beim Datenschreiben Binärzahldaten in die erste Speicherzelle (21) in der Speichereinrichtung (10a), die mit der ausgewählten Wortleitung (WL) verbunden ist, durch die Schreibeinrichtung (20a) über die Mehrzahl von ersten Bitleitungen (BL1) und redundante Binärzahldaten in die zweite und dritte Speicherzelle (22, 23) in der Speichereinrichtung (10a), die mit der ausgewählten Wortleitung (WL) verbunden ist, durch die Schreibeinrichtung (20a) über die Mehrzahl von zweiten und dritten Bitleitungen (BL2, BL3) geschrieben werden, und beim Datenlesen Binärdaten, die in der ersten Speicherzelle (21) in der Speichereinrichtung (10a), die mit der ausgewählten Wortleitung (WL) verbunden ist, oder redundante Binärzahldaten, die in der zweiten und dritten Speicherzelle (22, 23) in der Speichereinrichtung (10), die mit der ausgewählten Wortleitung (WL) verbunden ist, durch die Leseeinrichtung (20a) über die Mehrzahl von ersten Bitleitungen oder die Mehrzahl von zweiten und dritten Bitleitungen (BL2, BL3) gelesen werden.
13. Halbleiterspeichereinrichtung nach Anspruch 12, dadurch gekennzeichnet, daß die Leseeinrichtung (20a) von einem extern angelegten Auswahlsignal abhängig ist, zum Auswählen der Binärzahldaten auf der Mehrzahl der ersten Bitleitungen (BL1) oder der redundanten Binärzahldaten auf der Mehrzahl der zweiten und dritten Bitleitungen (BL2, BL3), um die ausgewählten Daten zu lesen.
14. Halbleiterspeichereinrichtung nach einem der Ansprüche 9 bis 13, dadurch gekennzeichnet, daß
die Schreibeinrichtung (20a) in Abhängigkeit von einem extern angelegten Schreibbestimmungssignal arbeitet, und
die Leseeinrichtung (20a) in Abhängigkeit von einem extern angelegten Lesebestimmungssignal arbeitet.
15. Verwendung der Halbleiterspeichereinrichtung nach Anspruch 1 oder 9 in einer integrierten Halbleiterschaltkreiseinrichtung, mit
einer ersten Verarbeitungseinrichtung (110) zum Ausführen einer Verarbeitung unter Verwendung von Binärzahldaten,
einer zweiten Verarbeitungseinrichtung (120) zum Ausführen einer Verarbeitung unter Verwendung von redundanten Binärzahldaten,
einer Speicherschaltkreiseinrichtung (130) zum Speichern von Binärzahldaten und von redundanten Binärzahldaten,
einem Datenbus (DB1, DB2), der mit der ersten und zweiten Verarbeitungseinrichtung (110, 120) und der Speicherschaltkreiseinrichtung (130) verbunden ist, und einer Ein-/Ausgabeschnittstelleneinrichtung (150) zum Eingeben/Ausgeben von Daten auf dem Datenbus (DB1, DB2), wobei die Speicherschaltkreiseinrichtung (130) die Halbleiterspeichereinrichtung aufweist.
16. Betriebsverfahren für eine Halbleiterspeichereinrichtung mit einer Speicherzelle (11, 12) zum Speichern einer ersten Art von Binärzahldaten oder einer Art von Binärzahldaten, mit den Schritten:
Schreiben einer ersten oder einer zweiten Art von Binärzahldaten in die Speicherzelle (11, 12),
Umwandeln der ersten Art von Binärzahldaten, die in der Speicherzelle (11, 12) gespeichert sind, in die zweite Art von Binärzahldaten,
Auswählen der ersten Art von Binärzahldaten, die in der Speicherzelle (11, 12) gespeichert sind, oder der umgewandelten Binärzahldaten, und
Lesen der ausgewählten Daten.
17. Betriebsverfahren für eine Halbleiterspeichereinrichtung mit einer ersten Speicherzelle (22, 23) zum Speichern einer ersten Art von Binärzahldaten und einer zweiten Speicherzelle (21) zum Speichern einer zweiten Art von Binärzahldaten, Schritten:
Umwandeln der extern angelegten ersten Art von Binärzahldaten in eine zweite Art von Binärzahldaten,
Schreiben der extern angelegten ersten Art von Binärzahldaten und der umgewandelten zweiten Art von Binärzahldaten in die erste bzw. zweite Speicherzelle (21-23), und
selektives Lesen der ersten Art von Binärzahldaten, die in der ersten Speicherzelle (22, 23) gespeichert sind, und der zweiten Art von Binärzahldaten, die in der zweiten Speicherzelle (21) gespeichert sind.
18. Verfahren nach Anspruch 16 oder 17, dadurch gekennzeichnet, daß
die erste Art von Binärzahldaten redundante Binärzahldaten aufweist, und
die zweite Art von Binärzahldaten allgemeine Binärzahldaten aufweist.
DE4204448A 1991-02-19 1992-02-14 Halbleiterspeichereinrichtung zum Speichern von zwei Arten binärer Zahlen, Verwendung einer Halbleiterspeichereinrichtung und Betriebsverfahren dafür Expired - Fee Related DE4204448C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2473291 1991-02-19
JP4008618A JP3011300B2 (ja) 1991-02-19 1992-01-21 半導体記憶装置

Publications (2)

Publication Number Publication Date
DE4204448A1 DE4204448A1 (de) 1992-08-20
DE4204448C2 true DE4204448C2 (de) 1996-01-25

Family

ID=26343177

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4204448A Expired - Fee Related DE4204448C2 (de) 1991-02-19 1992-02-14 Halbleiterspeichereinrichtung zum Speichern von zwei Arten binärer Zahlen, Verwendung einer Halbleiterspeichereinrichtung und Betriebsverfahren dafür

Country Status (3)

Country Link
US (1) US5323347A (de)
JP (1) JP3011300B2 (de)
DE (1) DE4204448C2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7663915B2 (en) * 2004-02-10 2010-02-16 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4878192A (en) * 1986-07-11 1989-10-31 Matsushita Electric Industrial Co. Ltd. Arithmetic processor and divider using redundant signed digit arithmetic
US4864528A (en) * 1986-07-18 1989-09-05 Matsushita Electric Industrial Co., Ltd. Arithmetic processor and multiplier using redundant signed digit arithmetic
JPH07101552B2 (ja) * 1988-01-08 1995-11-01 日本電気株式会社 メモリ集積回路
JP2605792B2 (ja) * 1988-04-05 1997-04-30 松下電器産業株式会社 演算処理装置
JPH0716163B2 (ja) * 1988-12-02 1995-02-22 三菱電機株式会社 冗長２進ｄ／ａ変換器およびそれを用いた冗長２進信号処理装置
US4970690A (en) * 1989-07-31 1990-11-13 Atari Games Corporation Memory cell arrangement supporting bit-serial arithmetic
US5150321A (en) * 1990-12-24 1992-09-22 Allied-Signal Inc. Apparatus for performing serial binary multiplication

Also Published As

Publication number Publication date
JP3011300B2 (ja) 2000-02-21
DE4204448A1 (de) 1992-08-20
US5323347A (en) 1994-06-21
JPH0546361A (ja) 1993-02-26

Similar Documents

Publication Publication Date Title
DE4302898A1 (en) Arithmetic logic unit with accumulator function - has two memories and counter with selection to reduce delay in processing
DE3132225C2 (de) Einrichtung für die Adressierung gespeicherter Ergebniswerte bei einer schnellen Hadamard-Transformation
DE1237363B (de) Arithmetisch-Logische-Einheit
DE2311220A1 (de) Digital-informations-verarbeitungsvorrichtung zur zeichenerkennung
DE1162111B (de) Gleitkomma-Recheneinrichtung
DE1901343A1 (de) Datenverarbeitungsanlage mit mehreren Verarbeitungseinheiten und an diese angeschlossenen Speichereinheiten
DE2059917A1 (de) Datenspeicher
DE1197650B (de) Parallel-Addierer
DE4403917A1 (de) Vorrichtung zum Berechnen einer Besetzungszählung
DE2247534B2 (de) Additions- und Subtraktionsvorrichtung
DE2364253A1 (de) Schaltungsanordnung fuer mikroprogrammierte geraete der datenverarbeitung
DE2718551B2 (de)
DE2946119C2 (de) Datenverarbeitungseinrichtung mit einer Vielzahl von Datenverarbeitungselementen, denen ein einziger Strom von Steuersignalen zugeführt wird
EP0265555B1 (de) Verfahren und Schaltungsanordnung zur Addition von Gleitkommazahlen
DE19628039B4 (de) Speicheradressen-Steuerschaltung
DE2830334A1 (de) Multipliziereinrichtung
DE4204448C2 (de) Halbleiterspeichereinrichtung zum Speichern von zwei Arten binärer Zahlen, Verwendung einer Halbleiterspeichereinrichtung und Betriebsverfahren dafür
DE1499286B2 (de) Datenbearbeitungsanlage
DE3535215C2 (de)
DE19537905C2 (de) Speicherzugriffsvorrichtung und -verfahren
DE1184122B (de) Addiervorrichtung
DE19637369C2 (de) Digitaler Signalprozessor mit Multipliziereinrichtung und -Verfahren
DE1296427B (de) Datenbearbeitungssystem
DE2913670C2 (de) Informationsverarbeitungseinrichtung
DE3340078A1 (de) Prozessor-zelle zur verwendung in einer aus derartigen zellen gebildeten anordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee