DE1133833B - Hermetisch dicht schliessend gekapselte Halbleiteranordnung - Google Patents

Hermetisch dicht schliessend gekapselte Halbleiteranordnung

Info

Publication number
DE1133833B
DE1133833B DEP24075A DEP0024075A DE1133833B DE 1133833 B DE1133833 B DE 1133833B DE P24075 A DEP24075 A DE P24075A DE P0024075 A DEP0024075 A DE P0024075A DE 1133833 B DE1133833 B DE 1133833B
Authority
DE
Germany
Prior art keywords
layer
semiconductor arrangement
housing
arrangement according
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEP24075A
Other languages
English (en)
Inventor
Ford Kenyon Clarke
John Francis Mcmahon Jun
Harry Kenneth Ishler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Space Systems Loral LLC
Original Assignee
Philco Ford Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philco Ford Corp filed Critical Philco Ford Corp
Publication of DE1133833B publication Critical patent/DE1133833B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

DEUTSCHES
PATENTAMT
P 24075 VIUc/21g
ANMELDETAGs 15. DEZEMBER 1959
BEKANNTMACHUNG
DER ANMELDUNG
UNDAUSGABE DER
AUSLEGESCHRIFT: 26. JULI 1962
Die Erfindung bezieht sich auf eine hermetisch dicht schließend gekapselte Halbleiteranordnung, bei welcher der Halbleiterkörper in einem mit einer Öffnung versehenen metallischen Gehäuse untergebracht ist, dessen Öffnung durch ein hermetisch dicht schließend, mit dem Gehäuse verbundenes Verschlußteil aus isolierendem Material verschlossen ist, durch welches die elektrischen Zuführungsleitungen zu der Halbleiteranordnung dicht schließend geführt sind.
In dieser Weise gekapselte Halbleiteranordnungen sind an sich bekannt. Das die Öffnung des metallischen Gehäuses abschließende Verschlußteil ist bei den bekannten Anordnungen dieser Art allgemein in Form einer beispielsweise zylindrischen Fußeinheit ausgeführt, durch welche die elektrischen Zuleitungen im wesentlichen parallel zur Längsachse dieses zylindrischen Verschlußteils hindurchgeführt sind.
Da zur Herstellung einer hermetisch dicht schließenden Durchführung der Zuleitungsdrähte durch dieses Verschlußteil eine gewisse Mindestekibettungslänge nicht unterschritten werden darf, war es bei den bekannten Ausführungen dieser Art nicht möglich, die Baugröße derartiger gekapselter Anordnungen unter einen bestimmten Wert zu verringern; insbesondere konnte die Bauhöhe infolge der für die Fußeinheit erforderlichen Mindesthöhe bei der Bauweise nach dem Stande der Technik nicht in dem gewünschten Maße verringert werden.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, die Abmessungen der Gesamtvorrichtung, insbesondere die Bauhöhe, wesentlich gegenüber den bekannten Anordnungen zu verringern, ohne daß dadurch die hermetische Abschließung der Zuleitungsdrahtdurchführungen oder die Ableitung der durch die Verlustleistung in den Halbleiterelektroden, insbesondere in der Kollektorelektrode, erzeugten Wärme beeinträchtigt würde.
Zu diesem Zweck wird eine derartige gekapselte Halbleiteranordnung gemäß der Erfindung so ausgeführt, daß das Verschlußteil als flache isolierende Scheibe bzw. Schicht ausgebildet ist, in welcher die elektrische Zuleitungen parallel zur Schichtebene und quer zur Dickenerstreckung der Schicht in Form einer koplanaren Anordnung eingebettet sind.
Indem die Zuleitungen durch das Verschluß- bzw. Fußteil nicht in Richtung der Dickenerstreckung, sondern quer hierzu, d. h. in Richtung der Schichtebene, und vorzugsweise in radialer Richtung bei einer kreisförmigen Anordnung hindurchgeführt sind, wird trotz der äußerst geringen Bauhöhe in einfacher Hermetisch dicht schließend gekapselte Halbleiteranordnung
Anmelder:
Philco Corporation, Philadelphia, Pa. (V. St. A.)
Vertreter: Dipl.-Ing. C. Wallach, Patentanwalt, München 2, Kaufingerstr. 6
Beanspruchte Priorität: V. St. v. Amerika vom 24. Dezember 1958
Ford Kenyon Clarke, Chalfont, Pa., John Francis McMahon jun., Lansdale, Pa., und Harry Kenneth Ishler, Lansdale, Pa. (V. St. A), sind als Erfinder genannt worden
Weise eine für wirklich hermetischen Abschluß und mechanische Festigkeit ausreichende Einbettungslänge erzielt.
Durch diese einfache Maßnahme konnte die Gesamthöhe einer gemäß der Erfindung ausgebildeten gekapselten Halbleiteranordnung gegenüber den Ausführungen nach dem Stande der Technik ohne Beeinträchtigung der Betriebs- bzw. Leistungsdaten auf etwa ein Zehntel verringert werden.
Um gleichzeitig eine wirksame Wärmeableitung und gute elektrische Abschirmung zu erzielen, ist nach einer bevorzugten Ausführungsform der Erfindung vorgesehen, daß das Verschlußteil in Form einer flachen Schichtung aus isolierendem Material und Metall ausgebildet ist; vorzugsweise ist vorgesehen, daß die Schicht aus isolierendem Material breitflächig gegen die Unterseite der die Gehäuseöffnung aufweisenden Bodenwandung des Gehäuses anliegt und dicht schließend mit dieser verbunden ist und daß die von der Gehäuseöffnung abgewandte Seite der Isolierschicht mit einem Wärme und Elektrizität gut leitenden Blech bedeckt ist.
Nach einer besonders vorteilhaften Ausführungsform der Erfindung ist weiterhin vorgesehen, daß die in der scheibenförmigen Isolierschicht des Verschlußteiles in koplanarer Anordnung eingebetteten Zuleitungen bei einer rotationssymmetrischen Aus-
209 627/267
3 4
bildung des Gehäuses im wesentlichen radial inner- etwa 7,5 · 10"2 cm hergestellt werden, wobei die
halb der Isolierschicht verlaufen. Dicke des erforderlichen Verschlusses lediglich etwa
Weitere Vorteile und Einzelheiten der Erfindung 2,5 · 10~2 cm beträgt. Man muß sich die Kleinheit
ergeben sich aus der folgenden Beschreibung von dieser- Abmessungen beim Betrachten der Ab-
Ausführungsbeispielen an Hand der Zeichnung; in 5 bildungen klar vor Augen halten, um die durch die
dieser zeigt vorliegende Erfindung erzielten Vorteile voll würdigen
Fig. 1 in perspektivischer, teilweise wegge- zu können.
brochener Darstellung eine verkapselte Transistor- Fig. 2 zeigt das Ausführungsbeispiel gemäß Fig. 1
anordnung gemäß der Erfindung, in vergrößerter Schnittdarstellung; sowohl der aus
Fig. 2 eine Aufrißdarstellung des in Fig. 1 ge- ίο mehreren Teilen bestehende schicht- bzw. plattenzeigten Transistors im Schnitt längs der Ebene 2-2 förmige Verschluß 19 als auch die Vertikalabin Fig. 1, messungen sind aus Gründen der Übersichtlichkeit
Fig. 3 die vorliegende Halbleiteranordnung in aus- in übertriebenem Maßstab dargestellt. Wegen der im
einandergezogener Darstellung zur Erläuterung des normalen Betriebszustand der verkapselten An-
Aufbaus im einzelnen. 15 Ordnung erzeugten beträchtlichen Wärmemenge muß
In Fig. 1 ist im einzelnen eine hermetisch abge- ein Weg niedrigen thermischen Widerstands von der schlossen untergebrachte Halbleiteranordnung 10 dar- primären Wärmequelle, normalerweise die Kollektorgestellt, welche ein mit Flansch versehenes Deckel- pn-Schicht, zu einer geeigneten Wärmeabfuhrstelle teil 11, ein mit Öffnungen versehenes Verschlußteil vorgesehen werden, um dadurch den an der Kollek-12 sowie ein unteres, gegen Glas anliegendes Boden- 20 tor-pn-Schicht je Watt Verlustleistung hervorteil 13 aufweist; diese Teile dienen gemeinsam zur gerufenen Temperaturanstieg zu vermindern. Zu hermetisch dichten Verkapselung der Transistor- diesem Zweck ist die zur Kollektorelektrode führende anordnung 14. Die elektrische Zuleitung zu dem draht- oder bandförmige Zuleitung 15 mit einem AnTransistor erfolgt über eine unwesentlichen koplanare satz 20 versehen, um eine innige thermische Kupp-Anordnung von radial verlaufenden, bandförmigen 25 lung zwischen dem Kollektorkontakt und der Zu-Zuleitungen 15, die hermetisch schließend in einer führelektrode zu gewährleisten, gemeinsamen Platte aus Glas oder einem anderen ge- In dem gezeigten Ausführungsbeispiel wird eigneten isolierendem Material 16 eingeschlossen zwischen dem Ansatz 20 und dem Kollektorkontakt sind. bzw. -kügelchen des Transistorplättchens 21 ein
Um die Dicke bzw. Tiefe der Versiegelung soweit 30 ohmscher Kontakt, beispielsweise durch Lötung, als möglich zu verringern, sind die Zuleitungen 15 so hergestellt. Beim Montieren eines Legierungs-pndünn wie möglich ausgeführt und durch das Ver- Schichttransistors wird zur Lötung vorzugsweise zuschlußmaterial 16 in im wesentlichen koplanarer An- nächst eine kleine Menge eines geeigneten Flußordnung herausgeführt. Durch diese Maßnahme wird mittels, beispielsweise einer 2%igen Salzsäure-Prodie Dicke der Verschlüsse im wesentlichen auf die 35 pylenglykoll-Lösung, auf das Ende des Ansatzes mit für ein einziges Zuleitungssystem erforderliche ver- einem Glasstab aufgebracht. Vorzugsweise ist der ringert. Zur Erzielung eines Verschlusses von hin- Ansatz 20 genau konzentrisch mit dem Kollektorreichender mechanischer Festigkeit braucht bei dieser Rekristallisationsbereich des Transistors ausgerichtet, Bauart lediglich die radiale Länge des Verschlusses was von Hand unter Zuhilfenahme mikroskopischer hinreichend lang gewählt zu werden, ohne daß da- 40 Beobachtung erfolgen kann. Der Ansatz und der durch die Dicke des Verschlusses geändert würde. Kollektorkontakt werden sodann miteinander in Be-AIs weitere Verbesserung kann die zur Erzielung rührung gebracht und dem Anschlag Wärme in soleiner wirksamen hermetischen Abschlußverbindung eher Menge zugeführt, daß der Ansatz und das von der erforderlichen mechanischen Festigkeit be- Kollektorkügelchen miteinander verschmelzen, wobei nötigte radiale Länge des Verschlusses dadurch weit- 45 darauf geachtet werden muß, daß das Kollektorgehend verringert werden, daß für die Zuleitung kügelchen nicht ganz schmilzt, jedoch so weit geeine Querschnittsausbildung gewählt wird, welche nügend erhitzt wird, daß über die gesamte Beeinen vergrößerten Oberflächenkontakt zwischen der rührungsfläche ein kontinuierlicher, ununterbrochener Zuleitung und der Glasmatrix ergibt, wie dies bei- Kontakt gewährleistet ist. Zur leichteren Befestigung spielsweise bei der Ausführung der Zuleitungen 15 50 der Zuleitungen an den Emitter- und Basiselementen mit rechteckigem Querschnitt der Fall ist. Diese Aus- des Transistors 14 sind diese mit verhältnismäßig bildung erhöht nicht nur die mechanische Festigkeit kurzen, etwa U-förmigen Laschen 22 bzw. 23 verdes Verschlusses, sondern ergibt gleichzeitig eine sehen, deren aufgebogene Enden mit den ebenfalls größere Fläche des Wärmeübergangs zwischen den aufwärts gerichteten Endteilen 24 ihrer betreffenden wärmeleitenden Zuleitungen 15 und dem Isolier- 55 Zuführungselektroden verbunden werden, vorzugsmaterial 16. Eine Verringerung der Dicke des die weise nach einem Kaltschweiß- bzw. Kaltlötverfahren. Zuleitungen 15 von den sie beiderseits flankierenden Die Bandleiter 15, welche so das gezeigte koplanare metallischen Flächen 17 und 18 trennenden Isolier- Zuleitungssystem bilden, werden jeder in der gemeinmaterials verbessert die Wärmeübertragung von den samen Glasplatte 16 dicht schließend eingebettet, unZuleitungen auf die wärmeabstrahlende Gehäuse- So abhängig von der Verbindung des TransistorpMttkapsel wesentlich. Durch diese neuen, einfachen Maß- chens 21 mit dem Ansatz 20, wodurch eine weitnahmen konnte die Gesamthöhe einer derartigen gehende Verringerung der Verschlußdicke und eine hermetisch abschließend untergebrachten Halbleiter- verbesserte Wärmeableitung aus der ganzen Einheit anordnung gegenüber den bisherigen Ausführungen erzielt wird, was die Herstellung einer hermetisch abohne Beeinträchtigung und Verschlechterung der Be- 65 geschlossen untergebrachten Halbleiteranordnung von triebs- bzw. Leistungsdaten auf ein Zehntel ver- äußerster Kompaktheit des Aufbaus gestattet, ringert werden; verkapselte Transistoren gemäß der Gemäß einem Verfahren zur Herstellung der GeErfindung konnten mit einer Gesamthöhe von nur samtanordnung, deren einzelne Teile in auseinander-
gezogener Darstellung in Fig. 3 abgebildet sind, werden die Einzelteile zunächst aus etwa 5 · 10~~3 cm dicker Kupferfolie ausgestanzt oder sonst hergestellt; Kupfer ist wegen seiner guten thermischen Eigenschaften vorzuziehen; die Zuleitungen 15 werden zunächst als zusammenhängende Untereinheit 25 hergestellt, welche aus einer Mehrzahl von radial verlaufenden bandförmigen Elementen 15' besteht, welche durch einen gemeinsamen Umfangsflansch26 zusammengehalten werden.
Der Ansatz 20 der Kollektorzuleitung kann beispielsweise durch Drücken hergestellt werden, worauf, normalerweise als letzter Schritt vor der Verkapselung, die Transistoranordnung 14 mit diesem Ansatz verbunden wird. Die untere Bodenplatte 13 wird zunächst mit der koplanaren Zuleitungsanordnung 25 in Berührung gebracht, wobei die Bodenplatte 13 die in Fig. 3 strichpunktiert angeordnete Lage einnimmt, derart, daß die Glasoberfläche 27 die Unterseite jeder der Zuleitungen 15' berührt. Das mit Öffnungen versehene Verschlußteil 12 wird sodann, mit der glasüberzogenen Fläche 28 nach unten, in seine Stellung auf die Zuleitungen 15' herabgelassen. Diese gesamte Anordnung aus Zuleitungsanordnungen 25 zwischen der glasüberzogenen Bodenplatte 13 und dem mit Öffnungen versehenen Verschlußteil 12 wird sodann in einem elektrischen Ofen oder mittels sonstiger Vorrichtungen auf die für das Verschließen erforderliche Temperatur erhitzt; ein typischer Temperaturwert hierfür liegt bei Ver-Wendung von Kalium, Natrium-Bleiglas etwa im Bereich zwischen 800 bis 8500C. Beim darauffolgenden Schmelzen entsteht ein zusammenhängendes Ganzes, in welchem die Zuführungsleitungen von den miteinander zusammenfließenden Glasschichten eingeschlossen werden, wobei die Räume zwischen den Zuleitungen sich durch die Bewegung des flüssigen Glases infolge von Kapillarwirkung füllen.
Zum leichteren Verschließen werden die Kupferoberflächen nach einem geeigneten Verfahren zur Herstellung einer dicht schließenden Glas-Kupfer-Abdichtung vorbehandelt. Kurz zusammenfassend dargestellt, umfaßt dieses Verfahren eine Oxydationsbehandlung der Oberflächenbereiche eines Körpers von kalt bearbeitetem Kupfer bis zum Cuprioxyd unter solchen Zeitdauer- und Temperaturbedingungen, daß eine Rekristallisation des Kupfers vermieden wird und bei gleichzeitiger chemischer Behandlung mit verschiedenen handelsüblichen Chemikalien. Die in dieser Weise erzeugte Cuprioxydschicht bildet einen zusammenhängenden Schutzfilm, der eine Oberflächenverunreinigung nach der Herstellung verhindert. Das Werkstück kann somit nach der Oxydation wie üblich gehandhabt werden, ohne daß dadurch eine Verunreinigung oder Deformation befürchtet werden muß. Nach dieser Oxydationsbehandlung bei verhältnismäßig niedriger Temperatur kann die Glas-Kupfer-Verschmelzung ausgeführt werden, indem man einfach das Glas in innige Berührung mit der oxydierten Oberfläche des Kupfers bringt und das Ganze auf eine zur Herstellung einer hermetischen Verbindung zwischen dem Glas und dem Kupfer ausreichende Temperatur erhitzt.
Ein Verfahren zum Überziehen einer dementsprechend vorbehandelten Kupferoberfläche mit Glas besteht darin, daß eine Mischung von Alkohol und Glaspulver hergestellt und diese auf die zu überziehende Oberfläche aufgesprüht oder aufgepinselt wird, worauf das Teil in herkömmlicher Weise gebrannt wird; dieses Verfahren kann, wenn erforderlich, so oft wiederholt werden, bis die erwünschte Glasdicke erreicht ist. Die Glaszwischenschicht kann jedoch auf verschiedene Weise hergestellt werden, beispielsweise durch Bestäuben von heißem Metall mit Glaspulver geeigneter Teilchengröße, oder indem man Glasscheiben geeigneter Größe vom bandförmigen Vorratsmaterial herstellt und dann die Teile, nachdem man die Glasscheiben zwischen den Metallflächen 17 und 18 eingebracht hat, in eine geeignete Brennvorrichtung packt.
Nach Fertigstellung des Glasverschlusses wird das die Zuleitungen 15 zusammenhaltende Material entfernt und der hermetische Verschluß durch KaItschweißung des Deckels 11 mit der Untereinheit zu Ende geführt, indem man den Flansch 29 des Deckels 11 mit dem Flansch 30 ausrichtet und auf ihre gemeinsame Flanschteile einen solchen Druck ausübt, daß ein plastisches Hießen der aneinanderliegenden Metallflächen unter Erzielung einer innigen Verbindung des Metalls hervorgerufen wird. Die Druckschweißung hinterläßt keine verunreinigenden Gase, wie dies bei einer Widerstandsschweißung möglich wäre, so daß die Transistoranordnung 14 nicht beeinträchtigt wird.
Zur Erzielung einer optimalen Abschirmung ist das untere Bodenteil 13 mit einer länglichen Lasche 31 versehen, die nach oben unter den unteren Flansch 30 in der in Fig. 2 dargestellten Weise gebogen und bei der Kaltschweißung der gesamten Einheit mit dem oberen Deckel verbunden werden kann.
Die koplanare Anordnung radial verlaufender Zuleitungen ergibt eine hermetisch abschließend untergebrachte Halbleiteranordnung von minimaler Größe und hervorragender Wärmeübertragung.

Claims (6)

PATENTANSPRÜCHE:
1. Hermetisch dicht schließend gekapselte Halbleiteranordnung, bei welcher der Halbleiterkörper in einem mit einer Öffnung versehenen metallischen Gehäuse untergebracht ist, dessen Öffnung durch ein hermetisch dicht schließend mit dem Gehäuse verbundenes Verschlußteil aus isolierendem Material verschlossen ist, durch welches die elektrischen Zuführungsleitungen zu der Halbleiteranordnung dicht schließend geführt sind, dadurch gekennzeichnet, daß das Verschlußteil (19) als flache isolierende Scheibe bzw. Schicht (16) ausgebildet ist, in welcher die elektrischen Zuleitungen (15) parallel zur Schichtebene und quer zur Dickenerstreckung der Schicht in Form einer koplanaren Anordnung eingebettet sind.
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß das isolierende Material aus Glas oder Sintermaterial besteht.
3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Verschlußteil (19) in Form einer flachen Schichtung aus isolierendem Material (16) und Metall (18.17) ausgebildet ist.
4. Halbleiteranordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Schicht (16) aus isolierendem Material breitflächig gegen die Unterseite der die Gehäuseöffnung aufweisenden Bodenwandung (17) des Gehäuses anliegt und
dicht schließend mit dieser verbunden ist und daß die von der Gehäuseöifnung abgewandte Seite der Isolierschicht (16) mit einem Wärme und Elektrizität gut leitenden Blech (13) bedeckt ist.
5. Halbleiteranordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die in der scheibenförmigen Isolierschicht (16) des Verschlußteiles (19) in koplanarer Anordnung eingebetteten Zuleitungen (15) bei einer rotationssymmetrischen Ausbildung des Gehäuses im wesentlichen radial innerhalb der Isolierschicht (16) verlaufen.
6. Halbleiteranordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die in der Isolierschicht (16) des Verschlußteiles (19) eingebetteten elektrischen Zuleitungen (15) bandförmig mit rechteckigem Querschnitt ausgebildet sind.
In Betracht gezogene Druckschriften:
Deutsche Auslegeschrift Nr. 1 033 783;
schweizerische Patentschriften Nr. 242 035,
753;
USA.-Patentschrift Nr. 2 696 575.
Hierzu 1 Blatt Zeichnungen
DEP24075A 1958-12-24 1959-12-15 Hermetisch dicht schliessend gekapselte Halbleiteranordnung Pending DE1133833B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US782822A US2985806A (en) 1958-12-24 1958-12-24 Semiconductor fabrication

Publications (1)

Publication Number Publication Date
DE1133833B true DE1133833B (de) 1962-07-26

Family

ID=25127272

Family Applications (1)

Application Number Title Priority Date Filing Date
DEP24075A Pending DE1133833B (de) 1958-12-24 1959-12-15 Hermetisch dicht schliessend gekapselte Halbleiteranordnung

Country Status (4)

Country Link
US (1) US2985806A (de)
DE (1) DE1133833B (de)
FR (1) FR1243283A (de)
GB (1) GB929967A (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL109858C (de) * 1957-09-20 1900-01-01
US3364397A (en) * 1959-05-06 1968-01-16 Texas Instruments Inc Semiconductor network inverter circuit
US3435516A (en) * 1959-05-06 1969-04-01 Texas Instruments Inc Semiconductor structure fabrication
US3206619A (en) * 1960-10-28 1965-09-14 Westinghouse Electric Corp Monolithic transistor and diode structure
DE1246888C2 (de) * 1960-11-24 1975-10-23 Semikron, Gesellschaft für Gleichrichterbau und Elektronik m.b.H., 8500 Nürnberg Verfahren zum herstellen von gleichrichteranordnungen in brueckenschaltung fuer kleine stromstaerken
US3171187A (en) * 1962-05-04 1965-03-02 Nippon Electric Co Method of manufacturing semiconductor devices
US3381080A (en) * 1962-07-02 1968-04-30 Westinghouse Electric Corp Hermetically sealed semiconductor device
US3404213A (en) * 1962-07-26 1968-10-01 Owens Illinois Inc Hermetic packages for electronic components
US3204023A (en) * 1963-03-01 1965-08-31 Texas Instruments Inc Semiconductor device header with semiconductor support
US3231797A (en) * 1963-09-20 1966-01-25 Nat Semiconductor Corp Semiconductor device
GB1015909A (en) * 1963-12-30 1966-01-05 Gen Micro Electronics Inc Method of and product for packaging electronic devices
US3360852A (en) * 1964-05-08 1968-01-02 Frenchtown Porcelain Company Manufacture of ceramic bases
US3287795A (en) * 1964-06-05 1966-11-29 Western Electric Co Methods of assembling electrical components with circuits
US3324530A (en) * 1964-07-24 1967-06-13 Ralph L Sherwood Connector support assembly for transistor connector and method of making the support assembly
US3270391A (en) * 1964-08-31 1966-09-06 Gen Electric Electron discharge device assembly and method for manufacture thereof
US3375343A (en) * 1964-08-31 1968-03-26 Gen Electric Electron discharge device assembly method
US3283224A (en) * 1965-08-18 1966-11-01 Trw Semiconductors Inc Mold capping semiconductor device
NL6604964A (de) * 1966-04-14 1967-10-16
US3524249A (en) * 1966-10-08 1970-08-18 Nippon Electric Co Method of manufacturing a semiconductor container
JPS4826069B1 (de) * 1968-03-04 1973-08-04
US3478161A (en) * 1968-03-13 1969-11-11 Rca Corp Strip-line power transistor package
US4470648A (en) * 1982-12-27 1984-09-11 Ford Motor Company Interconnection construction to thick film substrate
JPS6092829U (ja) * 1983-11-30 1985-06-25 アルプス電気株式会社 マイクロ波トランジスタの取付構造体
FR2584862B1 (fr) * 1985-07-12 1988-05-20 Eurotechnique Sa Procede de fabrication en continu de micromodules pour cartes contenant des composants, bande continue de micromodules et micromodules realises selon un tel procede
US5148264A (en) * 1990-05-02 1992-09-15 Harris Semiconductor Patents, Inc. High current hermetic package

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH242035A (de) * 1944-04-04 1946-04-15 Patelhold Patentverwertung Verfahren zur Herstellung von Sinterglaskörpern.
US2696575A (en) * 1953-06-05 1954-12-07 Motorola Inc Transistor unit
CH319753A (de) * 1952-10-20 1957-02-28 Rca Corp Verfahren zur Herstellung einer elektrischen Halbleitervorrichtung
DE1033783B (de) * 1953-12-12 1958-07-10 Philips Nv Elektrodensystem mit mindestens einem halbleitenden Koerper, insbesondere Kristalldiode oder Transistor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2613252A (en) * 1947-09-23 1952-10-07 Erie Resistor Corp Electric circuit and component
US2783416A (en) * 1953-06-26 1957-02-26 Joseph E Butler Circuit housing
NL182645B (nl) * 1953-11-07 Du Pont Werkwijze voor het bereiden van fluorkoolstofpolymeer en gevormd voortbrengsel daaruit bestaande.
US2879458A (en) * 1957-10-30 1959-03-24 Westinghouse Electric Corp Diode matrix

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH242035A (de) * 1944-04-04 1946-04-15 Patelhold Patentverwertung Verfahren zur Herstellung von Sinterglaskörpern.
CH319753A (de) * 1952-10-20 1957-02-28 Rca Corp Verfahren zur Herstellung einer elektrischen Halbleitervorrichtung
US2696575A (en) * 1953-06-05 1954-12-07 Motorola Inc Transistor unit
DE1033783B (de) * 1953-12-12 1958-07-10 Philips Nv Elektrodensystem mit mindestens einem halbleitenden Koerper, insbesondere Kristalldiode oder Transistor

Also Published As

Publication number Publication date
FR1243283A (fr) 1960-10-07
US2985806A (en) 1961-05-23
GB929967A (en) 1963-06-26

Similar Documents

Publication Publication Date Title
DE1133833B (de) Hermetisch dicht schliessend gekapselte Halbleiteranordnung
DE2749848C3 (de) Wärmebrücke einer in einem Gehäuse eingekapselten integrierten Schaltung
DE1045551B (de) Halbleiteranordnung
DE1039645B (de) In ein Metallgehaeuse mit isolierten Leitungsdurchfuehrungen eingeschlossene Halbleiter-Kristallode
DE19518753A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
EP3823018A1 (de) Elektronikmodul mit einer pulsierenden heatpipe
DE1589854A1 (de) Loetstellenfreier Halbleitergleichrichter
DE1098102B (de) Verfahren zur Herstellung einer elektrischen Halbleitervorrichtung
DE2012440C3 (de) Halbleiteranordnung für gasdicht abgeschlossene scheibenförmige Halbleiterelemente
DE1846705U (de) Aufbau einer halbleiterdiodenanordnung.
DE3046375C2 (de) Halbleiterbauelement
DE3432449C2 (de)
DE2109619B2 (de) Verfahren zum einbauen eines festelektrolytkondensators in ein gehaeuse
DE1789063A1 (de) Traeger fuer Halbleiterbauelemente
DE1054585B (de) Halbleiterbauelement, z. B. Diode oder Transistor
DE1573145A1 (de) Schutzvorrichtung gegen tiefe Temperaturen
DE2028821B2 (de) Gehaeuse fuer ein halbleiterbauelement
DE2310051B2 (de) Leistungshalbleiterbauelement
DE4032035C2 (de) Gehäuse für elektronische Schaltungen mit Hochstromdurchkontaktierungen
DE1514736C3 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE1809716A1 (de) Halbleitervorrichtung
DE1564444C3 (de) Halbleiteranordnung mit einem isolierenden Träger
DE976643C (de) Halbleiteranordnung mit einer aus Glas bestehenden Huelle
DE1812665C3 (de) Sockel für Halbleiterbauelemente und Verfahren zu seiner Herstellung
DE102017006535A1 (de) Rohrleitungselement mit einer integrierten Heiz- und/oder Kühlvorrichtung und Verfahren zu seiner Herstellung