DE112022003512T5 - Halbleiterbauteil - Google Patents

Halbleiterbauteil Download PDF

Info

Publication number
DE112022003512T5
DE112022003512T5 DE112022003512.9T DE112022003512T DE112022003512T5 DE 112022003512 T5 DE112022003512 T5 DE 112022003512T5 DE 112022003512 T DE112022003512 T DE 112022003512T DE 112022003512 T5 DE112022003512 T5 DE 112022003512T5
Authority
DE
Germany
Prior art keywords
wiring line
source
finger
gate
slot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112022003512.9T
Other languages
English (en)
Inventor
Kazuki Yoshida
Hajime Kataoka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of DE112022003512T5 publication Critical patent/DE112022003512T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Dieses Halbleiterbauteil umfasst ein Halbleiterelement (20) und ein elektrisch leitfähiges Glied. Das Halbleiterbauteil (20) umfasst einen Source-Elektrodenabschnitt (42), mit dem das elektrisch leitfähige Glied verbunden ist, eine Gate-Elektrodenschicht (60), die von dem Source-Elektrodenabschnitt (42) beabstandet ist und den Source-Elektrodenabschnitt (42) zumindest teilweise umgibt, und eine Passivierungsschicht (70), die den Source-Elektrodenabschnitt (42) und die Gate-Elektrodenschicht (60) bedeckt. Die Passivierungsschicht (70) umfasst eine Source-Pad-Öffnung (72), die einen Teil des Source-Elektroden-Abschnitts (42) als Verbindungsbereich für das elektrisch leitfähige Glied freilegt, einen Source-Elektroden-Freilegungsschlitz (74), der zwischen der Source-Pad-Öffnung (72) und der Gate-Elektrodenschicht (60) angeordnet ist und einen Teil des Source-Elektrodenabschnitts (42) freilegt, und einen ersten und einen zweiten Gate-Finger-Freilegungsschlitz (78A, 78B), die einen Teil der Gate-Elektrodenschicht (60) freilegen.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung bezieht sich auf ein Halbleiterbauteil.
  • STAND DER TECHNIK
  • Ein Halbleiterelement wie ein Transistor umfasst eine Passivierungsschicht (oder Passivierungsfilm), die das Halbleiterelement schützt. Patentliteratur 1 offenbart ein Halbleiterbauteil, das einen Passivierungsfilm umfasst, der einen Oberflächenelektrodenfilm eines Transistors bedeckt.
  • ZITIERLISTE
  • Patentliteratur
  • Patentliteratur 1: Japanische offengelegte Veröffentlichung mit Nr. 2020-136472
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Technisches Problem
  • Die Einwirkung von Spannungen (engl. „stress“) auf die Passivierungsschicht kann zur Bildung von Brüchen in der Passivierungsschicht führen. Insbesondere neigt die Spannung dazu, sich an einer Stelle zu konzentrieren, an der eine Verdrahtungsleitung eine Stufe aufweist. Infolgedessen ist die Wahrscheinlichkeit, dass sich an einer solchen Stelle Brüche bilden, größer als an anderen Stellen. Ein Passivierungsbruch wie der oben beschriebene kann dazu führen, dass z.B. bewegliche Ionen in Feuchtigkeit oder Harz in den Bereich des Halbleiterelements eindringen und zu Veränderungen der Elementeigenschaften führen.
  • Lösung des Problems
  • Ein Halbleiterbauteil gemäß einem Aspekt der vorliegenden Offenbarung umfasst ein Halbleiterelement und ein leitfähiges Glied. Das Halbleiterelement umfasst eine erste Verdrahtungsleitung, die mit dem leitfähigen Glied verbunden ist, eine zweite Verdrahtungsleitung, die von der ersten Verdrahtungsleitung getrennt ist und die erste Verdrahtungsleitung zumindest teilweise umgibt, und eine Passivierungsschicht, die die erste Verdrahtungsleitung und die zweite Verdrahtungsleitung bedeckt. Die Passivierungsschicht umfasst eine erste Öffnung, die die erste Verdrahtungsleitung als Verbindungsbereich für das leitfähige Glied teilweise freilegt, einen ersten Schlitz, der zwischen der ersten Öffnung und der zweiten Verdrahtungsleitung liegt und die erste Verdrahtungsleitung teilweise freilegt, und einen zweiten Schlitz, der die zweite Verdrahtungsleitung teilweise freilegt. Vorteilhafte Auswirkungen der Erfindung
  • Das Halbleiterbauteil nach der vorliegenden Offenbarung begrenzt die Bildung eines Passivierungsbruchs.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
    • 1 ist eine schematische perspektivische Ansicht, die ein beispielhaftes Halbleiterbauteil gemäß einer Ausgestaltung zeigt.
    • 2 ist eine schematische Draufsicht auf das Halbleiterbauteil bei entferntem leitfähigem Glied.
    • 3 ist eine schematische Draufsicht auf ein beispielhaftes Halbleiterelement.
    • 4 ist eine schematische, vergrößerte Draufsicht auf einen Abschnitt des Halbleiterelements, der von den in 3 gezeigten doppelt gestrichelten Linien umgeben ist.
    • 5 ist eine schematische Schnittansicht des Halbleiterelements entlang der Linie F5-F5 in 4.
    • 6 ist eine schematische Schnittansicht des Halbleiterelements entlang der Linie F6-F6 in 4.
    • 7 ist eine vergrößerte Schnittansicht eines in 6 dargestellten Abschnitts.
    • 8 ist eine schematische Draufsicht auf ein beispielhaftes Halbleiterelement gemäß einem modifizierten Beispiel.
    • 9 ist eine schematische, vergrößerte Draufsicht auf einen Abschnitt des Halbleiterelements, der von den in 8 gezeigten doppelt gestrichelten Linien umgeben ist.
    • 10 ist eine schematische Schnittansicht entlang der in 9 gezeigten Linie F10-F10.
  • BESCHREIBUNG DER AUSGESTALTUNGEN
  • Ausgestaltungen eines Halbleiterbauteils nach der vorliegenden Offenbarung werden im Folgenden unter Bezugnahme auf die Zeichnungen beschrieben. In den Zeichnungen können Bauteile der Einfachheit und Klarheit halber teilweise vergrößert sein und sind nicht unbedingt maßstabsgerecht gezeichnet. In einer Schnittansicht kann auf Schraffuren verzichtet werden, um das Verständnis zu erleichtern. Die beigefügten Zeichnungen veranschaulichen lediglich Ausgestaltungen der vorliegenden Offenbarung und sollen die vorliegende Offenbarung nicht einschränken.
  • Die folgende detaillierte Beschreibung umfasst beispielhafte Ausgestaltungen einer Vorrichtung, eines Systems und eines Verfahrens gemäß der vorliegenden Offenbarung. Die detaillierte Beschreibung ist illustrativ und soll Ausgestaltungen der vorliegenden Offenbarung oder die Anwendung und Nutzung der Ausgestaltungen nicht einschränken.
  • Wenn nicht ausdrücklich anders beschrieben, bezieht sich der Begriff „Draufsicht“ in dieser Offenbarung auf eine Ansicht eines Objekts (z. B. Halbleiterbauteil oder Bauteil) in Z-Richtung, wenn die XYZ-Achsen (siehe z. B. 1) orthogonal zueinander stehen.
  • 1 ist eine schematische perspektivische Ansicht, die ein beispielhaftes Halbleiterbauteil 10 gemäß einer Ausgestaltung zeigt. Wie in 1 dargestellt, ist das Halbleiterbauteil 10 beispielsweise rechteckig kastenförmig. In einem Beispiel ist das Halbleiterbauteil 10 in Draufsicht rechteckig. Die Größe des Halbleiterbauteils 10 ist nicht in besonderer Weise beschränkt.
  • Das Halbleiterbauteil 10 kann z.B. eine Struktur aufweisen, die einen Leitungsrahmen (engl. „lead frame“) verwendet. In dem in 1 dargestellten Beispiel umfasst das Halbleiterbauteil 10 eine leitfähige Platte 12, ein erstes leitfähiges Terminal 14, ein zweites leitfähiges Terminal 16 und ein Halbleiterelement 20. Das Halbleiterelement 20 ist auf der leitfähigen Platte 12 angeordnet bzw. montiert („engl. „mounted“). In dem in 1 dargestellten Beispiel umfasst das Halbleiterbauteil 10 ferner ein erstes leitfähiges Glied 22, das das Halbleiterelement 20 mit dem ersten leitfähigen Terminal 14 verbindet, und ein zweites leitfähiges Glied 24, das das Halbleiterelement 20 mit dem zweiten leitfähigen Terminal 16 verbindet. Das Halbleiterbauteil 10 umfasst ein Einkapselungsglied 26, das das Halbleiterelement 20 einkapselt.
  • Das Halbleiterelement 20 ist durch ein leitfähiges Bondmaterial 18 an die leitfähige Platte 12 gebondet. Das leitfähige Bondingmaterial 18 kann zum Beispiel Lot oder eine leitfähige Paste sein. Ein Beispiel für das Lot kann ein bleifreies (Pb) Lot wie ein Lot auf Zinn (Sn)-Silber (Ag)-Kupfer (Cu)-Basis oder ein bleihaltiges Lot wie ein Lot auf Sn-Pb-Ag-Basis sein. Ein Beispiel für eine leitfähige Paste ist Ag-Paste. Die leitfähige Platte 12, die ersten und zweiten leitfähigen Terminals 14 und 16 und die ersten und zweiten leitfähigen Glieder 22 und 24 sind beispielsweise aus einem metallischen Werkstoff wie Cu oder Aluminium (Al) gebildet.
  • Bei dem Halbleiterbauteil 10 kann es sich beispielsweise um oberflächenmontiertes Gehäuse (engl. „package of a surface mount type“) handeln. Obwohl nicht im Detail dargestellt, umfassen die leitfähige Platte 12 und die ersten und zweiten leitfähigen Terminals 14 und 16 jeweils eine externe Terminalfläche, die teilweise vom Einkapselungsglied 26 auf der Rückseite des Halbleiterbauteils 10 freiliegt. Wenn das Halbleiterbauteil 10 auf einem nicht dargestellten Trägersubstrat montiert ist, sind die äußeren Verbindungsflächen der leitfähigen Platte 12 und der ersten und zweiten leitfähigen Terminals 14 und 16 elektrisch mit dem Trägersubstrat verbunden.
  • Die leitfähige Platte 12 und die ersten und zweiten leitfähigen Terminals 14 und 16 können jede Form (jede äußere Form) und jede Dicke haben. Die Dicke bezieht sich auf die Abmessung (Länge) in der Z-Richtung. In dem in 1 gezeigten Beispiel sind die leitfähige Platte 12 sowie die ersten und zweiten leitfähigen Terminals 14 und 16 jeweils flach. Der erste und der zweite leitfähige Terminal 14 und 16 liegen an einer Seite der leitfähigen Platte 12 (in 1 in der X-Richtung verlaufende Seite).
  • Die leitfähige Platte 12 umfasst eine Verbindungsfläche 12S, die mit dem Halbleiterelement 20 durch das leitfähige Bondingmaterial 18 gebondet bzw. verbunden (engl. „bonded“) ist. Das erste leitfähige Terminal 14 umfasst eine Verbindungsfläche 14S, die mit dem ersten leitfähigen Glied 22 durch ein leitfähiges Verbindungselement bzw. Bonding-Glied (engl. „bonding member“) (z. B. Lot) gebondet ist, das nicht dargestellt ist. Auch das zweite leitfähige Terminal 16 umfasst eine Verbindungsfläche 16S, die mit dem zweiten leitfähigen Glied 24 durch ein leitendes bzw. leitfähiges (engl. „conductive“) Bonding-Glied (z.B. Lot) gebondet ist, das nicht dargestellt ist.
  • Die Verbindungsflächen 14S und 16S des ersten und zweiten leitfähigen Terminals 14 und 16 können in der Z-Richtung höher liegen als die Verbindungsfläche 12S der leitfähigen Platte 12 (d.h. über dieser). In einem Beispiel können die ersten und zweiten leitfähigen Terminals 14 und 16 zumindest teilweise eine größere Dicke als die leitfähige Platte 12 aufweisen. Dieser Aufbau ermöglicht eine Verringerung der Länge (Verbindungsstrecke) des ersten leitfähigen Gliedes 22, das das Halbleiterelement 20 und das erste leitfähige Terminal 14 verbindet, und der Länge (Verbindungsstrecke) des zweiten leitfähigen Gliedes 24, das das Halbleiterelement 20 und das zweite leitfähige Terminal 16 verbindet.
  • Das erste und das zweite leitfähige Glied 22 und 24 können eine beliebige Form (jede äußere Form) und eine beliebige Dicke haben. In dem in 1 dargestellten Beispiel sind das erste und das zweite leitfähige Glied 22 und 24 jeweils brückenförmig. Ein brückenförmiges leitfähiges Element wie das erste und zweite leitfähige Glied 22 und 24 kann als Klammer (engl. „clip“) bezeichnet werden. In einem Beispiel kann eine aus Cu gebildete Klammer als Cu-Klammer bezeichnet werden.
  • Das erste leitfähige Glied 22 umfasst einen ersten Endabschnitt 22F, einen zweiten Endabschnitt 22R und einen Zwischenabschnitt 22M, der zwischen dem ersten Endabschnitt 22F und dem zweiten Endabschnitt 22R liegt. Der erste Endabschnitt 22F ist eine flache Platte. In dem in 1 gezeigten Beispiel ist der erste Endabschnitt 22F flach und hat in Draufsicht eine im Wesentlichen L-förmige Kontur und ist mit dem Halbleiterelement 20 durch ein leitfähiges Bondingmaterial (z. B. Lot) gebondet, das nicht dargestellt ist. Der zweite Endabschnitt 22R ist eine flache Platte. In dem in 1 gezeigten Beispiel ist der zweite Endabschnitt 22R flach und rechteckig in der Draufsicht und ist mit der Verbindungsfläche 14S des ersten leitfähigen Terminales 14 durch ein leitfähiges Bondingmaterial, das nicht dargestellt ist, gebondet. Der Zwischenabschnitt 22M ist stufenförmig gebogen und überbrückt den ersten Endabschnitt 22F und den zweiten Endabschnitt 22R.
  • In gleicher Weise umfasst das zweite leitfähige Glied 24 einen ersten Endabschnitt 24F, einen zweiten Endabschnitt 24R und einen Zwischenabschnitt 24M, der zwischen dem ersten Endabschnitt 24F und dem zweiten Endabschnitt 24R liegt. Der erste Endabschnitt 24F ist eine flache Platte. In dem in 1 gezeigten Beispiel ist der erste Endabschnitt 24F flach und rechteckig in der Draufsicht und ist mit dem Halbleiterelement 20 durch ein leitfähiges Bondingmaterial (z. B. Lot) gebondet, das nicht dargestellt ist. Der zweite Endabschnitt 24R ist eine ebene Platte. In dem in 1 gezeigten Beispiel ist der zweite Endabschnitt 24R flach und in Draufsicht rechteckig und ist mit der Verbindungsfläche 16S des zweiten leitfähigen Terminales 16 durch ein leitfähiges Bondingmaterial, das nicht gezeigt ist, gebondet. In Draufsicht kann der zweite Endabschnitt 24R größer sein als der erste Endabschnitt 24F. Der Zwischenabschnitt 24M ist stufenförmig gebogen und überbrückt den ersten Endabschnitt 24F und den zweiten Endabschnitt 24R.
  • Das Einkapselungsglied 26 kann die äußere Form des Gehäuses des Halbleiterbauteils 10 definieren. Das Einkapselungsglied 26 kapselt das Halbleiterelement 20, die leitfähige Platte 12, einen Teil des ersten leitfähigen Terminales 14, einen Teil des zweiten leitfähigen Terminales 16, das erste leitfähige Glied 22 und das zweite leitfähige Glied 24 ein. Das Einkapselungsglied 26 ist z.B. aus einem Isolierharzmaterial wie einem schwarzen Epoxidharz gebildet.
  • Bei dem Halbleiterelement 20 kann es sich um ein Schaltelement wie einen Transistor handeln. In einem Beispiel kann das Halbleiterelement 20 ein Metall-Isolator-Halbleiter-Feldeffekttransistor (MISFET) sein. Das Halbleiterelement 20 ist jedoch nicht auf den MISFET beschränkt und kann beispielsweise ein Bipolartransistor mit isoliertem Gate (IGBT) oder ein anderer Transistortyp sein.
  • Ein Beispiel für den Aufbau des Halbleiterelements 20 wird nun anhand der 2 bis 7 beschrieben.
  • 2 ist eine schematische Draufsicht auf das Halbleiterbauteil 10 mit entferntem ersten und zweiten leitfähigen Glied 22 und 24. 3 ist eine schematische Draufsicht auf das Halbleiterelement 20. Der Einfachheit halber ist 2 eine vereinfachte Draufsicht auf das in 3 dargestellte Halbleiterelement 20.
  • 4 ist eine schematische vergrößerte Draufsicht auf einen Abschnitt des Halbleiterelements 20, der von den in 3 dargestellten doppelt gestrichelten Linien F4 umgeben ist. 5 ist eine schematische Schnittansicht entlang der in 4 dargestellten Linie F5-F5. 6 ist eine schematische Schnittansicht entlang der in 4 dargestellten Linie F6-F6. 7 ist eine vergrößerte Schnittansicht eines in 6 dargestellten Abschnitts.
  • In einem Beispiel umfasst das Halbleiterelement 20 einen Transistor mit einer Split-Gate-Struktur. Wie in 3 gezeigt, ist das Halbleiterelement 20 in Draufsicht rechteckig und umfasst vier Seiten (erste bis vierte Seite) 20A, 20B, 20C und 20D, die die Außenkanten des Halbleiterelements 20 definieren. Die erste und zweite Seite 20A und 20B erstrecken sich in der Draufsicht in die erste Richtung (Y-Richtung). Die dritte und vierte Seite 20C und 20D erstrecken sich in der zweiten Richtung (X-Richtung) orthogonal zur ersten Richtung in Draufsicht. In der nachstehenden Beschreibung kann die Y-Richtung als erste Richtung und die X-Richtung als zweite Richtung bezeichnet werden.
  • In dem in 3 dargestellten Beispiel haben die erste und die zweite Seite 20A und 20B die gleiche Länge. Die dritte und vierte Seite 20C und 20D haben die gleiche Länge. Die dritte und vierte Seite 20C und 20D haben eine geringere Länge als die erste und zweite Seite 20A und 20B. In einem anderen Beispiel können die dritte und vierte Seite 20C und 20D jedoch die gleiche Länge wie die erste und zweite Seite 20A und 20B oder eine größere Länge als die erste und zweite Seite 20A und 20B haben.
  • Wie in den 5 und 6 gezeigt, umfasst das Halbleiterelement 20 ein Halbleitersubstrat 32, eine Halbleiterschicht 34 und eine Isolierschicht 36. Das Halbleitersubstrat 32 ist z. B. ein Silizium (Si)-Substrat. Das Halbleitersubstrat 32 ist in der Draufsicht rechteckig und hat vier Seiten, die zu den vier Seiten 20A, 20B, 20C und 20D gehören (siehe 3). Das Halbleitersubstrat 32 umfasst eine erste Oberfläche 32A (obere Fläche in den 5 und 6) und eine zweite Oberfläche 32B (untere Fläche in den 5 und 6), die der ersten Oberfläche 32A gegenüberliegt.
  • Die Halbleiterschicht 34 ist auf der ersten Oberfläche 32A des Halbleitersubstrats 32 angeordnet. Die Halbleiterschicht 34 umfasst eine erste Oberfläche 34A (obere Fläche in den 5 und 6) und eine zweite Oberfläche 34B (untere Fläche in den 5 und 6), die der ersten Oberfläche 34A gegenüberliegt. In dem in den 5 und 6 gezeigten Beispiel ist die zweite Oberfläche 34B der Halbleiterschicht 34 in Kontakt mit der ersten Oberfläche 32A des Halbleitersubstrats 32. Die zweite Oberfläche 34B der Halbleiterschicht 34 deckt zum Beispiel die gesamte erste Oberfläche 32A des Halbleitersubstrats 32 ab. Die Halbleiterschicht 34 kann z. B. aus einer Si-Epitaxieschicht bestehen.
  • Die Isolierschicht 36 ist auf der ersten Oberfläche 34A der Halbleiterschicht 34 angeordnet. In dem in den 5 und 6 gezeigten Beispiel besteht die Isolierschicht 36 aus einer einzigen Schicht; sie kann jedoch auch mehrere Schichten umfassen. In einem Beispiel kann die Isolierschicht 36 mindestens eine Siliziumoxidschicht (SiO2) und eine Siliziumnitridschicht (SiN) aufweisen. Alternativ kann die Isolierschicht 36 eine zweischichtige Struktur aufweisen, die eine undotierte Silikatglasschicht (engl. „undoped silace glass“; USG), die keine Verunreinigungen umfasst, und eine Bor-Phosphor-Silikatglasschicht (engl. „boron-phophorus silicate glass“; BPSG) umfasst, die die USG-Schicht bedeckt und Bor und Phosphor als Verunreinigung umfasst. Die Isolierschicht 36 kann auch als Zwischenschicht-Isolierfilm (Zwischenschicht-Dielektrikum (engl. „interlayer dielectric“): ILD) bezeichnet werden.
  • Wie in den 3, 5 und 6 gezeigt, umfasst das Halbleiterelement 20 eine Source-Elektrodenschicht 40, eine Drain-Elektrodenschicht 50, eine Gate-Elektrodenschicht 60 und eine Passivierungsschicht 70. Die Source-Elektrodenschicht 40 und die Gate-Elektrodenschicht 60 sind auf der Isolierschicht 36 angeordnet. Die Drain-Elektrodenschicht 50 ist auf der zweiten Oberfläche 32B des Halbleitersubstrats 32 angeordnet. Die Drain-Elektrodenschicht 50 kann die gesamte zweite Oberfläche 32B des Halbleitersubstrats 32 abdecken.
  • Die Passivierungsschicht 70 überdeckt die Source-Elektrodenschicht 40 und die Gate-Elektrodenschicht 60. In dem in 3 gezeigten Beispiel ist die Passivierungsschicht 70 in ihrer Form identisch mit dem Halbleitersubstrat 32 (dem Halbleiterelement 20) in Draufsicht. Die Passivierungsschicht 70 legt teilweise die Source-Elektrodenschicht 40 und teilweise die Gate-Elektrodenschicht 60 frei. Zum besseren Verständnis ist in 3 die Source-Elektrodenschicht 40 durch schräg nach rechts oben verlaufende Schraffurlinien angedeutet. Die Gate-Elektrodenschicht 60 ist durch schräg nach links oben verlaufende Schraffurlinien gekennzeichnet. Abschnitte der Source-Elektrodenschicht 40 und der Gate-Elektrodenschicht 60, die von der Passivierungsschicht 70 freigelegt werden, sind durch durchgezogene Linien gekennzeichnet. Abschnitte der Source-Elektrodenschicht 40 und der Gate-Elektrodenschicht 60, die von der Passivierungsschicht 70 bedeckt sind, werden durch gestrichelte Linien dargestellt.
  • Wie in 3 gezeigt, kann die Source-Elektrodenschicht 40 eine Source-Elektrode 42, einen Source-Finger 44 und einen Verbinder 46 umfassen. Der Source-Finger 44 ist über den Verbinder 46 mit der Source-Elektrode 42 verbunden. Die Source-Elektrode 42 und der Source-Finger 44 sind durchgängig (engl. „continuously“) und einstückig (engl. „integrally“) mit dem Verbinder 46 ausgebildet.
  • Die Source-Elektrode 42 kann einen aktiven Bereich des Halbleiterelements 20 abdecken. In dem in 3 gezeigten Beispiel ist die Source-Elektrode 42 in der Draufsicht z. B. im Wesentlichen L-förmig. Der aktive Bereich ist ein Bereich eines Halbleiterelements, in dem die Transistorstruktur, die zum Betrieb eines Transistors (Halbleiterelement 20) beiträgt, hauptsächlich angeordnet ist. Der aktive Bereich muss jedoch nicht vollständig aus der Transistorstruktur bestehen. In einem Beispiel kann eine Struktur, die sich von der Transistorstruktur unterscheidet, teilweise im aktiven Bereich angeordnet sein. In einem anderen Beispiel kann die Transistorstruktur teilweise außerhalb des aktiven Bereichs angeordnet sein.
  • Die Source-Elektrode 42 umfasst ein Source-Pad 42A und einen Source-Pad-Randabschnitt 42B, der am Umfang des Source-Pads 42A angeordnet ist und einen Randabschnitt der Source-Elektrode 42 bildet. Der Source-Pad-Randabschnitt 42B ist durchgängig und einstückig mit dem Source-Pad 42A ausgebildet. Die Source-Elektrode 42 entspricht einer ersten Verdrahtungsleitung. Das Source-Pad 42A entspricht einem Verbindungsbereich.
  • Das Source-Pad 42A ist z. B. in der Draufsicht im Wesentlichen L-förmig und etwas kleiner als die Source-Elektrode 42. Die Passivierungsschicht 70 umfasst eine Source-Pad-Öffnung 72, die das Source-Pad 42A der Source-Elektrode 42 freilegt. Die Source-Pad-Öffnung 72 entspricht einer ersten Öffnung.
  • Das aus der Source-Pad-Öffnung 72 freiliegende Source-Pad 42A ist an den ersten Endabschnitt 22F (siehe 1) des ersten leitfähigen Gliedes 22, der oben beschrieben ist, gebondet. Daher ist das Source-Pad 42A (die Source-Pad-Öffnung 72) gleich groß oder etwas größer als der erste Endabschnitt 22F des ersten leitfähigen Gliedes 22 in Draufsicht.
  • Die Passivierungsschicht 70 umfasst einen Source-Elektroden-Freilegungsschlitz (engl. „source electrode exposure slit“) 74, der den Source-Pad-Randabschnitt 42B teilweise freilegt. Der Source-Elektroden-Freilegungsschlitz 74 entspricht einem ersten Schlitz.
  • Der Source-Elektroden-Freilegungsschlitz 74 ist ringförmig in einem Abschnitt der Passivierungsschicht 70 ausgebildet, der den Source-Pad-Randabschnitt 42B in Draufsicht überlappt. In dem in 3 dargestellten Beispiel ist der Source-Elektroden-Freilegungsschlitz 74 ringförmig geschlossen. Somit ist der Source-Elektroden-Freilegungsschlitz 74 entlang des gesamten Außenumfangs des Source-Pad-Randabschnitts 42B (Randabschnitt der Source-Elektrode 42) ausgebildet. Mit anderen Worten, der Source-Elektroden-Freilegungsschlitz 74 legt den Source-Pad-Randabschnitt 42B entlang des gesamten Außenumfangs des Source-Pad-Randabschnitts 42B teilweise frei.
  • Der Begriff „ringförmig“, wie er in der vorliegenden Offenbarung verwendet wird, ist nicht auf eine Struktur beschränkt, die eine kontinuierliche Form ohne Enden, d. h. eine Schleife, bildet, sondern kann sich z. B. auf eine im Wesentlichen schleifenförmige Struktur mit einem Schlitz (Spalt) wie eine C-förmige Struktur beziehen. Daher bezieht sich der explizite Begriff „geschlossen ringförmig“ auf jede Struktur, die eine kontinuierliche bzw. durchgängige Form ohne Enden oder eine Schleife bildet. Der explizite Begriff „offen ringförmig“ bezieht sich auf eine im Wesentlichen schleifenförmige Struktur mit einem Schlitz. Solche „ringförmigen“ Formen umfassen eine Ellipse und jede Form mit Ecken, einschließlich einer rechtwinkligen Ecke oder einer runden Ecke.
  • Die Gate-Elektrodenschicht 60 ist von der Source-Elektrode 42 getrennt und umgibt die Source-Elektrode 42 zumindest teilweise. Die Gate-Elektrodenschicht 60 entspricht einer zweiten Verdrahtungsleitung. In dem in 3 dargestellten Beispiel ist zwischen der Gate-Elektrodenschicht 60 und der Source-Elektrodenschicht 40 ein Trennbereich 48 gebildet. Der Trennbereich 48 kann eine geschlossene Ringform haben, die den gesamten Umfang der Gate-Elektrodenschicht 60 in Draufsicht umgibt. Der Trennbereich 48 ist frei von einer Elektrodenschicht und nimmt zumindest teilweise die Passivierungsschicht 70 auf (vgl. 6). Somit sind die Gate-Elektrodenschicht 60 und die Source-Elektrodenschicht 40 durch die Passivierungsschicht 70 voneinander isoliert. Der Trennungsabstand zwischen der Gate-Elektrodenschicht 60 und der Source-Elektrodenschicht 40 kann z. B. unter Berücksichtigung der Durchbruchspannung (engl. „breakdown voltage“) festgelegt werden.
  • Die Gate-Elektrodenschicht 60 kann eine Gate-Elektrode 62 und einen Gate-Finger 64 umfassen. In dem in 3 dargestellten Beispiel ist die Gate-Elektrode 62 in Draufsicht rechteckig. Der Gate-Finger 64 ist von der Source-Elektrode 42 getrennt und erstreckt sich entlang der Source-Elektrode 42. Der Gate-Finger 64 erstreckt sich von der Gate-Elektrode 62 so, dass er die Source-Elektrode 42 ringförmig umgibt. In dem in 3 dargestellten Beispiel umfasst der Gate-Finger 64 erste und zweite Gate-Finger-Abschnitte 64Aund 64B, die sich von der Gate-Elektrode 62 aus erstrecken. Die ersten und zweiten Gate-Finger-Abschnitte 64A und 64B sind durchgängig und einstückig mit der Gate-Elektrode 62 ausgebildet.
  • Die Gate-Elektrode 62 umfasst ein Gate-Pad 62A. In dem in 3 dargestellten Beispiel ist das Gate-Pad 62A in Draufsicht rechteckig. Das Gate-Pad 62A ist etwas kleiner als die Gate-Elektrode 62. Die Passivierungsschicht 70 umfasst eine Gate-Pad-Öffnung 76, die das Gate-Pad 62A der Gate-Elektrode 62 freilegt.
  • Das Gate-Pad 62A, das von der Gate-Pad-Öffnung 76 freigelegt wird, ist mit dem ersten Endabschnitt 24F (siehe 1) des zweiten leitfähigen Glieds 24 gebondet, der oben beschrieben ist. Somit ist in Draufsicht das Gate-Pad 62A (die Gate-Pad-Öffnung 76) gleich groß oder etwas größer als der erste Endabschnitt 24F des zweiten leitfähigen Glieds 24.
  • Die Gate-Elektrode 62 und die ersten und zweiten Gate-Finger-Abschnitte 64Aund 64B umgeben die Source-Elektrode 42 mit Ausnahme eines Bereichs des Verbinders 46 der Source-Elektrodenschicht 40. Somit ist die Gate-Elektrodenschicht 60 offen-ringförmig.
  • In dem in 3 gezeigten Beispiel umfasst der erste Gate-Finger-Abschnitt 64A einen ersten Teil 64A1, der sich linear von der Gate-Elektrode 62 entlang der ersten Seite 20A (linke Seite in 3) erstreckt, und einen zweiten Teil 64A2, der sich linear von dem ersten Teil 64A1 entlang der dritten Seite 20C (obere Seite in 3) erstreckt. Somit ist der erste Gate-Finger-Abschnitt 64A in Draufsicht L-förmig.
  • Der zweite Gate-Finger-Abschnitt 64B umfasst einen ersten Teil 64B1, der sich linear von der Gate-Elektrode 62 entlang der vierten Seite 20D (untere Seite in 3 dargestellt) erstreckt, und einen zweiten Teil 64B2, der sich linear vom ersten Teil 64B 1 entlang der zweiten Seite 20B (rechte Seite in 3 dargestellt) erstreckt. Somit ist der zweite Gate-Finger-Abschnitt 64B in Draufsicht L-förmig.
  • Das distale Ende des zweiten Teils 64A2 des ersten Gate-Finger-Abschnitts 64A liegt dem distalen Ende des zweiten Teils 64B2 des zweiten Gate-Finger-Abschnitts 64B gegenüber, wobei ein offener Bereich dem Verbinder 46 der Source-Elektrodenschicht 40 entspricht. Während also der erste Gate-Finger-Abschnitt 64A, die Gate-Elektrode 62 und der zweite Gate-Finger-Abschnitt 64B ringförmig und durchgängig sind, ist die gesamte Gate-Elektrodenschicht 60 offen-ringförmig.
  • Die Passivierungsschicht 70 umfasst einen ersten Gate-Finger-Freilegungsschlitz 78A, der den ersten Gate-Finger-Abschnitt 64A teilweise freilegt, und einen zweiten Gate-Finger-Freilegungsschlitz 78B, der den zweiten Gate-Finger-Abschnitt 64B teilweise freilegt. Der erste und zweite Gate-Finger-Freilegungsschlitz 78A und 78B entsprechen jeweils einem zweiten Schlitz.
  • Der erste Gate-Finger-Freilegungsschlitz 78A kann L-förmig sein und in einem Teil der Passivierungsschicht 70 gebildet sein, der den ersten Gate-Finger-Abschnitt 64A in Draufsicht überlappt. In dem in 3 dargestellten Beispiel umfasst der erste Gate-Finger-Freilegungsschlitz 78A einen ersten Schlitzteil 78A1, der sich linear auf dem ersten Teil 64A1 des ersten Gate-Finger-Abschnitts 64A erstreckt, und einen zweiten Schlitzteil 78A2, der sich linear auf dem zweiten Teil 64A2 des ersten Gate-Finger-Abschnitts 64A erstreckt.
  • In einem Beispiel legt der erste Schlitzteil 78A1 einen zentralen Bereich des ersten Teils 64A1 entlang der gesamten Länge des ersten Teils 64A1 des ersten Gate-Finger-Abschnitts 64A frei. In gleicher Weise legt der zweite Schlitzteil 78A2 einen zentralen Bereich des zweiten Teils 64A2 entlang der gesamten Länge des zweiten Teils 64A2 des ersten Gate-Finger-Abschnitts 64A frei. Der erste Schlitzteil 78A1 ist durchgängig mit dem zweiten Schlitzteil 78A2. Der Abschnitt, der den ersten Schlitzteil 78A1 und den zweiten Schlitzteil 78A2 verbindet, befindet sich an der Ecke des ersten Gate-Finger-Abschnitts 64A. Wie oben beschrieben, bilden der erste Schlitzteil 78A1 und der zweite Schlitzteil 78A2 den ersten Gate-Finger-Freilegungsschlitz 78A, der in der gleichen Weise wie der erste Gate-Finger-Abschnitt 64AL-förmig ist.
  • Der in dieser Offenbarung verwendete Begriff „gesamte Länge“ schließt nicht nur den Fall ein, dass die Länge eines Elements genau der Länge von einem Ende zum anderen Ende des Elements entspricht, sondern auch den Fall, dass die Länge des Elements etwas kürzer (d. h. im Wesentlichen gleich) ist als die Länge von einem Ende zum anderen Ende.
  • Der zweite Gate-Finger-Freilegungsschlitz 78B kann L-förmig sein und in einem Abschnitt der Passivierungsschicht 70 gebildet sein, der den zweiten Gate-Finger-Abschnitt 64B in Draufsicht überlappt. In dem in 3 dargestellten Beispiel umfasst der zweite Gate-Finger-Freilegungsschlitz 78B den ersten Schlitzteil 78B1, der sich linear auf dem ersten Teil 64B1 des zweiten Gate-Finger-Abschnitts 64B erstreckt, und den zweiten Schlitzteil 78B2, der sich linear auf dem zweiten Teil 64B2 des zweiten Gate-Finger-Abschnitts 64B erstreckt.
  • In einem Beispiel legt der erste Schlitzteil 78B1 einen zentralen Bereich des ersten Teils 64B1 entlang der gesamten Länge des ersten Teils 64B1 des zweiten Gate-Finger-Abschnitts 64B frei. In gleicher Weise legt das zweite Schlitzteil 78B2 einen zentralen Bereich des zweiten Teils 64B2 entlang der gesamten Länge des zweiten Teils 64B2 des zweiten Gate-Finger-Abschnitts 64B frei. Der erste Schlitzteil 78B1 ist durchgängig mit dem zweiten Schlitzteil 78B2. Der Abschnitt, der den ersten Schlitzteil 78B1 und den zweiten Schlitzteil 78B2 verbindet, befindet sich an der Ecke des zweiten Gate-Finger-Abschnitts 64B. Wie oben beschrieben, bilden der erste Schlitzteil 78B1 und der zweite Schlitzteil 78B2 den zweiten Gate-Finger-Freilegungsschlitz 78B, der in der gleichen Weise wie der zweite Gate-Finger-Abschnitt 64B L-förmig ist.
  • Der Source-Finger 44 ist durch den Trennbereich 48 von der Gate-Elektrodenschicht 60 getrennt und umgibt die Gate-Elektrodenschicht 60 zumindest teilweise. Der Source-Finger 44 entspricht einer dritten Verdrahtungsleitung. In einem Beispiel hat der Source-Finger 44 eine geschlossene Ringform, die den Umfang der Gate-Elektrodenschicht 60 umgibt. Der Source-Finger 44 ist mit dem Verbinder 46 der Source-Elektrodenschicht 40 verbunden.
  • In dem in 3 dargestellten Beispiel umfasst der Source-Finger 44 vier Teile, nämlich den ersten bis vierten Teil 44A, 44B, 44C und 44D, die eine geschlossene Ringform aufweisen. Der erste Teil 44A des Source-Fingers 44 erstreckt sich linear entlang der ersten Seite 20A (linke Seite in 3), d. h. entlang der Gate-Elektrode 62 und des ersten Teils 64A1 des ersten Gate-Finger-Abschnitts 64A. Der zweite Teil 44B des Source-Fingers 44 erstreckt sich linear entlang der dritten Seite 20C (obere Seite in 3), d. h. entlang des zweiten Teils 64A2 des ersten Gate-Finger-Abschnitts 64A. Der dritte Teil 44C des Source-Fingers 44 erstreckt sich linear entlang der vierten Seite 20D (in 3 gezeigte Unterseite), d. h. entlang des ersten Teils 64B1 des zweiten Gate-Finger-Abschnitts 64B. Der vierte Teil 44D des Source-Fingers 44 erstreckt sich linear entlang der zweiten Seite 20B (rechte Seite in 3), d. h. entlang des zweiten Teils 64B2 des zweiten Gate-Finger-Abschnitts 64B und des Verbinders 46 der Source-Elektrodenschicht 40.
  • Der vierte Teil 44D des Source-Fingers 44 ist durchgängig und einstückig mit dem Verbinder 46 der Source-Elektrodenschicht 40 ausgebildet. Der erste bis vierte Teil 44A, 44B, 44C und 44D des Source-Fingers 44 sind durchgängig und einstückig miteinander ausgebildet. Der Source-Finger 44 ist durch die ersten bis vierter Teile 44A, 44B, 44C und 44D ringförmig geschlossen.
  • Die Passivierungsschicht 70 umfasst einen Source-Finger-Freilegungsschlitz 79, der den Source-Finger 44 teilweise freilegt. Der Source-Finger-Freilegungsschlitz 79 entspricht einem dritten Schlitz.
  • Der Source-Finger-Freilegungsschlitz 79 kann ringförmig in einem Abschnitt der Passivierungsschicht 70 ausgebildet sein, der den Source-Finger 44 in Draufsicht überlappt. In dem in 3 gezeigten Beispiel ist der Source-Finger-Freilegungsschlitz 79 geschlossen-ringförmig. Somit ist der Source-Finger-Freilegungsschlitz 79 entlang der gesamten Länge des Source-Fingers 44 ausgebildet. Mit anderen Worten, der Source-Finger-Freilegungsschlitz 79 legt den Source-Finger 44 teilweise entlang des gesamten Außenumfangs des Source-Fingers 44 frei.
  • In dem in 3 gezeigten Beispiel umfasst der Source-Finger-Freilegungsschlitz 79 vier Schlitzteile, nämlich den ersten bis vierten Schlitzteil 79A, 79B, 79C und 79D, die eine geschlossene Ringform aufweisen. Der erste Schlitzteil 79A erstreckt sich linear über den ersten Teil 44A des Source-Fingers 44. Auf die gleiche Weise erstrecken sich der zweite bis vierte Schlitzteil 79B, 79C und 79D linear auf dem zweiten bis vierten Teil 44B, 44C bzw. 44D des Source-Fingers 44.
  • In einem Beispiel legt der erste Schlitzteil 79A einen zentralen Bereich des ersten Teils 44A entlang der gesamten Länge des ersten Teils 44A des Source-Fingers 44 frei. In gleicher Weise legen der zweite bis vierte Schlitzteil 79B, 79C und 79D jeweils einen zentralen Bereich des zweiten bis vierten Teils 44B, 44C und 44D entlang der gesamten Länge des zweiten bis vierten Teils 44B, 44C und 44D des Source-Fingers 44 frei.
  • Der erste bis vierte Schlitzteil 79A, 79B, 79C und 79D des Source-Finger-Freilegungsschlitzes 79 sind miteinander verbunden. Der Abschnitt, der den ersten und den zweiten Schlitzteil 79A und 79B verbindet, der Abschnitt, der den ersten und den dritten Schlitzteil 79A und 79C verbindet, der Abschnitt, der den zweiten und den vierten Schlitzteil 79B und 79D verbindet, und der Abschnitt, der den dritten und den vierten Schlitzteil 79C und 79D verbindet, befinden sich an den vier Ecken des Source-Fingers 44. Somit ist der Source-Finger-Freilegungsschlitz 79 durch den ersten bis vierten Schlitzteil 79A, 79B, 79C und 79D in der gleichen Weise wie der Source-Finger 44 ringförmig geschlossen.
  • Ein Beispiel für eine Transistorstruktur wird nun unter Bezugnahme auf die 4 bis 6 im Detail beschrieben.
  • In 5 wird das Halbleitersubstrat 32 einschließlich der Drain-Elektrodenschicht 50 als Drainbereich eines Transistors (MISFET) verwendet. Die Halbleiterschicht 34 umfasst einen auf dem Halbleitersubstrat 32 gebildeten Driftbereich 82 (Drainbereich), einen auf dem Driftbereich 82 gebildeten Körperbereich 84 und einen auf dem Körperbereich 84 gebildeten Sourcebereich 86.
  • In einem Beispiel ist das Halbleitersubstrat 32, das zu dem Drainbereich gehört, ein n-Typ-Bereich mit einer n-Typ-Verunreinigung. Der Driftbereich 82 ist ein n-Typ-Bereich mit einer n-Typ-Verunreinigung in einer geringeren Konzentration als das Halbleitersubstrat 32 (Drainbereich). Der Körperbereich 84 ist ein p-Typ-Bereich, der eine p-Typ-Verunreinigung aufweist. Der Sourcebereich 86 ist ein n-Typ-Bereich mit einer n-Typ-Verunreinigung in einer höheren Konzentration als der Driftbereich 82. Beispiele für die n-Typ-Verunreinigung sind Phosphor (P) und Arsen (As). Beispiele für die p-Typ-Verunreinigung sind Bor (B) und Aluminium (Al).
  • Wie in den 4 und 5 gezeigt, kann das Halbleiterelement 20 Gate-Gräben 90 umfassen, die in der ersten Oberfläche 34A der Halbleiterschicht 34 ausgebildet sind. Zumindest einige der Gate-Gräben 90 können äquidistant parallel zueinander angeordnet sein. In dem in 4 gezeigten Beispiel sind die Gate-Gräben 90 in der ersten Richtung (Y-Richtung) entlang des ersten Teils 64A1 des ersten Gate-Finger-Abschnitts 64A und des ersten Teils 44A des Source-Fingers 44 äquidistant parallel zueinander angeordnet. Die Gate-Gräben 90 erstrecken sich von der Source-Elektrode 42 zum ersten Teil 44A des Source-Fingers 44 in der zweiten Richtung (der X-Richtung) und kreuzen sich mit dem ersten Teil 64A1 des ersten Gate-Finger-Abschnitts 64Ain Draufsicht.
  • 4 zeigt den Teil des Halbleiterelements 20, der von den in 3 gezeigten doppelt gestrichelten Linien F4 umgeben ist. In gleicher Weise wie der in 4 gezeigte Gate-Graben 90 wird in der Halbleiterschicht 34 an anderen Abschnitten des Halbleiterelements 20 eine Anzahl von Gate-Gräben gebildet.
  • In einem Beispiel in 3 können ein oder mehrere Gate-Gräben parallel zueinander in der zweiten Richtung (X-Richtung) entlang des zweiten Teils 64A2 des ersten Gate-Finger-Abschnitts 64A und des zweiten Teils 44B des Source-Fingers 44 äquidistant angeordnet sein. Diese Gate-Gräben erstrecken sich von der Source-Elektrode 42 zum zweiten Teil 44B des Source-Fingers 44 in der ersten Richtung (Y-Richtung) und kreuzen sich mit dem zweiten Teil 64A2 des ersten Gate-Finger-Abschnitts 64Ain Draufsicht.
  • Außerdem können ein oder mehrere Gate-Gräben parallel zueinander in der zweiten Richtung (X-Richtung) entlang des ersten Teils 64B1 des zweiten Gate-Finger-Abschnitts 64B und des dritten Teils 44C des Source-Fingers 44 äquidistant angeordnet sein. Diese Gate-Gräben erstrecken sich von der Source-Elektrode 42 bis zum dritten Teil 44C des Source-Fingers 44 in der ersten Richtung (Y-Richtung) und kreuzen sich mit dem ersten Teil 64B1 des zweiten Gate-Finger-Abschnitts 64B in Draufsicht.
  • Ein oder mehrere Gate-Gräben können in der ersten Richtung (Y-Richtung) entlang des zweiten Teils 64B2 des zweiten Gate-Finger-Abschnitts 64B und des vierten Teils 44D des Source-Fingers 44 äquidistant parallel zueinander angeordnet sein. Diese Gate-Gräben erstrecken sich von der Source-Elektrode 42 zum vierten Teil 44D des Source-Fingers 44 in der zweiten Richtung (der X-Richtung) und kreuzen sich mit dem zweiten Teil 64B2 des zweiten Gate-Finger-Abschnitts 64B in Draufsicht.
  • Die folgende Beschreibung konzentriert sich hauptsächlich auf die Struktur des in 4 dargestellten Teils des Halbleiterelements 20. Die Struktur ist jedoch in anderen Abschnitten die gleiche, und die folgende Beschreibung kann auch für die Struktur anderer Abschnitte gelten.
  • Wie in den 4 und 6 gezeigt, kann das Halbleiterelement 20 einen Umfangsgraben 92 aufweisen, der in der ersten Oberfläche 34A der Halbleiterschicht 34 ausgebildet ist. Der Umfangsgraben 92 und der Gate-Graben 90 stehen in Verbindung (engl. „communicate“). In dem in 4 dargestellten Beispiel umfasst der Umfangsgraben 92 einen ersten Umfangsgrabenabschnitt 92A, der in einer Position ausgebildet ist, die den Source-Finger 44 überlappt, und der sich in Draufsicht in die erste Richtung (Y-Richtung) erstreckt. Der Umfangsgraben 92 umfasst einen zweiten Umfangsgrabenabschnitt 92B, der in einer Position ausgebildet ist, die die Sourceelektrode 42 überlappt, und der sich in der ersten Richtung (Y-Richtung) erstreckt. Wie in 6 dargestellt, stehen der erste und der zweite Umfangsgrabenabschnitt 92A und 92B mit dem Gategraben 90 in Verbindung. Der Umfangsgraben 92 kann sich in Draufsicht um den Gate-Graben 90 herum erstrecken.
  • Wie in 5 gezeigt, sind in jedem der Gategräben 90 eine Feldplattenelektrode 94, eine eingebettete Gate-Elektrode 96 und eine Graben-Graben-Isolierschicht 98 angeordnet. Ein einzelner Gategraben 90 und seine zugehörigen Strukturen werden im Folgenden beschrieben. Die folgende Beschreibung kann jedoch für jeden einzelnen Gategraben 90 und seine zugehörige Struktur gelten.
  • Wie in 5 und 6 gezeigt, sind die Feldplattenelektrode 94 und die eingebettete Gate-Elektrode 96 durch die Graben-Isolierschicht 98 voneinander getrennt. Die Graben-Isolierschicht 98 bedeckt Seitenwände 90A und eine Bodenwand 90B des Gategrabens 90 und füllt den Gategraben 90 aus. Der Graben Graben-Isolierschicht 98 füllt auch den Umfangsgraben 92. Die eingebettete Gate-Elektrode 96 befindet sich oberhalb der Feldplattenelektrode 94 im Gategraben 90. Die Struktur, bei der zwei separate Elektroden (Feldplattenelektrode 94 und eingebettete Gate-Elektrode 96) in den Gategraben 90 eingebettet sind, kann als Split-Gate-Struktur bezeichnet werden.
  • Das Halbleiterelement 20, das eine Anzahl von Gate-Gräben 90 umfasst, kann die gleiche Anzahl von Feldplattenelektroden 94 wie die Gate-Gräben 90 und die gleiche Anzahl von eingebetteten Gate-Elektroden 96 wie die Gate-Gräben 90 aufweisen. Die Feldplattenelektroden 94 und die eingebetteten Gate-Elektroden 96 können z.B. aus leitfähigem Polysilizium gebildet werden. Die Grabenisolierschichten 98 können z. B. aus SiO2 gebildet werden.
  • Die Feldplattenelektroden 94 sind von den Grabenisolierschichten 98 umgeben. Das Anlegen der Sourcespannung an die Feldplattenelektroden 94 verringert die Konzentration des elektrischen Feldes in den Gate-Gräben 90 und verbessert die Durchbruchspannung des Halbleiterelements 20. So können die Feldplattenelektroden 94 so gesteuert werden, dass sie das gleiche Potenzial wie der Sourcebereich 86 haben.
  • Der Graben Graben-Isolierschicht 98 befindet sich zwischen der eingebetteten Gate-Elektrode 96 und der Halbleiterschicht 34. Mit anderen Worten, die eingebettete Gate-Elektrode 96 und die Halbleiterschicht 34 sind durch die Graben-Isolierschicht 98 voneinander getrennt (in der Y-Richtung in 5). Wenn eine vorbestimmte Spannung an die eingebettete Gate-Elektrode 96 angelegt wird, bildet sich im Körperbereich 84 (p-Typ-Bereich) ein Kanal. Der Kanal steuert den Elektronenfluss zwischen dem Sourcebereich 86 (n-Typ-Bereich) und dem Driftbereich 82 (n-Typ-Bereich) (in der Z-Richtung in 5).
  • Die Isolierschicht 36, die auf der ersten Oberfläche 34A der Halbleiterschicht 34 ausgebildet ist, überdeckt die eingebetteten Gate-Elektroden 96 und die in den Gate-Gräben 90 eingebetteten Grabenisolierschichten 98. In der Isolierschicht 36 sind Kontaktgräben 37 ausgebildet. Die Kontaktgräben 37 erstrecken sich durch die Isolierschicht 36 und den Sourcebereich 86 bis zum Körperbereich 84. An der Unterseite jedes Kontaktgrabens 37 ist ein Kontaktbereich 38 ausgebildet. In einem Beispiel ist der Kontaktbereich 38 ein p-Typ-Bereich, der eine p-Typ-Verunreinigung in geringerer Konzentration als der Körperbereich 84 aufweist.
  • Wie in 4 und 5 gezeigt, ist jeder Kontaktgraben 37 mit einem Sourcekontakt 39 gefüllt. Der Kontaktgraben 37 und der Sourcekontakt 39, der den Kontaktgraben 37 füllt, können sich in Draufsicht parallel zum Gategraben 90 (in der X-Richtung in 4) erstrecken. Jeder Gategraben 90 befindet sich zwischen zwei der in Draufsicht benachbarten Sourcekontakten 39. Die Sourcekontakte 39 sind mit der Source-Elektrode 42 (der Source-Elektrodenschicht 40) verbunden, die auf der Isolierschicht 36 ausgebildet ist. Somit sind die Kontaktbereiche 38 über die Sourcekontakte 39 mit der Source-Elektrode 42 elektrisch verbunden.
  • Wie in 6 gezeigt, ist die eingebettete Gate-Elektrode 96 mit einem Gatekontakt 102 verbunden, der in der Isolierschicht 36 ausgebildet ist und mit dem ersten Gate-Finger-Abschnitt 64A (der Gate-Elektrodenschicht 60) verbunden ist. Der Gatekontakt 102 füllt ein Kontaktloch (engl. „contact via“) 104, das sich durch die Isolierschicht 36 erstreckt. Wie in 4 gezeigt, sind das Kontaktloch 104 und der Gatekontakt 102, der das Kontaktloch 104 füllt, so angeordnet, dass sie den ersten Gate-Finger-Abschnitt 64A (den ersten Teil 64A1 in dem in 4 gezeigten Beispiel) in Draufsicht überlappen. Genauer gesagt, erstreckt sich die eingebettete Gate-Elektrode 96, die im Gategraben 90 angeordnet ist (in der X-Richtung in 4) und kreuzt den ersten Gate-Finger-Abschnitt 64A in Draufsicht. Am Schnittpunkt ist die eingebettete Gate-Elektrode 96 über den Gatekontakt 102 mit dem ersten Gate-Finger-Abschnitt 64A elektrisch verbunden (siehe 6).
  • Wie in 6 dargestellt, ist die Feldplattenelektrode 94 mit dem Source-Finger 44 (der Source-Elektrodenschicht 40) durch einen ersten Feldplattenkontakt 106A, der in der Isolierschicht 36 ausgebildet ist, und ein erstes leitfähiges Glied 110A, das unmittelbar unterhalb des ersten Feldplattenkontakts 106A angeordnet ist, verbunden. Die Feldplattenelektrode 94 kann über einen zweiten Feldplattenkontakt 106B, der in der Isolierschicht 36 ausgebildet ist, und ein zweites leitfähiges Glied 110B, das unmittelbar unter dem zweiten Feldplattenkontakt 106B angeordnet ist, mit der Sourceelektrode 42 (der Sourceelektrodenschicht 40) verbunden sein. Die ersten und zweiten Feldplattenkontakte 106A und 106B füllen erste und zweite Kontaktgräben 108A und 108B, die sich durch die Isolierschicht 36 erstrecken. In einem Beispiel ist das erste leitfähige Glied 110A im ersten Umfangsgrabenabschnitt 92A angeordnet. Das zweite leitfähige Glied 110B ist in dem zweiten Umfangsgrabenabschnitt 92B angeordnet. In einem Beispiel können das erste und zweite leitfähige Glied 110A und 110B aus leitfähigem Polysilizium gebildet sein.
  • Wie in 4 gezeigt, sind der erste Kontaktgraben 108A und der erste Feldplattenkontakt 106A, der den ersten Kontaktgraben 108A ausfüllt, so angeordnet, dass sie den Source-Finger 44 (den ersten Teil 44A in dem in 4 gezeigten Beispiel) und den ersten Umfangsgrabenabschnitt 92A überlappen. Der erste Kontaktgraben 108A und der erste Feldplattenkontakt 106A erstrecken sich entlang des ersten Umfangsgrabenabschnitts 92A (in der in 4 dargestellten Y-Richtung). Obwohl nicht im Detail beschrieben, erstreckt sich zum Beispiel das erste leitfähige Glied 110A im ersten Umfangsgrabenabschnitt 92A entlang des ersten Feldplattenkontakts 106A (in der in 4 gezeigten Y-Richtung). Das erste leitfähige Glied 110A ist mit den Feldplattenelektroden 94 verbunden, die in den mit dem ersten Umfangsgrabenabschnitt 92A in Verbindung stehenden Gate-Gräben 90 angeordnet sind. Somit sind die Feldplattenelektroden 94 über das erste leitfähige Glied 110A und den ersten Feldplattenkontakt 106A elektrisch mit dem Source-Finger 44 (der Source-Elektrodenschicht 40) verbunden (siehe 6).
  • Der zweite Kontaktgraben 108B und der zweite Feldplattenkontakt 106B, der den zweiten Kontaktgraben 108B ausfüllt, sind so angeordnet, dass sie die Sourceelektrode 42 und den zweiten Umfangsgrabenabschnitt 92B in Draufsicht überlappen. Der zweite Kontaktgraben 108B und der zweite Feldplattenkontakt 106B erstrecken sich entlang des zweiten Umfangsgrabenabschnitts 92B (in Y-Richtung in 4). Obwohl nicht im Detail gezeigt, erstreckt sich zum Beispiel das zweite leitfähige Glied 110B im zweiten Umfangsgrabenabschnitt 92B entlang des zweiten Feldplattenkontakts 106B (in der in 4 gezeigten Y-Richtung). Das zweite leitfähige Glied 110B ist mit den Feldplattenelektroden 94 verbunden, die in den mit dem zweiten Umfangsgrabenabschnitt 92B in Verbindung stehenden Gate-Gräben 90 angeordnet sind. Somit sind die Feldplattenelektroden 94 über das zweite leitfähige Glied 110B und den zweiten Feldplattenkontakt 106B elektrisch mit der Sourceelektrode 42 (der Sourceelektrodenschicht 40) verbunden (siehe 6).
  • Wie oben beschrieben, ist jede der Feldplattenelektroden 94 mit einem Ende an den Source-Finger 44 (die Source-Elektrodenschicht 40) und mit dem anderen Ende an die Source-Elektrode 42 (die Source-Elektrodenschicht 40) angeschlossen. Somit sind die beiden Enden der Feldplattenelektrode 94 mit der Source-Elektrodenschicht 40 verbunden. Bei diesem Aufbau ist der Widerstand der Feldplattenelektrode 94 geringer als bei einem Aufbau, bei dem z. B. nur eines der beiden Enden der Feldplattenelektrode 94 mit der Source-Elektrodenschicht 40 verbunden ist (z. B. ein Aufbau, bei dem die Source-Elektrodenschicht 40 nicht den Source-Finger 44 umfasst). Darüber hinaus wird während des Betriebes eines Transistors ein Anstieg des elektrischen Potenzials der Feldplattenelektrode 94 begrenzt, so dass der Betrieb des Transistors stabilisiert wird.
  • Wie in 6 gezeigt, überdeckt die Passivierungsschicht 70 die Source-Elektrodenschicht 40 und die Gate-Elektrodenschicht 60. Wie oben beschrieben, ist zwischen der Source-Elektrodenschicht 40 und der Gate-Elektrodenschicht 60 der ringförmige (in dem in 3 gezeigten Beispiel ringförmig geschlossene) Trennbereich 48 ausgebildet. Die Passivierungsschicht 70 ist teilweise im Trennbereich 48 angeordnet und somit auf der Isolierschicht 36 ausgebildet. Die Passivierungsschicht 70 bedeckt somit eine erste Oberfläche (Oberseite in 7) und eine zweite Oberfläche (Seitenfläche in 7) der Source-Elektrodenschicht 40. Die Passivierungsschicht 70 bedeckt eine erste Oberfläche (obere Fläche in 7) und eine zweite Oberfläche (Seitenfläche in 7) der Gate-Elektrodenschicht 60.
  • Die erste Oberfläche der Source-Elektrodenschicht 40 definiert eine Oberfläche der Source-Elektrodenschicht 40, die von der Source-Pad-Öffnung 72 der Passivierungsschicht 70, dem Source-Elektroden-Freilegungsschlitz 74 und dem Source-Finger-Freilegungsschlitz 79 freigelegt wird (vgl. 3). Die zweite Oberfläche der Source-Elektrodenschicht 40 definiert eine Fläche der Source-Elektrodenschicht 40, die mit der ersten Oberfläche der Source-Elektrodenschicht 40 zusammenhängt bzw. durchgängig mit dieser ist und den Trennbereich 48 bildet. Zum besseren Verständnis wird die erste Oberfläche der Source-Elektrodenschicht 40 als Oberseite der Source-Elektrodenschicht 40 bezeichnet. Die zweite Oberfläche der Source-Elektrodenschicht 40 wird als die Seitenfläche der Source-Elektrodenschicht 40 bezeichnet.
  • In gleicher Weise definiert die erste Oberfläche der Gate-Elektrodenschicht 60 eine Oberfläche der Gate-Elektrodenschicht 60, die von der Gate-Pad-Öffnung 76 (siehe 3) der Passivierungsschicht 70, dem ersten Gate-Finger-Freilegungsschlitz 78A und dem zweiten Gate-Finger-Freilegungsschlitz 78B (siehe 3) freigelegt wird. Die zweite Oberfläche der Gate-Elektrodenschicht 60 definiert eine Oberfläche der Gate-Elektrodenschicht 60, die mit der ersten Oberfläche der Gate-Elektrodenschicht 60 durchgängig ist und den Trennbereich 48 bildet. Zum besseren Verständnis wird die erste Oberfläche der Gate-Elektrodenschicht 60 als Oberseite der Gate-Elektrodenschicht 60 bezeichnet. Die zweite Oberfläche der Gate-Elektrodenschicht 60 wird als die Seitenfläche der Gate-Elektrodenschicht 60 bezeichnet.
  • Wie in 7 gezeigt, sind die Source-Elektrodenschicht 40 und die Gate-Elektrodenschicht 60 so ausgebildet, dass sie eine Dicke T1 haben. Das heißt, die Source-Elektrodenschicht 40 und die Gate-Elektrodenschicht 60 können die gleiche Dicke haben. Alternativ können die Source-Elektrodenschicht 40 und die Gate-Elektrodenschicht 60 unterschiedliche Dicken aufweisen. Die Passivierungsschicht 70 hat eine Dicke T2, die geringer ist als die Dicke T1 der Source-Elektrodenschicht 40 und die Dicke T1 der Gate-Elektrodenschicht 60. Die Dicke T2 kann zum Beispiel kleiner oder gleich der Hälfte der Dicke T1 sein. In einem Beispiel beträgt die Dicke T1 der Source-Elektrodenschicht 40 und der Gate-Elektrodenschicht 60 etwa 4,2 µm. Die Dicke T2 der Passivierungsschicht 70 beträgt etwa 1,6 µm.
  • Die Passivierungsschicht 70 umfasst ein erstes Abdeckteil 71A und ein zweites Abdeckteil 71B. Das erste Abdeckteil 71A bedeckt die Oberseite der Source-Elektrodenschicht 40 und die Oberseite der Gate-Elektrodenschicht 60. Das zweite Abdeckteil 71B befindet sich im Trennbereich 48 und deckt die Seitenfläche der Source-Elektrodenschicht 40 und die Seitenfläche der Gate-Elektrodenschicht 60 ab. Die Passivierungsschicht 70 umfasst ein drittes Abdeckteil 71C, das sich auf der Isolierschicht 36 im Trennbereich 48 befindet.
  • Der Trennbereich 48 bildet Stufen zwischen dem Source-Pad-Randabschnitt 42B (d. h. der Source-Elektrode 42) und dem ersten Gate-Finger-Abschnitt 64A und zwischen dem Source-Finger 44 und dem ersten Gate-Finger-Abschnitt 64A. Auch zwischen dem Source-Pad-Randabschnitt 42B und dem zweiten Gate-Finger-Abschnitt 64B sowie zwischen dem Source-Pad-Randabschnitt 42B und der Gate-Elektrode 62 werden Stufen gebildet, die jedoch nicht dargestellt sind. Auch zwischen dem Source-Finger 44 und dem zweiten Gate-Finger-Abschnitt 64B sowie zwischen dem Source-Finger 44 und der Gate-Elektrode 62 werden Stufen gebildet, die jedoch nicht dargestellt sind.
  • So ist die Passivierungsschicht 70 im Trennbereich 48 stufenförmig ausgebildet. Genauer gesagt umfasst die Passivierungsschicht 70 Stufen, die durch das erste Abdeckteil 71A, das die obere Fläche der Source-Elektrodenschicht 40 und die obere Fläche der Gate-Elektrodenschicht 60 bedeckt, und das zweite Abdeckteil 71B, das sich im Trennbereich 48 befindet und die Seitenfläche der Source-Elektrodenschicht 40 und die Seitenfläche der Gate-Elektrodenschicht 60 bedeckt, gebildet werden. Das dritte Abdeckteil 71C verbindet das zweite Abdeckteil 71B, das die Seitenfläche der Source-Elektrodenschicht 40 abdeckt, und das zweite Abdeckteil 71B, das die Seitenfläche der Gate-Elektrodenschicht 60 abdeckt. Das erste Abdeckteil 71A kann die gleiche Dicke (d. h. die Dicke T2) haben wie das dritte Abdeckteil 71C. Im Trennbereich 48 kann das dritte Abdeckteil 71C eine größere Dicke haben als das erste Abdeckteil 71A.
  • Zwischen dem zweiten Abdeckteil 71B, das die Seitenfläche der Source-Elektrodenschicht 40 bedeckt, und dem zweiten Abdeckteil 71B, das die Seitenfläche der Gate-Elektrodenschicht 60 bedeckt, kann ein Spalt 80 vorhanden sein. In 7 ist die Größe (Breite) des Spalts 80 übertrieben dargestellt. Der Spalt 80 kann so groß sein, dass der Spalt 80 im Trennbereich 48 kaum vorhanden ist. Alternativ kann der Spalt 80 im Wesentlichen in den Trennbereich 48 eingebettet sein.
  • Die Source-Pad-Öffnung 72, der Source-Elektroden-Freilegungsschlitz 74 und der Source-Finger-Freilegungsschlitz 79 der Passivierungsschicht 70 sind im ersten Abdeckteil 71A ausgebildet. Die Gate-Pad-Öffnung 76 (vgl. 3), der erste Gate-Finger-Freilegungsschlitz 78A und der zweite Gate-Finger-Freilegungsschlitz 78B (vgl. 3) der Passivierungsschicht 70 sind ebenfalls im ersten Abdeckteil 71A ausgebildet.
  • Der Source-Elektroden-Freilegungsschlitz 74 hat eine Schlitzbreite W1. Die ersten und zweiten Gate-Finger-Freilegungsschlitze 78A und 78B haben eine Schlitzbreite W2. Der Source-Finger-Freilegungsschlitz 79 hat eine Schlitzbreite W3. Die Schlitzbreiten W1, W2 und W3 können denselben Wert haben.
  • Alternativ können die Schlitzbreiten W1, W2 und W3 auch unterschiedliche Werte haben. In einem Beispiel kann die Schlitzbreite W2 des ersten und zweiten Gate-Finger-Freilegungsschlitzes 78A und 78B einen kleineren Wert (oder einen größeren Wert) haben als die Schlitzbreite W1 des Source-Elektroden-Freilegungsschlitzes 74. Alternativ kann die Schlitzbreite W3 des Source-Finger-Freilegungsschlitzes 79 einen kleineren Wert (oder einen größeren Wert) haben als die Schlitzbreite W1 des Source-Elektroden-Freilegungsschlitzes 74.
  • Wie oben unter Bezugnahme auf die in den 3 bis 6 gezeigten Beispiele beschrieben, erstrecken sich die Gate-Gräben 90 von der Source-Elektrode 42 zum Source-Finger 44 in einer von der ersten Richtung (Y-Richtung) und der zweiten Richtung (X-Richtung) und überlappen sich mit einem der ersten Gate-Finger-Abschnitte 64A und dem zweiten Gate-Finger-Abschnitt 64B. Jede eingebettete Gate-Elektrode 96 erstreckt sich im Gategraben 90 von der Source-Elektrode 42 bis zum ersten Gate-Finger-Abschnitt 64A (siehe z.B. 6) oder dem zweiten Gate-Finger-Abschnitt 64B. Jede Feldplattenelektrode 94 erstreckt sich im Gategraben 90 von einer Position (dem ersten leitfähigen Glied 110A), die den Source-Finger 44 in Draufsicht überlappt, bis zu einer Position (dem zweiten leitfähigen Glied 110B), die die Source-Elektrode 42 in Draufsicht überlappt.
  • In dieser Struktur werden zusätzlich zu dem Bereich unmittelbar unterhalb der Source-Elektrode 42 ein Bereich unmittelbar unterhalb des Gate-Fingers 64 (die ersten und zweiten Gate-Finger-Abschnitte 64Aund 64B) und ein Bereich unmittelbar unterhalb des Source-Fingers 44 ebenfalls als substanzieller aktiver Bereich (Halbleiterelementbereich) betrachtet, der zum Betrieb eines Transistors beiträgt (das Halbleiterelement 20). Der Source-Elektroden-Freilegungsschlitz 74, der erste Gate-Finger-Freilegungsschlitz 78A, der zweite Gate-Finger-Freilegungsschlitz 78B (siehe 3) und der Source-Finger-Freilegungsschlitz 79 sind so angeordnet, dass sie den aktiven Bereich (Halbleiterelementbereich) in Draufsicht überlappen.
  • Die Funktionsweise des Halbleiterbauteils 10 wird nun beschrieben.
  • Das Halbleiterelement 20 umfasst die Passivierungsschicht 70, die die Source-Elektrodenschicht 40 und die Gate-Elektrodenschicht 60 bedeckt. Die Source-Elektrodenschicht 40 umfasst die Source-Elektrode 42 und den Source-Finger 44. Die Gate-Elektrodenschicht 60 umfasst die Gate-Elektrode 62 und den Gate-Finger 64. Der Gate-Finger 64 umgibt zumindest teilweise die Source-Elektrode 42. Der Source-Finger 44 umschließt zumindest teilweise die Gate-Elektrodenschicht 60.
  • Die Passivierungsschicht 70 umfasst die Source-Pad-Öffnung 72, die das Source-Pad 42A der Source-Elektrode 42 freilegt. Das erste leitfähige Glied 22 ist mit dem Source-Pad 42A verbunden. Bei diesem Aufbau wird die Passivierungsschicht 70 durch die Kraft belastet, die von dem ersten leitfähigen Glied 22, das mit einer Kante (engl. „edge“) der Source-Pad-Öffnung 72 in Kontakt ist, auf die Passivierungsschicht 70 ausgeübt wird.
  • Die Passivierungsschicht 70 umfasst den Source-Elektroden-Freilegungsschlitz 74, der den Source-Pad Randabschnitt 42B teilweise freilegt. Somit reduziert der Source-Elektroden-Freilegungsschlitz 74 die auf die Passivierungsschicht 70 von dem ersten leitfähigen Glied 22, das mit dem Source-Pad 42A verbunden ist, ausgeübte Spannung; insbesondere die auf einen Teil der Passivierungsschicht 70, der sich auf dem Source-Pad Randabschnitt 42B befindet, ausgeübte Spannung. Dadurch wird die Bildung eines Passivierungsbruchs begrenzt.
  • Der Source-Elektroden-Freilegungsschlitz 74 ist ringförmig (geschlossen-ringförmig). Dadurch wird die auf die Passivierungsschicht 70 ausgeübte Spannung entlang des gesamten Außenumfangs des gesamten Source-Pad-Randabschnitts 42B wirksam reduziert.
  • Die Passivierungsschicht 70 umfasst außerdem den ersten und zweiten Gate-Finger-Freilegungsschlitz 78A und 78B, die den Gate-Finger 64 (den ersten und zweiten Gate-Finger-Abschnitt 64A und 64B) teilweise freilegen. Die ersten und zweiten Gate-Finger-Freilegungsschlitze 78A und 78B verringern die Spannung, die vom ersten leitfähigen Glied 22, das mit dem Source-Pad 42A verbunden ist, auf die Passivierungsschicht 70 ausgeübt wird; insbesondere die Spannung, die auf einen Teil der Passivierungsschicht 70 ausgeübt wird, der sich auf dem Gate-Finger 64 befindet. Dadurch wird die Bildung eines Passivierungsbruchs begrenzt.
  • Die ersten und zweiten Gate-Finger-Freilegungsschlitze 78A und 78B sind entlang der gesamten Länge der ersten und zweiten Gate-Finger-Abschnitte 64Aund 64B ausgebildet. Dadurch wird die auf die Passivierungsschicht 70 ausgeübte Spannung entlang des gesamten Außenumfangs der ersten und zweiten Gate-Finger-Abschnitte 64Aund 64B wirksam reduziert.
  • Die Passivierungsschicht 70 umfasst ferner den Source-Finger-Freilegungsschlitz 79, der den Source-Finger 44 teilweise freilegt. Somit reduziert der Source-Finger-Freilegungsschlitz 79 die auf die Passivierungsschicht 70 von dem ersten leitfähigen Glied 22, das mit dem Source-Pad 42A verbunden ist, ausgeübte Spannung, insbesondere die auf einen Teil der Passivierungsschicht 70, der sich auf dem Source-Finger 44 befindet, ausgeübte Spannung. Dadurch wird die Bildung eines Passivierungsbruchs begrenzt.
  • Der Source-Finger-Freilegungsschlitz 79 ist ringförmig (geschlossen-ringförmig). Mit anderen Worten, der Source-Finger-Freilegungsschlitz 79 ist entlang der gesamten Länge des Source-Fingers 44 ausgebildet. Dadurch wird die auf die Passivierungsschicht 70 ausgeübte Spannung entlang des gesamten Außenumfangs des Source-Fingers 44 wirksam reduziert.
  • Die Source-Elektrodenschicht 40 und die Gate-Elektrodenschicht 60 sind durch den Trennbereich 48 voneinander getrennt. Die Passivierungsschicht 70 ist im Trennbereich 48 stufenförmig ausgebildet. Es ist wahrscheinlich, dass sich Spannungen an einer Stelle mit einer solchen Stufe konzentrieren. In dieser Hinsicht umfasst die Passivierungsschicht 70 den Source-Elektroden-Freilegungsschlitz 74, den ersten und zweiten Gate-Finger-Freilegungsschlitz 78A und 78B und den Source-Finger-Freilegungsschlitz 79 in der Nähe des Trennbereichs 48, an dem die Stufen ausgebildet sind. Dadurch wird die auf die Passivierungsschicht 70 ausgeübte Spannung verringert, wodurch die Bildung eines Passivierungsbruchs begrenzt wird.
  • Der Source-Elektroden-Freilegungsschlitz 74, der erste und zweite Gate-Finger-Freilegungsschlitz 78A und 78B sowie der Source-Finger-Freilegungsschlitz 79 sind so angeordnet, dass sie einen Halbleiterelementbereich überlappen, der zum Betrieb des Halbleiterelements 20 in Draufsicht beiträgt. Dadurch wird die Bildung eines Bruchs in einem Teil der Passivierungsschicht 70, der den Halbleiterelementbereich in Draufsicht überlappt, begrenzt. Dies erhöht die Zuverlässigkeit des Halbleiterelements 20.
  • Das Halbleiterbauteil 10 hat die nachfolgend beschriebenen Vorteile.
    • (1-1) Die Passivierungsschicht 70 umfasst den Source-Elektroden-Freilegungsschlitz 74, der den Source-Pad Randabschnitt 42B (Randabschnitt der Source-Elektrode 42) teilweise freilegt. Der Source-Elektroden-Freilegungsschlitz 74 reduziert die Spannung, die vom ersten leitfähigen Glied 22, das mit dem Source-Pad 42A verbunden ist, auf die Passivierungsschicht 70 ausgeübt wird; insbesondere Spannung, die auf einen Teil der Passivierungsschicht 70 ausgeübt wird, der sich auf dem Source-Pad-Randabschnitt 42B befindet. Dadurch wird (das Risiko der bzw.) die Bildung eines Passivierungsbruchs begrenzt.
    • (1-2) Die Passivierungsschicht 70 umfasst ferner den ersten und zweiten Gate-Finger-Freilegungsschlitz 78A und 78B, die den Gate-Finger 64 (den ersten und zweiten Gate-Finger-Abschnitt 64A und 64B) teilweise freilegen. Der Gate-Finger 64 ist so angeordnet, dass er die Source-Elektrode 42 umgibt. Somit reduzieren der erste und der zweite Gate-Finger-Freilegungsschlitz 78A und 78B die auf die Passivierungsschicht 70 vom ersten leitfähigen Glied 22 ausgeübte Spannung weiter; insbesondere Spannung, die auf einen Teil der Passivierungsschicht 70 ausgeübt wird, der sich auf dem Gate-Finger 64 befindet. Infolgedessen begrenzt die Bildung des Source-Elektroden-Freilegungsschlitzes 74 und des ersten und zweiten Gate-Finger-Freilegungsschlitzes 78A und 78B die Bildung eines Passivierungsbruchs weiter.
    • (1-3) Die Passivierungsschicht 70 umfasst ferner den Source-Finger-Freilegungsschlitz 79, der den Source-Finger 44 teilweise belichtet. Der Source-Finger 44 ist so angeordnet, dass er den Gate-Finger 64 (die Gate-Elektrodenschicht 60) umgibt. Somit reduziert der Source-Finger-Freilegungsschlitz 79 die vom ersten leitfähigen Glied 22 auf die Passivierungsschicht 70 ausgeübte Spannung weiter; insbesondere Spannung, die auf einen Teil der Passivierungsschicht 70 ausgeübt wird, der sich auf dem Source-Finger 44 befindet. Infolgedessen schränkt die Bildung des Source-Elektroden-Freilegungsschlitzes 74, des ersten und zweiten Gate-Finger-Freilegungsschlitzes 78A und 78B und des Source-Finger-Freilegungsschlitzes 79 die Bildung eines Passivierungsbruchs weiter ein.
    • (1-4) Die Dicke T2 der Passivierungsschicht 70 ist geringer als die Dicke T1 der Source-Elektrodenschicht 40 und die Dicke T1 der Gate-Elektrodenschicht 60. Mit anderen Worten, die Passivierungsschicht 70 hat eine geringere Dicke als die Source-Elektrodenschicht 40 und die Gate-Elektrodenschicht 60. Dadurch wird ein Anstieg der in der Passivierungsschicht 70 erzeugten Spannung begrenzt, wodurch die Bildung eines Passivierungsbruchs eingeschränkt wird.
    • (1-5) Die Passivierungsschicht 70 ist zumindest teilweise im Trennbereich 48 zwischen der Source-Elektrodenschicht 40 und der Gate-Elektrodenschicht 60 angeordnet und ist im Trennbereich 48 stufenförmig ausgebildet. Somit ist die Passivierungsschicht 70, die die Source-Elektrodenschicht 40 und die Gate-Elektrodenschicht 60 überdeckt, nicht flach. Wenn die Passivierungsschicht 70 eine Stufe aufweist, ist es wahrscheinlich, dass sich die Belastung auf die Passivierungsschicht 70 an der Stelle der Stufe konzentriert, verglichen mit einer flachen Passivierungsschicht 70. In dieser Hinsicht umfasst die Passivierungsschicht 70 den Source-Elektroden-Freilegungsschlitz 74, den ersten und zweiten Gate-Finger-Freilegungsschlitz 78A und 78B sowie den Source-Finger-Freilegungsschlitz 79 in der Nähe des Trennbereichs 48, in dem die Stufen gebildet werden. Dadurch wird die auf die Passivierungsschicht 70 ausgeübte Spannung verringert, wodurch die Bildung eines Passivierungsbruchs begrenzt wird.
    • (1-6) Die Passivierungsschicht 70 umfasst das erste Abdeckteil 71A, das die obere Fläche der Source-Elektrodenschicht 40 und die obere Fläche der Gate-Elektrodenschicht 60 bedeckt. Die Passivierungsschicht 70 umfasst ferner das zweite Abdeckteil 71B, das die Seitenfläche der Source-Elektrodenschicht 40 und die Seitenfläche der Gate-Elektrodenschicht 60 im Trennbereich 48 abdeckt. Das erste Abdeckteil 71A und das zweite Abdeckteil 71B bilden die Stufen der Passivierungsschicht 70. Der Source-Elektroden-Freilegungsschlitz 74, der erste und zweite Gate-Finger-Freilegungsschlitz 78A und 78B sowie der Source-Finger-Freilegungsschlitz 79 sind im ersten Abdeckteil 71A einschließlich der Source-Pad-Öffnung 72 (d. h. der Oberseite der Passivierungsschicht 70) ausgebildet. Dadurch wird die Belastung des ersten Abdeckteils 71A der Passivierungsschicht 70 durch das erste leitfähige Glied 22, das mit dem Source-Pad 42A verbunden ist, verringert, wodurch die Bildung von Brüchen im ersten Abdeckteil 71A begrenzt wird.
    • (1-7) Die äußere Form des Source-Pad-Randabschnitts 42B (die Source-Elektrode 42) hat in Draufsicht Ecken (in 3 im Wesentlichen L-förmig in Draufsicht). Im Vergleich zu anderen Abschnitten konzentrieren sich die Spannungen eher auf Abschnitte der Passivierungsschicht 70, die den Ecken des Source-Pad Randabschnitts 42B entsprechen. Der Source-Elektroden-Freilegungsschlitz 74 reduziert die auf die Passivierungsschicht 70 an den Ecken des Source-Pad-Randabschnitts 42B ausgeübte Spannung, wodurch die Bildung eines Passivierungsbruchs begrenzt wird.
    • (1-8) Der Source-Elektroden-Freilegungsschlitz 74 ist ringförmig. Der Source-Elektroden-Freilegungsschlitz 74 reduziert die auf die Passivierungsschicht 70 am Umfang des Source-Pad-Randabschnitts 42B ausgeübte Spannung und begrenzt dadurch die Bildung eines Passivierungsbruchs.
    • (1-9) Der Source-Elektroden-Freilegungsschlitz 74 ist geschlossen-ringförmig. Der Source-Elektroden-Freilegungsschlitz 74 verringert die auf die Passivierungsschicht 70 ausgeübte Spannung auf dem gesamten Umfang des Source-Pad-Randabschnitts 42B, wodurch die Bildung eines Passivierungsbruchs begrenzt wird.
    • (1-10) Der Gate-Finger 64 (der erste und der zweite Gate-Finger-Abschnitt 64A und 64B) weist Ecken auf. Im Vergleich zu anderen Abschnitten konzentrieren sich die Spannungen eher auf Abschnitte der Passivierungsschicht 70, die den Ecken des Gate-Fingers 64 entsprechen. Die ersten und zweiten Gate-Finger-Freilegungsschlitze 78A und 78B verringern die auf die Passivierungsschicht 70 an den Ecken des Gate-Fingers 64 ausgeübte Spannung, wodurch die Bildung eines Passivierungsbruchs begrenzt wird.
    • (1-11) Die Gate-Elektrodenschicht 60 umfasst die Gate-Elektrode 62. Die Gate-Finger 64 (die ersten und zweiten Gate-Finger-Abschnitte 64A und 64B) erstrecken sich von der Gate-Elektrode 62 so, dass sie die Source-Elektrode 42 ringförmig umgeben. Die ersten und zweiten Gate-Finger-Freilegungsschlitze 78A und 78B erstrecken sich auf dem Gate-Finger 64 entlang der gesamten Länge des Gate-Fingers 64 (die ersten und zweiten Gate-Finger-Abschnitte 64A und 64B). Somit reduzieren die ersten und zweiten Gate-Finger-Freilegungsschlitze 78A und 78B die Spannung, die auf die Passivierungsschicht 70 entlang der gesamten Länge des Gate-Fingers 64 ausgeübt wird, der die Source-Elektrode 42 ringförmig umgibt, wodurch die Bildung eines Passivierungsbruchs begrenzt wird.
    • (1-12) Der Source-Finger 44 weist Ecken auf. Im Vergleich zu anderen Teilen konzentriert sich die Spannung eher auf die Teile der Passivierungsschicht 70, die den Ecken des Source-Fingers 44 entsprechen. Der Source-Finger-Freilegungsschlitz 79 reduziert die auf die Passivierungsschicht 70 an den Ecken des Source-Fingers 44 ausgeübte Spannung und begrenzt dadurch die Bildung eines Passivierungsbruchs.
    • (1-13) Der Source-Finger-Freilegungsschlitz 79 ist ringförmig. Der Source-Finger-Freilegungsschlitz 79 verringert die Spannung, die auf die Passivierungsschicht 70 am Source-Finger 44 einwirkt, und begrenzt dadurch die Bildung eines Passivierungsbruchs.
    • (1-14) Der Source-Finger-Freilegungsschlitz 79 ist geschlossen-ringförmig. Der Source-Finger-Freilegungsschlitz 79 reduziert die auf die Passivierungsschicht 70 am gesamten Umfang des Source-Fingers 44 einwirkende Spannung, wodurch die Bildung eines Passivierungsbruchs begrenzt wird.
    • (1-15) Die Schlitzbreite W1 des Source-Elektroden-Freilegungsschlitzes 74 ist gleich der Schlitzbreite W2 der ersten und zweiten Gate-Finger-Freilegungsschlitze 78A und 78B. Genauer gesagt hat der Source-Elektroden-Freilegungsschlitz 74, der den Source-Pad-Randabschnitt 42B freilegt, die gleiche Breite wie der erste und zweite Gate-Finger-Freilegungsschlitz 78A und 78B, die den Gate-Finger 64 freilegen. Die Schlitzbreite W1 ist auch gleich der Schlitzbreite W3 des Source-Finger-Freilegungsschlitzes 79. Genauer gesagt hat der Source-Elektroden-Freilegungsschlitz 74 die gleiche Breite wie der Source-Finger-Freilegungsschlitz 79, der den Source-Finger 44 freilegt. Wie oben beschrieben, wird die Funktionalität der Passivierungsschicht 70 in geeigneter Weise aufrechterhalten, wenn die auf dem Source-Pad Randabschnitt 42B (der Source-Elektrode 42) gebildeten Schlitze eine Mindestbreite aufweisen.
    • (1-16) Das Halbleiterelement 20 umfasst einen Transistor mit einer Split-Gate-Struktur, die im Halbleiterelementbereich (aktiver Bereich) ausgebildet ist. Der Source-Elektroden-Freilegungsschlitz 74, die ersten und zweiten Gate-Finger-Freilegungsschlitze 78A und 78B und der Source-Finger-Freilegungsschlitz 79 sind so angeordnet, dass sie einen Halbleiterelementbereich überlappen, der zum Betrieb des Transistors (des Halbleiterelements 20) in Draufsicht beiträgt. Dadurch wird die Bildung eines Bruchs in einem Teil der Passivierungsschicht 70, der den Halbleiterelementbereich in Draufsicht überlappt, in geeigneter Weise begrenzt, wodurch die Zuverlässigkeit des Halbleiterelements 20 erhöht wird.
    • (1-17) Das erste leitfähige Glied 22 erstreckt sich über den Gate-Finger 64 (den ersten Gate-Finger-Abschnitt 64A in dem in 3 dargestellten Beispiel) und den Source-Finger 44, um das Source-Pad 42A (die Source-Elektrode 42) und das erste leitfähige Terminal 14 elektrisch zu verbinden. Bei dieser Struktur ist es im Vergleich zu anderen Abschnitten wahrscheinlicher, dass der Abschnitt des Gate-Fingers 64 (der erste Teil 64A1 in dem in 3 gezeigten Beispiel) und der Abschnitt des Source-Fingers 44 (der erste Teil 44A in dem in 3 gezeigten Beispiel), der das erste leitfähige Glied 22 in Draufsicht überlappt, einer Belastung ausgesetzt sind. Der erste Gate-Finger-Freilegungsschlitz 78A und der Source-Finger-Freilegungsschlitz 79 legen die entsprechenden Abschnitte des Gate-Fingers 64 und des Source-Fingers 44 teilweise frei. Dadurch wird die auf die Passivierungsschicht 70 ausgeübte Spannung verringert, wodurch die Bildung eines Passivierungsbruchs begrenzt wird.
    • (1-18) Das erste leitfähige Glied 22 ist ein brückenförmiges Element, das als Klammer bzw. Clip bezeichnet wird. Die Verwendung der Passivierungsschicht 70 gemäß der vorliegenden Offenbarung verringert die Belastung, die auf das Halbleiterbauteil 10 durch eine Klammer (z. B. erstes leitfähiges Glied 22) an der Passivierungsschicht 70 ausgeübt wird.
  • Modifizierte Beispiele
  • Die oben beschriebene Ausgestaltung kann wie folgt modifiziert werden. Die vorstehend beschriebene Ausgestaltung und die nachstehend beschriebenen modifizierten Beispiele können miteinander kombiniert werden, sofern die kombinierten Änderungen technisch miteinander vereinbar sind.
  • 8 ist eine schematische Draufsicht auf ein beispielhaftes Halbleiterelement 20 gemäß einem modifizierten Beispiel. Wie in 8 gezeigt, kann der Source-Finger 44 (siehe 3 und 4) in der Source-Elektrodenschicht 40 weggelassen werden. In diesem Fall entfällt auch der Verbinder 46 in der Source-Elektrodenschicht 40. Mit anderen Worten: In 8 kann die Source-Elektrodenschicht 40 nur die Source-Elektrode 42 (das Source-Pad 42A und den Source-Pad-Randabschnitt 42B) aufweisen. In diesem Fall kann die Gate-Elektrodenschicht 60 einen Gate-Finger 64 umfassen, der ringförmig mit der Gate-Elektrode 62 (dem Gate-Pad 62A) verbunden ist. Bei dieser Struktur kann die Passivierungsschicht 70 einen Gate-Finger-Freilegungsschlitz 78 aufweisen, der den Gate-Finger 64 teilweise über die gesamte Länge des Gate-Fingers 64 freilegt.
  • 9 ist eine schematische vergrößerte Draufsicht auf einen Teil des Halbleiterelements 20, das von den in 8 gezeigten doppelt gestrichelten Linien F9 umgeben ist. 10 ist eine schematische Schnittansicht entlang der in 9 gezeigten Linie F10-F10. Wie in 9 gezeigt, schließt der erste Umfangsgrabenabschnitt 92A in dem Halbleiterelement 20, das den in 8 gezeigten Source-Finger 44 nicht umfasst, den ersten Feldplattenkontakt 106A nicht ein (vgl. 4). Der zweite Umfangsgrabenabschnitt 92B umfasst den zweiten Feldplattenkontakt 106B. In dieser Struktur, wie in 10 gezeigt, kann die Feldplattenelektrode 94 mit der Source-Elektrodenschicht 40 nur durch das zweite leitfähige Glied 110B verbunden sein. Die Passivierungsschicht 70 kann die Source-Pad-Öffnung 72, den Source-Elektroden-Freilegungsschlitz 74 und den Gate-Finger-Freilegungsschlitz 78 umfassen. Die Struktur dieses modifizierten Beispiels bietet dieselben Vorteile wie die unter Bezugnahme auf die 3 bis 7 beschriebene Ausgestaltung.
  • Das Halbleiterbauteil 10 ist nicht auf ein Gehäuse mit einer Struktur unter Verwendung eine Leitungsrahmens beschränkt und kann auch eine andere Gehäusestruktur haben.
  • Das Halbleiterelement 20 ist nicht auf den oben beschriebenen Transistor beschränkt. Die Source-Elektrode (die Source-Elektrodenschicht 40) ist ein Beispiel für eine erste Steuerelektrode (engl. „drive electrode“). Die Drain-Elektrode (die Drain-Elektrodenschicht 50) ist ein Beispiel für eine zweite Steuerelektrode. Die Gate-Elektrode (die Gate-Elektrodenschicht 60) ist ein Beispiel für eine Steuerelektrode. Das Halbleiterelement 20 kann einen beliebigen Transistor umfassen, der die erste Steuerelektrode, die zweite Steuerelektrode und die Steuerelektrode umfasst.
  • Das Halbleiterelement 20 ist nicht auf ein Schaltelement wie einen Transistor beschränkt. Die Struktur der vorliegenden Offenbarung ist auf jedes Halbleiterelement anwendbar, das eine erste Verdrahtungsleitung, eine zweite Verdrahtungsleitung, die von der ersten Verdrahtungsleitung getrennt ist und die erste Verdrahtungsleitung zumindest teilweise umgibt, und eine Passivierungsschicht umfasst, die die erste Verdrahtungsleitung und die zweite Verdrahtungsleitung bedeckt. In diesem Fall kann in Übereinstimmung mit der Struktur der vorliegenden Offenbarung ein erster Schlitz, der die erste Verdrahtungsleitung teilweise freilegt, und ein zweiter Schlitz, der die zweite Verdrahtungsleitung teilweise freilegt, gebildet werden, so dass die Bildung eines Passivierungsbruchs begrenzt ist.
  • Das in der Struktur der vorliegenden Offenbarung verwendete leitfähige Glied ist nicht auf eine Klammer (brückenförmiges leitfähiges Element) beschränkt. In einem Beispiel kann anstelle des ersten leitfähigen Glieds 22 ein Draht verwendet werden, um das Halbleiterelement 20 mit dem ersten leitfähigen Terminal 14 zu verbinden. Anstelle des zweiten leitfähigen Glieds 24 kann auch ein Draht verwendet werden, um das Halbleiterelement 20 mit dem zweiten leitfähigen Terminal 16 zu verbinden. Wie oben beschrieben, kann das leitfähige Glied ein Draht sein. Wenn die Passivierungsschicht 70 eine Stufe umfasst, kann ein Passivierungsbruch durch Spannung gebildet werden. Die Passivierungsschicht 70 gemäß der vorliegenden Offenbarung kann auch in einem Fall angewendet werden, in dem das leitfähige Glied ein Draht ist.
  • Bei der in den 3 bis 7 gezeigten Ausgestaltung kann der Source-Finger-Freilegungsschlitz 79, der den Source-Finger 44 teilweise freilegt, in der Passivierungsschicht 70 weggelassen werden. Das heißt, die Passivierungsschicht 70 kann den Source-Finger 44 vollständig abdecken. Auch bei diesem Aufbau begrenzen der Source-Elektroden-Freilegungsschlitz 74, der erste Gate-Finger-Freilegungsschlitz 78A und der zweite Gate-Finger-Freilegungsschlitz 78B Brüche in der Passivierungsschicht 70.
  • Bei der in den 3 bis 7 dargestellten Ausgestaltung können der erste und der zweite Gate-Finger-Freilegungsschlitz 78A und 78B, die den Gate-Finger 64 teilweise freilegen, in der Passivierungsschicht 70 weggelassen werden. Das heißt, die Passivierungsschicht 70 kann den Gate-Finger 64 vollständig bedecken. Auch bei diesem Aufbau begrenzen der Source-Elektroden-Freilegungsschlitz 74 und der Source-Finger-Freilegungsschlitz 79 Brüche in der Passivierungsschicht 70.
  • Bei der in den 3 bis 7 gezeigten Ausgestaltung kann einer der ersten und zweiten Gate-Finger-Freilegungsschlitze 78A und 78B weggelassen werden.
  • Der Source-Elektroden-Freilegungsschlitz 74 ist nicht auf eine geschlossene Ringform beschränkt und kann eine offene ringförmige Form haben. In einem Beispiel kann der Source-Elektroden-Freilegungsschlitz 74 in einem an den Verbinder 46 der Source-Elektrodenschicht 40 angrenzenden Abschnitt oder in anderen Abschnitten unterbrochen sein.
  • Der Source-Elektroden-Freilegungsschlitz 74 ist nicht auf eine ringförmige Form beschränkt. In einem Beispiel kann der Source-Elektroden-Freilegungsschlitz 74 sechs Schlitze umfassen, die lokal in Abschnitten der Passivierungsschicht 70 ausgebildet sind, die zu den Ecken (sechs Ecken in dem in 3 gezeigten Beispiel) des Source-Pad-Randabschnitts 42B gehören. Mit anderen Worten, der Source-Elektroden-Freilegungsschlitz 74 kann zumindest die Ecken des Randabschnitts der Source-Elektrode 42 freilegen. In diesem Fall kann jeder Schlitzteil z. B. L-förmig sein. Im Vergleich zu anderen Abschnitten ist es wahrscheinlicher, dass sich die Spannung auf einen Abschnitt der Passivierungsschicht 70 konzentriert, der einer Ecke des Randabschnitts der Sourcelektrode 42 entspricht. Daher kann selbst bei der Struktur dieses modifizierten Beispiels die Bildung eines Passivierungsbruchs begrenzt sein.
  • Der erste Gate-Finger-Freilegungsschlitz 78A kann nur in einem Abschnitt der Passivierungsschicht 70 ausgebildet sein, der einer Ecke des ersten Gate-Finger-Abschnitts 64A entspricht. In einem Beispiel in 3 kann der erste Gate-Finger-Freilegungsschlitz 78A lokal nur den Abschnitt freilegen, der den ersten Teil 64A1 und den zweiten Teil 64A2 des ersten Gate-Finger-Abschnitts 64A verbindet. Im Vergleich zu anderen Abschnitten ist es wahrscheinlicher, dass sich die Belastung auf einen Abschnitt der Passivierungsschicht 70 konzentriert, der der Ecke des ersten Gate-Finger-Abschnitts 64A entspricht. Daher kann selbst bei der Struktur dieses modifizierten Beispiels die Bildung eines Passivierungsbruchs begrenzt sein.
  • Der zweite Gate-Finger-Freilegungsschlitz 78B kann nur in einem Teil der Passivierungsschicht 70 ausgebildet sein, der einer Ecke des zweiten Gate-Finger-Abschnitts 64B entspricht. In einem Beispiel in 3 kann der zweite Gate-Finger-Freilegungsschlitz 78B lokal nur den Abschnitt freilegen, der den ersten Teil 64B1 und den zweiten Teil 64B2 des zweiten Gate-Finger-Abschnitts 64B verbindet. Im Vergleich zu anderen Abschnitten ist es wahrscheinlicher, dass sich die Belastung auf einen Abschnitt der Passivierungsschicht 70 konzentriert, der zu einer Ecke des zweiten Gate-Finger-Abschnitts 64B gehört. Daher kann selbst bei der Struktur dieses modifizierten Beispiels die Bildung eines Passivierungsbruchs begrenzt sein.
  • Der Source-Finger-Freilegungsschlitz 79 ist nicht auf eine geschlossene Ringform beschränkt und kann eine offene, ringförmige Form haben. In einem Beispiel kann der Source-Finger-Freilegungsschlitz 79 in einem an den Verbinder 46 der Source-Elektrodenschicht 40 angrenzenden Abschnitt oder in anderen Abschnitten diskontinuierlich sein.
  • Der Source-Finger-Freilegungsschlitz 79 ist nicht auf eine ringförmige Form beschränkt. In einem Beispiel in 3 kann der Source-Finger-Freilegungsschlitz 79 vier Schlitze umfassen, die lokal in Abschnitten der Passivierungsschicht 70 ausgebildet sind, die zu vier Ecken des Source-Fingers 44 gehören. Mit anderen Worten, der Source-Finger-Freilegungsschlitz 79 kann zumindest die Ecken des Source-Fingers 44 freilegen. In diesem Fall kann jeder Schlitzteil z. B. L-förmig sein. Im Vergleich zu anderen Abschnitten ist es wahrscheinlicher, dass sich die Belastung auf die Abschnitte der Passivierungsschicht 70 konzentriert, die zu den Ecken des Source-Fingers 44 gehören. Daher kann selbst bei der Struktur dieses modifizierten Beispiels die Bildung eines Passivierungsbruchs begrenzt sein.
  • Die Source-Elektrode 42 (die äußere Form des Source-Pad Randabschnitts 42B) und das Source-Pad 42A sind nicht darauf beschränkt, in Draufsicht im Wesentlichen L-förmig zu sein. Die äußere Form der Source-Elektrode 42 in Draufsicht kann eine Ecke aufweisen. Daher ist der erste Endabschnitt 22F des ersten leitfähigen Glieds 22 nicht darauf beschränkt, in Draufsicht im Wesentlichen L-förmig zu sein. Die äußere Form kann in Draufsicht eine Ecke aufweisen, die mit der Form des Source-Pads 42A übereinstimmt.
  • In der vorliegenden Offenbarung schließt der Begriff „auf“ neben der Bedeutung von „auf“ auch die Bedeutung von „über“ ein, sofern sich aus dem Kontext nicht eindeutig etwas anderes ergibt. Daher soll die Formulierung „erste Schicht auf zweiter Schicht“ bedeuten, dass die erste Schicht in einer Ausgestaltung auf der zweiten Schicht in Kontakt mit der zweiten Schicht gebildet werden kann und dass die erste Schicht in einer anderen Ausgestaltung über der zweiten Schicht liegen kann, ohne die zweite Schicht zu berühren. Mit anderen Worten, der Begriff „auf“ schließt eine Struktur nicht aus, bei der eine andere Schicht zwischen der ersten und der zweiten Schicht gebildet wird.
  • Die Richtung der Z-Achse, auf die in der vorliegenden Offenbarung Bezug genommen wird, muss nicht notwendigerweise die vertikale Richtung sein und muss nicht unbedingt vollständig mit der vertikalen Richtung übereinstimmen. In den Strukturen gemäß der vorliegenden Offenbarung (z. B. die in 1 gezeigte Struktur) sind „nach oben“ und „nach unten“ in der Z-Achsen-Richtung, auf die in der vorliegenden Beschreibung Bezug genommen wird, nicht auf „nach oben“ und „nach unten“ in vertikaler Richtung beschränkt. Die Richtung der X-Achse kann zum Beispiel der vertikalen Richtung entsprechen. Die Richtung der Y-Achse kann mit der vertikalen Richtung übereinstimmen.
  • Die in der vorliegenden Offenbarung verwendeten Richtungsbegriffe wie „vertikal“, „horizontal“, „oben“, „unten“, „oben“, „unten“, „vorwärts“, „rückwärts“, „seitlich“, „links“, „rechts“, „vorne“ und „hinten“ hängen von der jeweiligen Ausrichtung der beschriebenen und abgebildeten Vorrichtung ab. Die vorliegende Offenbarung kann verschiedene alternative Ausrichtungen umfassen. Daher sollten die Richtungsbegriffe nicht zu eng ausgelegt werden.
  • KLAUSELN
  • Die technischen Aspekte, die sich aus den Ausgestaltungen und den modifizierten Beispielen ergeben, werden im Folgenden beschrieben. Die Bezugszeichen der Komponenten in den Ausgestaltungen sind den entsprechenden Komponenten bzw. Bauteile in den Klauseln mit Klammern zugeordnet. Die Bezugszeichen werden als Beispiele verwendet, um das Verständnis zu erleichtern, und die Komponenten in jeder Klausel sind nicht auf die mit den Bezugszeichen angegebenen Komponenten beschränkt.
  • [Klausel A1]
  • Halbleiterbauteil (10), aufweisend:
    • ein Halbleiterelement (20); und
    • ein leitfähiges Glied (22), wobei
    • das Halbleiterelement (20) aufweist:
      • eine erste Verdrahtungsleitung (42), die mit dem leitfähigen Glied (22) verbunden ist,
      • eine zweite Verdrahtungsleitung (60), die von der ersten Verdrahtungsleitung (42) getrennt ist und die erste Verdrahtungsleitung (42) zumindest teilweise umgibt, und
      • eine Passivierungsschicht (70), die die erste Verdrahtungsleitung (42) und die zweite Verdrahtungsleitung (60) bedeckt, und
    • wobei die Passivierungsschicht (70) Folgendes aufweist:
      • eine erste Öffnung (72), die die erste Verdrahtungsleitung (42) als Verbindungsbereich (42A) für das leitfähige Glied (22) teilweise freilegt,
      • einen ersten Schlitz (74), der sich zwischen der ersten Öffnung (72) und der zweiten Verdrahtungsleitung (60) befindet und die erste Verdrahtungsleitung (42) teilweise freilegt, und
      • einen zweiten Schlitz (78; 78A; 78B), der die zweite Verdrahtungsleitung (60) teilweise freilegt.
  • [Klausel A2]
  • Halbleiterbauteil (10) nach Klausel A1, wobei die Passivierungsschicht (70) eine Dicke (T2) aufweist, die geringer ist als eine Dicke (T1) der ersten Verdrahtungsleitung (42) und eine Dicke (T1) der zweiten Verdrahtungsleitung (60).
  • [Klausel A3]
  • Halbleiterbauteil (10) nach Klausel A1 oder A2, wobei die Passivierungsschicht (70) zumindest teilweise in einem zwischen der ersten Verdrahtungsleitung (42) und der zweiten Verdrahtungsleitung (60) liegenden Trennbereich (48) angeordnet ist und am Trennbereich (48) stufenförmig ausgebildet ist.
  • [Klausel A4]
  • Halbleiterbauteil (10) nach Klausel A3, wobei
    die erste Verdrahtungsleitung (42) eine erste Oberfläche und eine zweite Oberfläche aufweist, wobei die zweite Oberfläche der ersten Verdrahtungsleitung mit der ersten Oberfläche der ersten Verdrahtungsleitung zusammenhängend ist und den Trennbereich (48) definiert,
    die zweite Verdrahtungsleitung (60) eine erste Oberfläche und eine zweite Oberfläche aufweist, wobei die zweite Oberfläche der zweiten Verdrahtungsleitung mit der ersten Oberfläche der zweiten Verdrahtungsleitung zusammenhängend ist und den Trennbereich (48) definiert,
    die Passivierungsschicht (70)
    ein erstes Abdeckteil (71A), das die erste Oberfläche der ersten Verdrahtungsleitung (42) und die erste Oberfläche der zweiten Verdrahtungsleitung (60) bedeckt, und
    ein zweites Abdeckteil (71B), das sich im Trennbereich (48) befindet und die zweite Oberfläche der ersten Verdrahtungsleitung (42) und die zweite Oberfläche der zweiten Verdrahtungsleitung (60) bedeckt, umfasst
    die Passivierungsschicht (70) eine Stufe umfasst, die aus dem ersten Abdeckteil (71A) und dem zweiten Abdeckteil (71B) ausgebildet ist, und
    die erste Öffnung (72), der erste Schlitz (74) und der zweite Schlitz (78A; 78B) im ersten Abdeckteil (71A) gebildet sind.
  • [Klausel A5]
  • Halbleiterbauteil (10) nach einer der Klauseln A1 bis A4, wobei
    die erste Verdrahtungsleitung (42)
    ein Source-Pad (42A), das als der Verbindungsbereich von der ersten Öffnung (72) freigelegt wird, und
    einen Source-Pad-Randabschnitt (42B) umfasst, der um das Source-Pad (42A) herum angeordnet ist und einen Randabschnitt der ersten Verdrahtungsleitung (42) bildet, und wobei
    der erste Schlitz (74) sich auf dem Source-Pad-Randabschnitt (42B) befindet.
  • [Klausel A6]
  • Halbleiterbauteil (10) nach Klausel A5, wobei
    in Draufsicht der Source-Pad Randabschnitt (42B) eine äußere Form hat, die eine Ecke umfasst, und
    der erste Schlitz (74) sich auf der Ecke des Source-Pad-Randabschnitts (42B) befindet.
  • [Klausel A7]
  • Halbleiterbauteil (10) nach einer der Klauseln A1 bis A6, wobei der erste Schlitz (74) ringförmig ist.
  • [Klausel A8]
  • Halbleiterbauteil (10) nach Klausel A7, wobei der erste Schlitz (74) geschlossen-ringförmig ist.
  • [Klausel A9]
  • Halbleiterbauteil (10) nach einer der Klauseln A1 bis A8, wobei
    die zweite Verdrahtungsleitung (60) einen Gate-Finger (64) aufweist, der von der ersten Verdrahtungsleitung (42) getrennt ist und sich entlang der ersten Verdrahtungsleitung (42) erstreckt, und
    der zweite Schlitz (78A; 78B) sich auf dem Gate-Finger (64) befindet.
  • [Klausel A10]
  • Halbleiterbauteil (10) nach Klausel A9, wobei
    der Gate-Finger (64) eine Ecke aufweist, und
    der zweite Schlitz (78A; 78B) sich auf der Ecke des Gate-Fingers (64) befindet.
  • [Klausel A11]
  • Halbleiterbauteil (10) nach Klausel A9 oder A10, wobei
    die zweite Verdrahtungsleitung (60) ferner eine Gate-Elektrode (62) aufweist,
    der Gate-Finger (64) sich von der Gate-Elektrode (62) so erstreckt, dass er die erste Verdrahtungsleitung (42) ringförmig umgibt, und
    der zweite Schlitz (78A; 78B) sich auf dem Gate-Finger (64) über die gesamte Länge des Gate-Fingers (64) befindet.
  • [Klausel A12]
  • Halbleiterbauteil (10) nach einer der Klauseln A1 bis A11, wobei
    das Halbleiterelement (20) ferner eine dritte Verdrahtungsleitung (44) aufweist, die von der zweiten Verdrahtungsleitung (60) getrennt ist und die zweite Verdrahtungsleitung (60) zumindest teilweise umgibt,
    die Passivierungsschicht (70) ferner die dritte Verdrahtungsleitung (44) bedeckt, und
    die Passivierungsschicht (70) ferner einen dritten Schlitz (79) aufweist, der die dritte Verdrahtungsleitung (44) teilweise freilegt.
  • [Klausel A13]
  • Halbleiterbauteil (10) nach Klausel A12, wobei
    die dritte Verdrahtungsleitung (44) einen Source-Finger (44) aufweist, der von der zweiten Verdrahtungsleitung (60) getrennt ist und sich entlang der zweiten Verdrahtungsleitung (42) erstreckt, und
    der dritte Schlitz (79) sich auf dem Source-Finger (44) befindet.
  • [Klausel A14]
  • Halbleiterbauteil (10) nach Klausel A13, wobei
    der Source-Finger (44) eine Ecke aufweist, und
    der dritte Schlitz (79) sich auf der Ecke des Source-Fingers (44) befindet.
  • [Klausel A15]
  • Halbleiterbauteil (10) nach Klausel A13 oder A14, wobei
    der Source-Finger (44) die zweite Verdrahtungsleitung (60) ringförmig umgibt, und der dritte Schlitz (79) ringförmig ist.
  • [Klausel A16]
  • Halbleiterbauteil (10) nach Klausel A15, wobei der dritte Schlitz (79) geschlossen-ringförmig ist.
  • [Klausel A17]
  • Halbleiterbauteil (10) nach einer der Klauseln A1 bis A16, wobei der erste Schlitz eine Breite (W1) hat, die gleich einer Breite des zweiten Schlitzes (W2) ist.
  • [Klausel A18]
  • Halbleiterbauteil (10) nach einer der Klauseln A1 bis A17, wobei
    das Halbleiterelement (20) einen Transistor mit einer Split-Gate-Struktur aufweist, die in einem Halbleiterelementbereich ausgebildet ist, und
    sich der erste Schlitz (74) und der zweite Schlitz (78A; 78B) mit dem Halbleiterelementbereich in Draufsicht überlappen.
  • [Klausel A19]
  • Halbleiterbauteil (10) gemäß einer der Klauseln A1 bis A18, ferner aufweisend:
    • ein leitfähiges Terminal (14), das sich neben dem Halbleiterelement (20) befindet, wobei
    • das leitfähige Glied (22) sich über die zweite Verdrahtungsleitung (60) erstreckt und die erste Verdrahtungsleitung (42) und das leitfähige Terminal (14) verbindet, und
    • der zweite Schlitz (78A; 78B) einen Abschnitt der zweiten Verdrahtungsleitung (60) freilegt, der das leitfähige Glied (22) in Draufsicht überlappt.
  • [Klausel A20]
  • Halbleiterbauteil (10) nach einer der Klauseln A1 bis A19, wobei das leitfähige Glied (22) eine brückenförmige Klammer mit einem flachen ersten Endabschnitt, einem flachen zweiten Endabschnitt und einem zwischen dem ersten Endabschnitt und dem zweiten Endabschnitt angeordneten Zwischenabschnitt aufweist, wobei der Zwischenabschnitt stufenförmig gebogen ist.
  • [Klausel B1]
  • Halbleiterbauteil (10), aufweisend:
    • ein Halbleiterelement (20); und
    • ein leitfähiges Glied (22), wobei
    • das Halbleiterelement (20) aufweist:
      • eine erste Verdrahtungsleitung (42), die mit dem leitfähigen Glied (22) verbunden ist,
      • eine zweite Verdrahtungsleitung (60), die von der ersten Verdrahtungsleitung (42) getrennt ist und die erste Verdrahtungsleitung (42) zumindest teilweise umgibt,
      • eine dritte Verdrahtungsleitung (44), die von der zweiten Verdrahtungsleitung (60) getrennt ist und die zweite Verdrahtungsleitung (60) zumindest teilweise umgibt, und
      • eine Passivierungsschicht (70), die die erste Verdrahtungsleitung (42), die zweite Verdrahtungsleitung (60) und die dritte Verdrahtungsleitung (44) bedeckt, wobei die Passivierungsschicht (70) aufweist:
        • eine erste Öffnung (72), die die erste Verdrahtungsleitung (42) als Verbindungsbereich (42A) für das leitfähige Glied (22) teilweise freilegt,
        • einen inneren Schlitz (74), der sich zwischen der ersten Öffnung (72) und der zweiten Verdrahtungsleitung (60) befindet und die erste Verdrahtungsleitung (42) teilweise freilegt, und
        • mindestens einen äußeren Schlitz (78; 78A; 78B; 79), der mindestens einen Abschnitt der zweiten Verdrahtungsleitung (60) und einen Abschnitt der dritten Verdrahtungsleitung (44) freilegt.
  • [Klausel C1]
  • Halbleiterelement (20), aufweisend:
    • eine erste Verdrahtungsleitung (42);
    • eine zweite Verdrahtungsleitung (60), die von der ersten Verdrahtungsleitung (42) getrennt ist und die erste Verdrahtungsleitung (42) zumindest teilweise umgibt; und
    • eine Passivierungsschicht (70), die die erste Verdrahtungsleitung (42) und die zweite Verdrahtungsleitung (60) bedeckt,
    • wobei die Passivierungsschicht (70) aufweist:
      • eine erste Öffnung (72), die die erste Verdrahtungsleitung (42) teilweise
    freilegt,
    einen ersten Schlitz (74), der sich zwischen der ersten Öffnung (72) und der zweiten Verdrahtungsleitung (60) befindet und die erste Verdrahtungsleitung (42) teilweise freilegt, und
    einen zweiten Schlitz (78; 78A; 78B), der die zweite Verdrahtungsleitung (60) teilweise freilegt.
  • Die obige Beschreibung stellt Beispiele dar. Ein Fachmann kann weitere mögliche Kombinationen und Ersetzungen der Komponenten bzw. Bauteile und Verfahren (Herstellungsverfahren) zusätzlich zu den aufgeführten zum Zwecke der Beschreibung der Techniken der vorliegenden Offenbarung erkennen. Die vorliegende Offenbarung soll jeden Ersatz, jede Modifikation, jede Änderung umfassen, die in den Anwendungsbereich der Offenbarung einschließlich der Ansprüche fällt.
  • BEZUGSZEICHENLISTE
    • 10
    Halbleiterbauteil
    12
    leitfähige Platte
    14
    erstes leitfähiges Terminal
    16
    zweites leitfähiges Terminal
    20
    Halbleiterelement
    22
    erstes leitfähiges Glied
    24
    zweites leitfähiges Glied
    40
    Source-Elektrodenschicht
    42
    Source-Elektrode (erste Verdrahtungsleitung)
    42A
    Source-Pad (Verbindungsbereich)
    42B
    Source-Pad Randabschnitt
    44
    Source-Finger
    48
    Trennbereich
    60
    Gate-Elektrodenschicht (zweite Verdrahtungsleitung)
    62
    Gate-Elektrode
    62A
    Gate-Pad
    64
    Gate-Finger
    64A
    erster Gate-Finger-Teil
    64B
    zweiter Gate-Finger-Teil
    70
    Passivierungsschicht
    71A
    erstes Abdeckteil
    71B
    zweites Abdeckteil
    71C
    dritter Teil der Abdeckung
    72
    Source-Pad-Öffnung (erste Öffnung)
    74
    Source-Elektroden-Freilegungsschlitz (erster Spalt)
    76
    Gate-Pad-Öffnung
    78
    Gate-Finger-Freilegungsschlitz
    78A
    erster Gate-Finger-Freilegungsschlitz (zweiter Schlitz)
    78B
    zweiter Gate-Finger-Freilegungsschlitz (zweiter Schlitz)
    79
    Source-Finger-Freilegungsschlitz (dritter Schlitz)
    T1, T2
    Dicke
    W1, W2, W3
    Breite (Schlitzbreite)

Claims (20)

  1. Halbleiterbauteil, aufweisend: ein Halbleiterelement; und ein leitfähiges Glied, wobei das Halbleiterelement aufweist: eine erste Verdrahtungsleitung, die mit dem leitfähigen Glied verbunden ist, eine zweite Verdrahtungsleitung, die von der ersten Verdrahtungsleitung getrennt ist und die erste Verdrahtungsleitung zumindest teilweise umgibt, und eine Passivierungsschicht, die die erste Verdrahtungsleitung und die zweite Verdrahtungsleitung bedeckt, und wobei die Passivierungsschicht aufweist: eine erste Öffnung, die die erste Verdrahtungsleitung als Verbindungsbereich für das leitfähige Glied teilweise freilegt, einen ersten Schlitz, der sich zwischen der ersten Öffnung und der zweiten Verdrahtungsleitung befindet und die erste Verdrahtungsleitung teilweise freilegt, und einen zweiten Schlitz, der die zweite Verdrahtungsleitung teilweise freilegt.
  2. Halbleiterbauteil nach Anspruch 1, wobei die Passivierungsschicht eine Dicke aufweist, die geringer ist als die Dicke der ersten Verdrahtungsleitung und die Dicke der zweiten Verdrahtungsleitung.
  3. Halbleiterbauteil nach Anspruch 1 oder 2, wobei die Passivierungsschicht zumindest teilweise in einem zwischen der ersten Verdrahtungsleitung und der zweiten Verdrahtungsleitung liegenden Trennbereich angeordnet und am Trennbereich stufenförmig ausgebildet ist.
  4. Halbleiterbauteil nach Anspruch 3, wobei die erste Verdrahtungsleitung eine erste Oberfläche und eine zweite Oberfläche aufweist, wobei die zweite Oberfläche der ersten Verdrahtungsleitung mit der ersten Oberfläche der ersten Verdrahtungsleitung zusammenhängend ist und den Trennbereich definiert, die zweite Verdrahtungsleitung eine erste Oberfläche und eine zweite Oberfläche aufweist, wobei die zweite Oberfläche der zweiten Verdrahtungsleitung mit der ersten Oberfläche der zweiten Verdrahtungsleitung zusammenhängend ist und den Trennbereich definiert, die Passivierungsschicht aufweist: ein erstes Abdeckteil, das die erste Oberfläche der ersten Verdrahtungsleitung und die erste Oberfläche der zweiten Verdrahtungsleitung bedeckt, und ein zweites Abdeckteil im Trennbereich, das die zweite Oberfläche der ersten Verdrahtungsleitung und die zweite Oberfläche der zweiten Verdrahtungsleitung bedeckt, die Passivierungsschicht eine Stufe aufweist, die aus dem ersten Abdeckteil und dem zweiten Abdeckteil ausgebildet ist, und die erste Öffnung, der erste Schlitz, und der zweite Schlitz im ersten Abdeckteil gebildet sind.
  5. Halbleiterbauteil nach einem der Ansprüche 1 bis 4, wobei die erste Verdrahtungsleitung aufweist: ein Source-Pad, das als der Verbindungsbereich von der ersten Öffnung freigelegt wird, und einen Source-Pad-Randabschnitt, der um das Source-Pad angeordnet ist und einen Randabschnitt der ersten Verdrahtungsleitung bildet, und wobei der erste Schlitz sich auf dem Source-Pad Randabschnitt befindet.
  6. Halbleiterbauteil nach Anspruch 5, wobei in Draufsicht der Source-Pad-Randabschnitt eine äußere Form hat, die eine Ecke umfasst, und der erste Schlitz sich auf der Ecke des Source-Pad Randabschnitts befindet.
  7. Halbleiterbauteil nach einem der Ansprüche 1 bis 6, wobei der erste Schlitz ringförmig ist.
  8. Halbleiterbauteil nach Anspruch 7, wobei der erste Schlitz geschlossenringförmig ist.
  9. Halbleiterbauteil nach einem der Ansprüche 1 bis 8, wobei die zweite Verdrahtungsleitung einen Gate-Finger aufweist, der von der ersten Verdrahtungsleitung getrennt ist und sich entlang der ersten Verdrahtungsleitung erstreckt, und der zweite Schlitz sich auf dem Gate-Finger befindet.
  10. Halbleiterbauteil nach Anspruch 9, wobei der Gate-Finger eine Ecke umfasst, und der zweite Schlitz sich auf der Ecke des Gate-Fingers befindet.
  11. Halbleiterbauteil nach Anspruch 9 oder 10, wobei die zweite Verdrahtungsleitung ferner eine Gate-Elektrode aufweist, der Gate-Finger sich von der Gate-Elektrode so erstreckt, dass er die erste Verdrahtungsleitung ringförmig umgibt, und der zweite Schlitz sich auf dem Gate-Finger über eine ganze Länge des Gate-Fingers befindet.
  12. Halbleiterbauteil nach einem der Ansprüche 1 bis 11, wobei das Halbleiterelement ferner eine dritte Verdrahtungsleitung aufweist, die von der zweiten Verdrahtungsleitung getrennt ist und die zweite Verdrahtungsleitung zumindest teilweise umgibt, die Passivierungsschicht ferner die dritte Verdrahtungsleitung bedeckt, und die Passivierungsschicht ferner einen dritten Schlitz aufweist, der die dritte Verdrahtungsleitung teilweise freilegt.
  13. Halbleiterbauteil nach Anspruch 12, wobei die dritte Verdrahtungsleitung einen Source-Finger aufweist, der von der zweiten Verdrahtungsleitung getrennt ist und sich entlang der zweiten Verdrahtungsleitung erstreckt, und der dritte Schlitz sich auf dem Source-Finger befindet.
  14. Halbleiterbauteil nach Anspruch 13, wobei der Source-Finger eine Ecke aufweist, und der dritte Schlitz sich auf der Ecke des Source-Fingers befindet.
  15. Halbleiterbauteil nach Anspruch 13 oder 14, wobei der Source-Finger die zweite Verdrahtungsleitung ringförmig umgibt, und der dritte Schlitz ist ringförmig.
  16. Halbleiterbauteil nach Anspruch 15, wobei der dritte Schlitz geschlossenringförmig ist.
  17. Halbleiterbauteil nach einem der Ansprüche 1 bis 16, wobei der erste Schlitz eine Breite aufweist, die gleich der Breite des zweiten Schlitzes ist.
  18. Halbleiterbauteil nach einem der Ansprüche 1 bis 17, wobei das Halbleiterelement einen Transistor mit einer Split-Gate-Struktur aufweist, die in einem Halbleiterelementbereich ausgebildet ist, und sich der erste Schlitz und der zweite Schlitz mit dem Halbleiterelementbereich in Draufsicht überlappen.
  19. Halbleiterbauteil nach einem der Ansprüche 1 bis 18, ferner aufweisend: ein leitfähiges Terminal, das sich neben dem Halbleiterelement befindet, wobei das leitfähige Glied sich über die zweite Verdrahtungsleitung erstreckt und die erste Verdrahtungsleitung und das leitfähige Terminal verbindet, und der zweite Schlitz einen Abschnitt der zweiten Verdrahtungsleitung freilegt, der das leitfähige Glied in Draufsicht überlappt.
  20. Halbleiterbauteil nach einem der Ansprüche 1 bis 19, wobei das leitfähige Glied eine brückenförmige Klammer mit einem flachen ersten Endabschnitt, einem flachen zweiten Endabschnitt und einem zwischen dem ersten Endabschnitt und dem zweiten Endabschnitt angeordneten Zwischenabschnitt aufweist, wobei der Zwischenabschnitt stufenförmig gebogen ist.
DE112022003512.9T 2021-09-03 2022-08-15 Halbleiterbauteil Pending DE112022003512T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021144038 2021-09-03
JP2021-144038 2021-09-03
PCT/JP2022/030909 WO2023032653A1 (ja) 2021-09-03 2022-08-15 半導体装置

Publications (1)

Publication Number Publication Date
DE112022003512T5 true DE112022003512T5 (de) 2024-05-02

Family

ID=85411050

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112022003512.9T Pending DE112022003512T5 (de) 2021-09-03 2022-08-15 Halbleiterbauteil

Country Status (3)

Country Link
CN (1) CN117882199A (de)
DE (1) DE112022003512T5 (de)
WO (1) WO2023032653A1 (de)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6719090B2 (ja) * 2016-12-19 2020-07-08 パナソニックＩｐマネジメント株式会社 半導体素子
CN113728441A (zh) * 2019-04-19 2021-11-30 罗姆股份有限公司 SiC半导体装置

Also Published As

Publication number Publication date
WO2023032653A1 (ja) 2023-03-09
CN117882199A (zh) 2024-04-12

Similar Documents

Publication Publication Date Title
DE102006056139A1 (de) Halbleitervorrichtung mit einem verbesserten Aufbau für eine hohe Spannungsfestigkeit
DE212019000103U1 (de) Halbleitervorrichtung
DE112018002137T5 (de) Halbleiterbauteil
DE102022000194A1 (de) Spritzguss-packaging für vorrichtungen aus halbleitern mit breiter bandlücke
DE212018000096U1 (de) Halbleitervorrichtung
DE10129289A1 (de) Halbleitervorrichtung mit einer Diode für eine Eingangschutzschaltung einer MOS-Vorrichtung und Verfahren zu deren Herstellung
DE102019112621A1 (de) Drahtgebondetes gehäuse mit einteiliger freiliegender wärme-senke und leitungen
DE112020001334T5 (de) SiC-HALBLEITERBAUTEIL
DE102015103555B4 (de) Elektronisches Bauteil
DE102020109692A1 (de) Quad-gehäuse mit an anschlüssen an der oberseite eines halbleiterchips angebrachten leitenden clips
DE212019000118U1 (de) SiC-Halbleitervorrichtung
DE212019000110U1 (de) Halbleiterbauteil
DE112022003512T5 (de) Halbleiterbauteil
DE112021005639T5 (de) Verfahren zur herstellung eines halbleiterbauteils und halbleiterbauteils
DE112021001606T5 (de) Elektronische komponente
DE112022001294T5 (de) Halbleitervorrichtung
DE112021001878T5 (de) Halbleiterbauteil
DE112020004599T5 (de) Halbleiterbauteil
DE10104274B4 (de) Kontaktstruktur für ein Halbleiterbauteil mit MOS-Gatesteuerung sowie Verfahren zu seiner Herstellung
DE212019000150U1 (de) SiC-Halbleiterbauteil
DE212021000201U1 (de) Halbleiterbauteil
DE112021003938T9 (de) Halbleiterbauteil
DE112022000700T5 (de) Halbleiterbauteil
DE102020106929B4 (de) Halbleitervorrichtung mit einem die-pad mit einer dammartigen konfiguration und verfahren zur herstellung einer halbleitervorrichtung
DE112022001675T5 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed