DE112020004600B4 - Integrierte schaltkreise mit dielektrischen schichten einschliesslich einer antireflexionsbeschichtung - Google Patents

Integrierte schaltkreise mit dielektrischen schichten einschliesslich einer antireflexionsbeschichtung Download PDF

Info

Publication number
DE112020004600B4
DE112020004600B4 DE112020004600.1T DE112020004600T DE112020004600B4 DE 112020004600 B4 DE112020004600 B4 DE 112020004600B4 DE 112020004600 T DE112020004600 T DE 112020004600T DE 112020004600 B4 DE112020004600 B4 DE 112020004600B4
Authority
DE
Germany
Prior art keywords
layer
dielectric layer
metal
capacitor
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112020004600.1T
Other languages
English (en)
Other versions
DE112020004600T5 (de
Inventor
Poornika Fernandes
David Matthew Curran
Stephen Arlon Meisner
Bhaskar Srinivasan
S. Mathur Guruvayurappan
Scott William Jessen
Shih Chang Chang
Russell Duane FIELDS
Thomas Terrance LYNCH
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE112020004600T5 publication Critical patent/DE112020004600T5/de
Application granted granted Critical
Publication of DE112020004600B4 publication Critical patent/DE112020004600B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Integrierter Schaltkreis (IC), der Folgendes umfasst:ein Substrat (51);eine erste Metallschicht (104) und eine zweite Metallschicht (123), die oberhalb des Substrats (51) positioniert sind;eine erste Kompositdielektrikumschicht (15), die sich auf der ersten Metallschicht (104) befindet, wobei die erste Kompositdielektrikumschicht (15) eine erste Antireflexionsbeschichtung (108), eine erste Siliziumoxidschicht (106) und eine zweite Siliziumoxidschicht (110) umfasst, wobei die erste Antireflexionsbeschichtung (108) Siliciumoxinitrid zwischen der ersten Siliciumoxidschicht (106) und der zweiten Siliciumoxidschicht (110) aufweist;eine zweite Kompositdielektrikumschicht (35), die auf der zweiten Metallschicht (123) positioniert ist, wobei die zweite Kompositdielektrikumschicht (35) eine zweite Antireflexionsbeschichtung (132) umfasst;eine Kondensatordielektrikumschicht (112) auf der ersten Kompositdielektrikumschicht (15), wobei die Kondensatordielektrikumschicht (112) eine Siliciumnitridschicht mit einer Dicke in einem Bereich von 80 nm bis 120 nm umfasst, wobei sich die Siliciumnitridschicht direkt auf der zweiten Siliciumoxidschicht (110) befindet, undeine Kondensatormetallschicht (114), die über der Kondensatordielektrikumschicht (112) angeordnet ist.

Description

  • HINTERGRUND
  • In vielen Anwendungen, wie etwa zukünftigen Fahrzeugen, die elektrische Systeme mit 48V nutzen, sollten analoge Schaltkreise mit Kondensatoren so gestaltet werden, dass eine relativ hohe Durchschlagspannung erzielt wird, aber sie trotzdem eine relativ hohe Kapazitätsdichte aufweisen.
  • KURZDARSTELLUNG
  • Bei manchen Beispielen umfasst ein integrierter Schaltkreis Folgendes: ein Substrat; eine erste Metallschicht und eine zweite Metallschicht, die oberhalb des Substrats positioniert sind; eine erste Kompositdielektrikumschicht, die sich auf der ersten Metallschicht befindet, wobei die erste Kompositdielektrikumschicht eine erste Antireflexionsbeschichtung umfasst; eine zweite Kompositdielektrikumschicht, die auf der zweiten Metallschicht positioniert ist, wobei die zweite Kompositdielektrikumschicht eine zweite Antireflexionsbeschichtung umfasst; und eine Kondensatormetallschicht, die über der ersten Kompositdielektrikumschicht angeordnet ist.
  • Bei manchen Beispielen umfasst ein Verfahren zum Bilden eines integrierten Schaltkreises Bilden einer ersten und zweiten Metallzwischenverbindungsschicht in einer ersten horizontalen Ebene über einem Halbleitersubstrat. Das Verfahren umfasst auch Folgendes: Bilden eines Kondensators einschließlich der ersten Metallzwischenverbindungsschicht, was Folgendes beinhaltet: Bilden einer ersten Kompositdielektrikumschicht auf der ersten Metallzwischenverbindungsschicht; Bilden einer Kondensatordielektrikumschicht auf der Kompositdielektrikumschicht, und Bilden einer Kondensatormetallschicht über der Kondensatordielektrikumschicht. Das Verfahren umfasst auch Bilden einer Zwischenschichtdielektrikum(ILD)-Schicht über dem Substrat, so dass das ILD Seitenwände der ersten und zweiten Metallzwischenverbindungsschicht kontaktiert und eine Oberseite und Seitenwände der ersten Kompositdielektrikumschicht kontaktiert.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Für eine ausführliche Beschreibung verschiedener Beispiele wird nun auf die begleitenden Zeichnungen Bezug genommen, in denen Folgendes gilt:
    • 1(a) ist ein Querschnittsdiagramm eines veranschaulichenden integrierten Schaltkreises, der auf einem Halbleitersubstrat gefertigt ist, gemäß verschiedenen Beispielen.
    • 1(b) stellt einen Teil des in 1(a) gezeigten integrierten Schaltkreises gemäß verschiedenen Beispielen dar.
    • 2 zeigt ein Verfahren zum Fertigen eines Kondensators gemäß verschiedenen Beispielen.
    • 3(a) bis 3(n) zeigen ein Verfahren gemäß verschiedenen Beispielen.
  • AUSFÜHRLICHE BESCHREIBUNG VON AUSFÜHRUNGSBEISPIELEN
  • Integrierte Schaltkreise (ICs: Integrated Circuits) werden typischerweise in großen Chargen auf einem einzelnen Halbleiterwafer aus Silicium (oder einem anderen Halbleitermaterial, z. B. Galliumarsenid) mit hoher Qualität (z. B. elektronischer Grad) unter Verwendung von Mikrofertigungsverarbeitungstechniken gefertigt. ICs beinhalten mikroelektronische Elemente, wie etwa Transistoren, und diese mikroelektronischen Elemente werden unter Verwendung von Metallzwischenverbindungsschichten miteinander gekoppelt. Diese Metallzwischenverbindungsschichten (hier manchmal als Metallschichten bezeichnet) stellen Signalpfade zwischen den mikroelektronischen Elementen bereit. In manchen Fällen liegen die Metallschichten auf verschiedenen horizontalen Ebenen vor, die vertikal relativ zueinander beabstandet sind. Die horizontalen Ebenen liegen oberhalb des Halbleiterwafers vor und sind durch Via-Strukturen verbunden, die senkrechte Gräben sind, die mit einem geeigneten Metall gefüllt sind.
  • In manchen Fällen beinhalten integrierte Schaltkreise Kondensatoren, die auf einer der Metallzwischenverbindungsschichten gefertigt werden können. Diese Kondensatoren sollten die Folgenden Zuverlässigkeitsanforderungen erfüllen: eine Verhältnisstabilität von weniger als 0,00075 % über 10 Jahre; einen Spannungskoeffizienten von weniger als 10 ppm/V; eine Temperaturdriftanpassung von weniger als 0,05 %/°C; eine dielektrische Absorption von weniger als 0,00075 %; und eine Kapazität von mehr als 0,5 fF/µm2. Für manche Anwendungen, z. B. Automobilanwendungen, ist es wünschenswert, die Schaltkreisfläche zu minimieren und eine hohe Betriebsspannung (z. B. 45 V) bereitzustellen. Um die Kapazitätsanforderungen in einem solchen Fall zu erreichen, kann eine Kompositdielektrikumschicht eingesetzt werden, die mehrere Dielektrika umfasst. In einem Fall beinhaltet die Kompositdielektrikumschicht eine Schicht aus Siliciumoxid, eine Schicht aus Siliciumnitrid und eine Schicht aus Siliciumoxid. Jedoch erfüllt diese Kompositdielektrikumschicht nicht die Kapazitätsanforderungen des 130-nm-Technologieknotens. Bei diesem Technologieknoten verwendet die Kompositdielektrikumschicht eine dicke Siliciumnitridschicht, um eine Kapazitätsdichte zu erhöhen, und es ist schwierig, einen dicken dielektrischen Film als eine Antireflexionsbeschichtung zu verwenden, die im Allgemeinen für eine Reflexionssteuerung und Lichtabsorption während der Fotolithografie eingesetzt wird. Dementsprechend ist eine Antireflexionsbeschichtung erforderlich, um die darunterliegende Metallzwischenverbindungsschicht, insbesondere bei dem Technologieknoten von 130 nm oder darunter zu strukturieren, wobei ein Kompromiss zwischen Gleichmäßigkeit kritischer Dimensionen und der Kapazitätsdurchschlagsspannung beobachtet wird.
  • Entsprechend setzen in dieser Beschreibung beschriebene Verfahren und Vorrichtungen eine Kompositdielektrikumschicht ein, die mehrere Schichten beinhaltet, wobei eine der mehreren Schichten die Gleichmäßigkeit kritischer Dimensionen verbessert, indem sie als eine Antireflexionsschicht/-beschichtung wirkt, und auch als ein Kondensatordielektrikum wirkt. Bei hier beschriebenen Beispielen ist die Antireflexionsbeschichtung über der darunterliegenden Metallzwischenverbindungsschicht gebildet. Bei manchen Beispielen ist die Antireflexionsbeschichtung auf einer oder mehreren dielektrischen Schichten gebildet, wobei die dielektrischen Schichten auf der darunterliegenden Metallzwischenverbindungsschicht gebildet sind. Die Kombination aus der Antireflexionsbeschichtung und den dielektrischen Schichten wird so gewählt, dass der Kondensator eine Durchschlagsspannung aufweist, die Zuverlässigkeitsanforderungen erfüllt. Bei manchen Beispielen beinhaltet die Kompositdielektrikumschicht eine dielektrische Schicht, wie etwa eine Oxidschicht, die über der Antireflexionsbeschichtung abgeschieden ist und als ein Ätzstopp dient, während der Kondensator gebildet wird. Bei manchen Beispielen wird eine Kondensatormetallschicht, die beispielsweise Titannitrid beinhaltet, über der Kompositdielektrikumschicht gebildet und dient als die andere Kondensatorplatte, wobei die Metallzwischenverbindungsschicht als die andere Kondensatorplatte dient.
  • 1(a) ist ein Querschnittsdiagramm eines veranschaulichenden integrierten Schaltkreises (IC) 1, der auf einem Halbleitersubstrat 51 gefertigt ist. Zur einfachen Veranschaulichung ist das Halbleitersubstrat 51 als ein Block gezeigt. Von Standpunkt eines gefertigten IC kann das Halbleitersubstrat 51 ferner mehrere Isolationsmerkmale (in 1(a) nicht ausdrücklich gezeigt) umfassen, wie etwa Flachgrabenisolation(STI: Shallow Trench Isolation)-Merkmale oder LOCOS-Merkmale (LOCOS: Local Oxidation Of Silicion - lokale Oxidation von Silicium). Die Isolationsmerkmale definieren und isolieren die verschiedenen mikroelektronischen Elemente (in 1(a) nicht ausdrücklich gezeigt). Beispiele für die verschiedenen mikroelektronischen Elemente, die in und/oder auf dem Halbleitersubstrat 51 gebildet werden können, beinhalten Transistoren (z. B. Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs), Komplementärer-Metall-Oxid-Halbleiter(CMOS)-Transistoren, Bipolartransistoren (BJT), Hochspannungstransistoren, Hochfrequenztransistoren p-Kanal- und/oder n-Kanal-Feldeffekttransistoren (PFETs/NFETs) usw.), Widerstände, Dioden und andere geeignete Elemente. Ein solches mikroelektronisches Element ist in 1(a) mit Referenz 50 markiert. Verschiedene Prozesse werden zum Bilden der verschiedenen mikroelektronischen Elemente durchgeführt, einschließlich Abscheidung, Ätzung, Implantation, Fotolithografie, Temperung und anderer geeigneter Prozesse. Die in dem Halbleitersubstrat 51 gefertigten mikroelektronischen Elemente werden mit einer Vormetalldielektrikumschicht 59 bedeckt, bevor Metallzwischenverbindungsschichten abgeschieden werden. Die mikroelektronischen Elemente werden unter Verwendung einer oder mehrerer der Metallzwischenverbindungsschichten 10, 20, 30, 40, 22, 23 und 24 miteinander verbunden. Ein Zwischenebenendielektrikum (ILD: Inter-Level Dielectric) 25 isoliert die Metallzwischenverbindungsschichten 10, 20, 30, 40, 22, 23 und 24 elektrisch miteinander. Obwohl es als eine einzige Materialschicht gezeigt ist, kann das ILD 25 als eine Reihe dielektrischer Materialschichten implementiert werden, die zum Unterstützen des bestimmten Herstellungsschemas in der Lage sind, das zum Produzieren des IC 1 verwendet wird. Die Metallzwischenverbindungsschichten 10, 20, 30, 40, 22, 23 und 24 können hier manchmal als Metallschichten 10, 20, 30, 40, 22, 23 und 24 bezeichnet werden.
  • Bei manchen Beispielen weisen die Metallschichten 10, 20, 30, 40, 22, 23 und 24 jeweilige Schichten 11, 13, 15, 17, 33, 35 und 37 auf, die auf ihren Oberseiten angeordnet sind. Bei manchen Beispielen sind die Metallschichten 10, 20, 30, 40, 22, 23 und 24 auf jeweiligen Schichten 12, 14, 16, 18, 34, 36 und 38 angeordnet. Bei manchen Beispielen beinhalten die Schichten 12, 14, 16, 18, 34, 36 und 38 Titannitrid oder eine Titan/Titannitrid-Doppelschicht, was eine Oxidation der Metallzwischenverbindungsschicht verhindern kann, die in den anschließenden Schritten abgeschieden wird. Bei verschiedenen Beispielen können die Schichten 11, 12, 13, 14, 15, 16, 17, 18, 33, 34, 35, 36, 37 und 38 jeweils eine Metallbarriere, z, B. TiN/Ti, beinhalten. Bei manchen Beispielen können die Schichten 11, 12, 13, 14, 15, 16, 17, 18, 33, 34, 35, 36, 37 und 38 auch eine oder mehrere dielektrische Schichten beinhalten, die als eine Antireflexionsbeschichtung (ARC: Anti-Reflective Coating) wirken können, z. B. eine dünne Schicht aus SiON. Die ARC kann, falls sie verwendet wird, für Metallebenen angemessen sein, für die eine Strukturierung von der Unterdrückung optischer Reflexionen während einer Belichtung eines Fotolacks profitiert. Auf Ebenen mit ausreichender Beabstandung zwischen Metallmerkmalen ist die ARC möglicherweise nicht erforderlich. Bei anderen Beispielen beinhaltet wenigstens eine der Schichten 11, 13, 15 und 17 eine oder mehrere dielektrische Unterschichten, die als Kondensatorelement zwischen einer jeweiligen darunterliegenden und darüberliegenden Metallzwischenverbindungsschicht wirken. Beispiele für solche Kondensatoren sind vorweg in 1(b) beschrieben. Die folgende Beschreibung nimmt ohne implizierte Beschränkung an, dass die Schicht 15 einen Kondensator implementiert.
  • Die Metallschichten 24 und 40 sind auf derselben horizontalen Ebene positioniert und diese horizontale Ebene wird hier als MET-1-Ebene bezeichnet. Bevor die Metallschichten 24, 40 separate Einheiten wurden, wurde eine (nicht gezeigte) kontinuierliche untere Barrieremetallschicht, z. B. TiN/Ti, auf der Vormetalldielektrikumschicht 59 abgeschieden, wurde eine kontinuierliche Metallschicht, Z.B Al/0,5 % Cu, auf der Barrieremetallschicht gebildet und wurde eine kontinuierliche obere Barrieremetallschicht, z. B. TiN/Ti, auf der kontinuierlichen Metallschicht gebildet. Falls erforderlich, wurde eine ARC auf der oberen Barrieremetallschicht gebildet. Dieser kontinuierliche Stapel wurde strukturiert, um die Metallschichten 24 und 40 und die Schichten 17, 18, 37 und 38 zu bilden. Manche der Metallschichten, die auf der MET-1-Ebene vorliegen, koppeln, z, B. verbinden leitfähig, durch entsprechende Via-Strukturen mit den mikroelektronischen Elementen, die in dem Halbleitersubstrat 51 gefertigt sind. Zum Beispiel verbindet eine Via-Struktur 6 das Element 50 mit der Metallschicht 40.
  • Die Metallschichten 23 und 30 (und entsprechende Schichten 15, 16, 35 und 36) sind auf einer horizontalen Ebene - der zweiten Ebene der Metallschichten (oder „Met-2-Ebene“) - angeordnet, die sich oberhalb der MET-1-Ebene befindet. Diese leitfähigen Strukturen können auf eine Weise gebildet werden, die jener ähnlich ist, die für die MET-1-Ebene beschrieben ist. Wie nachfolgend weiter beschrieben ist, beinhaltet bei dem vorliegenden Beispiel die Schicht 15 zusätzliche dielektrische Schichten, die einen Kondensator C zwischen dem Via 4 und der Metallschicht 30 implementieren. Manche der Metallschichten, die auf der MET-2-Ebene vorliegen, koppeln, z. B. verbinden leitfähig, mit einem mikroelektronischen Element, wie etwa dem in und/oder auf dem Halbleitersubstrat 51 gebildeten Element 50. Die Kopplung kann durch eine Verbindung erfolgen, die durch eine Kombination aus einer oder mehreren Via-Strukturen und Metallschichten gebildet ist. Zum Beispiel koppelt die Metallschicht 30 mit dem Element 50 durch eine Via-Struktur 5, die mit der Metallschicht 40 koppelt, die ferner durch die Via-Struktur 6 mit dem Element 50 koppelt.
  • Eine weitere Metallebene ist durch Metallschichten 22 und 20 implementiert, die in dem ILD 25 angeordnet sind und auf derselben horizontalen Ebene vorliegen. Diese horizontale Ebene kann als eine dritte Ebene der Metallschichten (oder „MET-3-Ebene“) bezeichnet werden. Diese leitfähigen Strukturen können auch auf eine ähnliche Weise wie jene gebildet werden, für die MET-1-Ebene beschrieben ist. Manche der Metallschichten, die auf der MET-3-Ebene vorliegen, koppeln, z. B. verbinden leitfähig, mit einem mikroelektronischen Element, wie etwa dem in und/oder auf dem Halbleitersubstrat 51 gebildeten Element 50. Die Kopplung kann durch eine Verbindung erfolgen, die durch eine Kombination aus einer oder mehreren Via-Strukturen und Metallschichten gebildet ist. Bei dem vorliegenden Beispiel beinhaltet die Kopplung der MET-3-Ebene 20 eine kapazitive Kopplung durch den Kondensator C.
  • Die Metallschicht 10 ist in dem ILD 25 angeordnet und liegt auf einer horizontalen Ebene vor, die eine vierte Ebene der Metallschichten (oder „MET-4-Ebene“) ist. Nur eine einzige Metallschicht ist bei dem vorliegenden Beispiel gezeigt. Die Beabstandung der Metallschicht 10 zu anderen Metallschichten auf der MET-4-Ebene kann ausreichen, so dass keine ARC zum Strukturieren dieser Ebene benötigt wird. Die Metallschicht 10 koppelt, z, B. verbindet leitfähig, durch die Via-Struktur 3 mit der Metallschicht 20. Aufgrund der Anwesenheit des Kondensators C in dem Pfad zu dem Element 50 ist die Kopplung der Metallschicht 10 mit dem Element 50 primär kapazitiv. Die Metallschicht 10 kann durch eine Via-Struktur 2 mit einer (nicht gezeigten) oberen Metallschicht gekoppelt sein. Die obere Metallschicht kann ferner mit anderen leitenden Pfaden zum Verbinden mit einer (nicht gezeigten) Leistungsquelle koppeln und als eine Spannungsquelle für die mikroelektronischen Elemente (die hier als das Element 50 repräsentiert sind) wirken. Das in 1(a) dargestellte Beispiel zeigt vier Ebenen von Metallschichten, z. B. die MET-1, -2-, -3- und -4-Ebene. Jedoch kann die Anzahl an Ebenen bei anderen Beispielen variieren. Die Metallschichten 22, 23 und 24 sind in Isolation gezeigt. Jedoch können die Metallschichten 22, 23, 24 bei verschiedenen Beispielen durch Strukturen, die in 1(a) nicht ausdrücklich gezeigt sind, leitfähig mit einem oder mehreren Metallmerkmalen in einer gleichen oder unterschiedlichen Zwischenverbindungsebene verbinden, um einen bestimmten elektrischen Schaltkreis zu realisieren.
  • Es wird nun auf 1(b) Bezug genommen, die einen in 1(a) markierten Bereich 100 darstellt. Der Bereich 100 zeigt den Kompensator C (1(a)) ausführlich. Teile der Metallschichten 20, 22, 23 und 30 sind als Metallschichten 120, 122, 123 bzw. 104 gezeigt. Der Kondensator C beinhaltet bei einem Beispiel die Metallschichten 104 und 114. Der Kondensator C beinhaltet auch die Schicht 15, die bei dem vorliegenden Beispiel dielektrische Schichten 106, 108 und 110 beinhaltet, die eine Kompositdielektrikumschicht bilden, die als Kompositdielektrikumschicht 15 bezeichnet werden kann. Der Bereich 100 stellt ferner einen Teil des ILD 25 aus 1(a) als ILD 125 in 1(b) dar. Wie weiter in Verfahren 200 ( 2 unten) ersichtlich wird, bildet die Schicht 35 eine weitere Kompositdielektrikumschicht, die als Kompositdielektrikumschicht 35 bezeichnet werden kann, wobei die chemische Zusammensetzung der dielektrischen Schichten 131, 132 und 133 der chemischen Zusammensetzung der dielektrischen Schichten 106, 108 bzw. 110 ähnlich ist. Die Kompositdielektrikumschichten 15 und 35 beinhalten auch eine Antireflexionsbeschichtung, z. B. dielektrische Schichten 108 bzw. 132. In dieser Hinsicht werden der Klarheit halber jegliche Metallbarriereschichten weggelassen, die jeweils zwischen den Kompositdielektrikumschichten 15 und 35 und den Metallschichten 104 und 123 vorliegen können. Falls vorhanden, können solche Metallbarriereschichten als Teil der Metallschicht 104 oder der Metallschicht 123 betrachtet werden.
  • Wie oben angemerkt, bildet die Kompositdielektrikumschicht 15 aus 1(a) den Kondensator C mit der darunterliegenden Metallschicht 30. 1(b) stellt die Schichten dar, die in der Schicht 15 vorliegen, die einen solchen Kondensator bildet. Zum Beispiel bilden die Metallschichten 114 und 104 die obere bzw. untere Platte des Kondensators. Der Kondensator C beinhaltet die Kompositdielektrikumschicht 15 einschließlich der dielektrischen Schichten 106, 108 und 110 und eine Kondensatordielektrikumschicht 112. Die Kompositdielektrikumschicht 15 und die Kondensatordielektrikumschicht 112 können in dem Aggregat als eine Kompositdielektrikumschicht bezeichnet werden. Die Metallschicht 114 kann darauf beschränkt sein, nur auf oder über der Kondensatordielektrikumschicht 112 gebildet zu werden, und kann hier als Kondensatormetallschicht 114 bezeichnet werden. Bei verschiedenen Beispielen weist die Kondensatormetallschicht 114 eine gleiche „Grundfläche“ wie die Kondensatordielektrikumschicht 112 auf, was bedeutet, dass sich die Kondensatormetallschicht 114 und die Kondensatordielektrikumschicht 112 eine(n) gemeinsame(n) laterale Ausdehnung oder Perimeter teilen.
  • Bei einem Beispiel beinhaltet die Kondensatormetallschicht 114 Titannitrid und beinhaltet die Metallschicht 104 eine Legierung aus Aluminium und Kupfer, z. B. 0,5 % Cu. Bei anderen Beispielen beinhaltet die Kondensatormetallschicht 114 Tantal/Tantalnitrid oder Wolfram/Wolframnitrid. Bei einem Beispiel beinhalten die dielektrischen Schichten 106, 110 Siliciumdioxid, beinhaltet die Kondensatordielektrikumschicht 112 Siliciumnitrid und beinhaltet die dielektrische Schicht 108 Siliciumoxinitrid, wobei Siliciumoxinitrid sowohl als eine Isolationsschicht des Kondensators als auch eine Antireflexionsbeschichtung zum Strukturieren von Zwischenverbindungen auf der Metallebene dient, aus der die Metallschichten 104 und 123 gebildet werden, z. B. MET-2. Zum Beispiel weist jede der dielektrischen Schichten 106, 108, 110 und 112 eine dielektrische Permittivität εrεo auf, die etwa gleich √n ist, wobei εo die Permittivität des Vakuums ist, εr die relative Permittivität der Schicht ist und n der Brechungsindex dieser Schicht ist. Dementsprechend können die dielektrische Schichten 106 und 110 eine relative Permittivität εr1 aufweisen, kann die dielektrische Schicht 108 eine Permittivität εr2 aufweisen und kann die Kondensatordielektrikumschicht 112 eine Permittivität εr3 aufweisen. Die Kapazität des Kondensators C wird im Allgemeinen eine Funktion von εr1, εr2 und εr3 und der Dicken der dielektrischen Schichten 106, 108, 110 und 112 sein. Obwohl die Permittivität jeder dieser Schichten mit Bildungsprozessbedingungen und genauer Stöchiometrie variieren kann, kann PECVD-Siliciumdioxid eine relative Permittivität von etwa 4 aufweisen, kann PECVD-Siliciumoxinitrid eine relative Permittivität von etwa 6-8 aufweisen und kann PECVD-Siliciumnitrid eine relative Permittivität von etwa 7 aufweisen.
  • Der Bereich 100 umfasst ferner die Metallschichten 120, 122, die innerhalb des ILD 125 angeordnet sind. Die Metallschichten 120, 122 sind jeweils auf den Schichten 14, 34 gebildet. Die Metallschicht 120 ist durch die Via-Struktur 4 leitfähig mit der Kondensatormetallschicht 114 verbunden. Die Metallschichten 120, 122 beinhalten bei einem Beispiel eine Legierung aus Aluminium und Kupfer. Wie ferner unten ausführlich beschrieben wird, beinhaltet der resultierende Kondensator die Antireflexionsbeschichtung (z. B. die dielektrische Schicht 108) als ein Dielektrikum und hilft beim Strukturieren der darunterliegenden Metallzwischenverbindungsschicht, um die Metallschichten 123 und 104 zu bilden. Wie ferner unten beschrieben wird, werden die dielektrischen Schichten 133, 110 aus einer einzigen Schicht gebildet; die dielektrischen Schichten 132, 108 werden aus einer anderen einzigen Schicht gebildet; und die dielektrischen Schichten 131, 106 werden aus noch einer anderen einzigen Schicht gebildet. Tatsächlich weisen die dielektrischen Schichten 131 und 133 die gleiche chemische Zusammensetzung wie die dielektrischen Schichten 106 und 110 auf und weist die dielektrische Schicht 132 die gleiche chemische Zusammensetzung wie die dielektrische Schicht 108 auf. Eine Antireflexionsbeschichtung, die als ein Vorläufer für die dielektrischen Schichten 108 und 132 dient, kann ferner die Fertigung anderer Strukturen ermöglichen, wie etwa einer Via-Struktur (in 1(b) nicht ausdrücklich gezeigt), die die Metallschichten 123, 104 mit anderen Metallschichten und Schaltkreiskomponenten verbinden kann.
  • Die chemische Zusammensetzung der dielektrischen Schicht 110 kann so gewählt werden, dass sie während der Fertigung als ein Ätzstopp wirkt. Dementsprechend dient bei Beispielen, bei denen die dielektrische Schicht 110 Siliciumdioxid beinhaltet, die dielektrische Schicht 110 als ein Ätzstopp zum Schützen der dielektrischen Schicht 108 vor dem Ätzprozess, der die Siliciumnitridkondensatordielektrikumschicht 112 strukturiert. Bei manchen Beispielen weist die dielektrische Schicht 110, die Siliciumoxid beinhaltet, eine Dicke in einem Bereich von 13 nm bis 17 nm auf. Bei manchen Beispielen können die Dicken der dielektrischen Schichten 106, 108 und 110 und der Brechungsindex der dielektrischen Schicht 108 so gewählt werden, dass eine hohe Fotolithografiestrukturierungsfidelität erzielt wird. Die dielektrische Schicht 108, die als eine Antireflexionsbeschichtung dient, hilft beim Erzielen einer kritischen Dimension (CD: Critical Dimension), wenn verschiedene Schaltkreiskomponenten gefertigt werden, wie zum Beispiel beim Erzielen einer relativ hohen Kapazitätsdichte von etwa 0,4 fF/µm2. Um eine hohe kritische dimensionale Leistungsfähigkeit zu erreichen, weist die dielektrische Schicht 108, die Siliciumoxinitrid beinhaltet, eine Dicke in einem Bereich von 25 nm bis 40 nm auf. Bei solchen Beispielen kann die dielektrische Schicht 108 einen Brechungsindex in einem Bereich zwischen etwa 1,7 und etwa 2,1 aufweisen. Da die dielektrischen Schichten 106 und 108 zusammen optimiert werden, weist die dielektrische Schicht 106, die Siliciumdioxid beinhaltet, eine Dicke von etwa 2,5 nm bis 10 nm auf. Bei manchen Beispielen beinhaltet die dielektrische Schicht 110 auch Siliciumdioxid und weist eine Dicke von etwa von 10 nm bis 20 nm auf.
  • Die Dicke der Kondensatordielektrikumschicht 112 kann so gewählt werden, dass eine ausreichende Durchschlagsspannung für den resultierenden Kondensator bereitgestellt wird. Zukünftige Fahrzeuge können ein elektrisches System mit 48 V einsetzen, so dass erwartet wird, dass Kondensatoren eine relativ hohe Durchschlagsspannung aufweisen. Bei manchen Beispielen beinhaltet die Kondensatordielektrikumschicht 112 Siliciumnitrid und weist eine Dicke in einem Bereich von 80 nm bis 120 nm auf. Bei solchen Beispielen kann die Siliciumnitridkondensatordielektrikumschicht 112 einen Brechungsindex in einem Bereich zwischen etwa 2,3 und etwa 2,9 aufweisen. Bei manchen Beispielen beinhaltet die Kondensatormetallschicht 114 Titannitrid und weist eine Dicke in einem Bereich von 100 nm bis 180 nm auf.
  • Nun ist unter Bezugnahme auf 2 ein veranschaulichendes Verfahren 200 gezeigt. Das Verfahren 200 beschreibt die Fertigungsschritte, die durchgeführt werden können, um den in 1(b) beschriebenen Kondensator C zu bilden. Das Verfahren 200 beschreibt auch die Verwendung einer Antireflexionsbeschichtung, sowohl als ein Kondensatordielektrikum als auch ein Antireflexionsmaterial. Bei einem Beispiel bildet das Strukturieren der darunterliegenden Metallzwischenverbindungsschicht strukturierte Schichten, wie etwa die Metallschichten 123 und 104 aus 1(b). Das Verfahren 200 ist zusammen mit 3(a)-3(n) beschrieben.
  • Das Verfahren 200 beginnt mit Schritt 202, der Erhalten eines Substrats mit einer oder mehreren Metallzwischenverbindungsschichten beinhaltet, die über dem Substrat abgeschieden werden. Nun wird auf 3(a) Bezug genommen, die eine Metallzwischenverbindungsschicht 302 darstellt. Zu Veranschaulichungszwecken kann die Metallzwischenverbindungsschicht 302 als in der MET-2-Ebene vorliegen betrachtet werden, und bei solchen Beispielen wird die Metallzwischenverbindungsschicht 302 auf einer Zwischendielektrikumschicht (in 3(a) nicht ausdrücklich gezeigt) abgeschieden, ähnlich zu dem ILD 25. Der Einfachheit halber stellen 3(a)-3(n) die Fertigungsschritte dar, die an der Metallzwischenverbindungsschicht 302 durchgeführt werden, und 3(a)-3(n) zeigen die unterschiedlichen Schichten, die unterhalb der Metallzwischenverbindungsschicht 302 vorliegen können, nicht explizit. Die Metallzwischenverbindungsschicht 302 kann unter Verwendung einer Sputter- oder Chemische-Gasphasenabscheidung(CVD)-Technik gebildet (oder gefertigt) werden. Bei manchen Beispielen kann die Metallzwischenverbindungsschicht 302 eine Legierung aus Aluminium und Kupfer beinhalten.
  • Die Schritte, die beim Bilden eines Kondensators auf dem Substrat beteiligt sind, werden nun beschrieben. Das Verfahren 200 geht dann zu Schritt 204 (3(b)) weiter, der Bilden einer Kompositdielektrikumschicht beinhaltet. Eine erste dielektrische Schicht 304 wird auf der Metallzwischenverbindungsschicht 302 gebildet. Bei einem Beispiel beinhaltet die erste dielektrische Schicht 304 Siliciumdioxid. Bei manchen Beispielen kann diese Siliciumdioxidschicht unter Verwendung plasmaunterstützter chemischer Gasphasenabscheidung (PECVD) unter Verwendung einer relativ niedrigen Abscheidungstemperatur von etwa 350 °C abgeschieden werden. Der PECVD-Prozess nutzt eine PECVD-Kammer, wobei der PECVD-Druck auf etwa 8 Torr (etwa 1066 Pa) gesteuert wird, mit einem Silan(SiH4)-Gasfluss von etwa 42 sccm, einem Helium(He)-Gasfluss von etwa 8000 sccm und einem Stickstoffoxid(Ni2O)-Gasfluss von etwa 1400-1450 sccm. Eine Hochfrequenz-HF-Leistung wird auf etwa 312 W eingestellt. Dieser veranschaulichende PECVD-Prozess stellt einen Siliciumdioxidfilm (z. B. SiXOY, wobei bei einem Beispiel X näherungsweise 1 ist und Y näherungsweise 2 ist) bereit.
  • Das Verfahren 200 geht weiter zu Schritt 206 (3(c)) über, der ferner Bilden einer Antireflexionsbeschichtung 306 auf der ersten dielektrischen Schicht 304 beinhaltet. Bei einem Beispiel beinhaltet die Antireflexionsbeschichtung Siliciumoxinitrid. Bei einem Beispiel wird die Siliciumoxinitridschicht unter Verwendung von PECVD bei einer Abscheidungstemperatur von etwa 350 °C abgeschieden. Der Kammerdruck wird auf etwa 5,5 Torr (etwa 733 Pa) gesteuert, mit einem Silan(SiH4)-Gasfluss von etwa 297 sccm, einem Helium(He)-Gasfluss von etwa 9000 sccm und einem Stickstoffoxid(Ni2O)-Gasfluss von etwa 650-700 sccm. Die Hochfrequenz-HF-Leistung wird auf etwa 205 W eingestellt.
  • Anschließend an den Schritt 206 geht das Verfahren 200 zu einem Schritt 208 über, der Bilden einer zweiten dielektrischen Schicht 308 (3(d)) auf der Antireflexionsbeschichtung 306 unter Verwendung von PECVD beinhaltet. Die erste und zweite dielektrische Schicht 304, 308 und die Antireflexionsbeschichtung 306 können die Kompositdielektrikumschicht darstellen. Bei einem Beispiel kann die zweite dielektrische Schicht 308 Siliciumdioxid beinhalten und dieses Siliciumdioxid kann unter Verwendung der PECVD-Kammer, die auf 350 °C eingestellt ist, abgeschieden werden. Der Kammerdruck kann auf 8 Torr gesteuert werden, mit dem Silan(SiH)-Gasfluss von etwa 42 sccm, dem Helium(He)-Gasfluss von etwa 8000 sccm und dem Stickstoffoxid(Ni2O)-Gasfluss von etwa 1400-1450 sccm. Die Hochfrequenz-HF-Leistung kann auf etwa 312 W eingestellt werden.
  • Das Verfahren 200 geht dann zu Schritt 210 über, der Bilden einer dritten dielektrischen Schicht 310 (3(e)) auf der zweiten dielektrischen Schicht 308 beinhaltet. Die dritte dielektrische Schicht 310 stellt die Kondensatordielektrikumschicht dar. Bei einem Beispiel beinhaltet die dritte dielektrische Schicht 310 Siliciumnitrid. Bei manchen Beispielen wird die Siliciumnitridschicht unter Verwendung eines PECVD-Prozesses unter Verwendung einer PECVD-Kammer abgeschieden, die auf etwa 350 °C eingestellt ist, mit einem Kammerdruck von 5 Torr, dem Silan(SiH4)-Gasfluss von etwa 80 sccm, dem Ammoniakgas(NH3)-Fluss von etwa 540 sccm und dem Stickstoff(N2)-Gasfluss von etwa 9000 sccm. Die Hochfrequenz-HF-Leistung kann auf etwa 500 W eingestellt werden.
  • Die vorhergehenden Prozessparameterwerte sind nominale Werte. Bei verschiedenen Beispielen kann jeder der Prozessparameter von dem genannten nominellen Wert um ±10 % mit akzeptablen Ergebnissen abweichen. Es kann besonders bevorzugt sein, die Prozessparameterwerte innerhalb eines Bereichs von ±5 % der nominellen Werte auszuwählen. Es kann besonders bevorzugt sein, die Prozessparameter im Wesentlichen gleich den nominellen Werten, z. B. innerhalb von ±1 %, zu wählen.
  • Das Verfahren 200 geht dann zu Schritt 212 (3(f)) über, der Bilden einer Kondensatormetallschicht 312 auf der dritten dielektrischen Schicht 310, die der Teil der Kompositdielektrikumschicht ist, unter Verwendung einer Sputter- oder CVD-Technik beinhaltet. Bei einem Beispiel beinhaltet die Kondensatormetallschicht 312 Titannitrid. Das Verfahren 200 geht ferner zu Schritt 214 über, der Strukturieren und Ätzen der Kondensatormetallschicht 312 und der dritten dielektrischen Schicht 310 zum Bilden eines Kondensators beinhaltet. Das Strukturieren und Ätzen, die in Schritt 214 beschrieben sind, können zuerst Abscheiden eines Fotolacks 314 (3(g)) auf der Kondensatormetallschicht 312 beinhalten. Der Fotolack 314 wird in einem Fotolithografieprozess beleuchtet, so dass ein Teil des Fotolacks 314 belichtet und dann abgelöst wird (3(h)), was ferner einen Teil der Kondensatormetallschicht 312 freilegt. Bei einem nichtbeschränkenden Beispiel kann der Fotolack 314 durch eine optische 193-nm-Quelle beleuchtet werden. Ein Fachmann auf dem relevanten Gebiet wird verstehen, dass der dielektrische Stapel einschließlich der Schichten 304, 306, 308, 310 und 312 einen Teil der einfallenden optischen Energie reflektieren kann. Das Reflexionsvermögen ist erwartungsgemäß eine Funktion der Dicke und des Brechungsindex jeder Schicht innerhalb des dielektrischen Stapels. Eine angemessene Auswahl der Dicken dieser Schichten und, wenn möglich, der Brechungsindizes kann die Menge an reflektiertem Licht reduzieren und dadurch Stehende-Welle-Muster oder eine optische Interferenz reduzieren, die die Fidelität der in dem Fotolack gebildeten Struktur reduzieren können. In Abwesenheit der Antireflexionsbeschichtung 306 kann der dielektrische Stapel ausreichendes Licht reflektieren, um solche Strukturierungsprobleme zu verursachen. Es wird erwartet, dass das Hinzufügen der Antireflexionsbeschichtung 306 zu einem Reflexionsvermögen des Stapels führt, das klein genug ist, um eine beherrschbare oder sogar vernachlässigbare Auswirkung auf das Strukturieren des Fotolacks 314 zu haben.
  • Der Teil der Kondensatormetallschicht 312, der nicht durch den Fotolack 314 bedeckt ist, wird geätzt und das Ätzen stoppt bei der zweiten dielektrischen Schicht 308, die als ein Ätzstopp wirkt. Die dritte dielektrische Schicht 310 und die Kondensatormetallschicht 312 bilden, nachdem sie geätzt wurden, Schichten 112 bzw. 114 (3(i)). Der Fotolack 314 ist in 3(j) als abgelöst gezeigt. Die Kondensatordielektrikumschicht 112, die zweite dielektrische Schicht 308, die Antireflexionsbeschichtung 306 und die erste dielektrische Schicht 304 dienen als ein Kondensatordielektrikum, wobei die Platten des resultierenden Kondensators die Kondensatormetallschicht 114 und die Metallzwischenverbindungsschicht 302 umfassen.
  • Anschließend an den Schritt 214 geht das Verfahren 200 zu Schritt 215 über, der Strukturieren der Metallzwischenverbindungsschicht 302 (3(j)) beinhaltet, um Metallschichten 123, 104 zu bilden (3(k)). Wie oben angemerkt, ermöglicht das Vorhandensein der Antireflexionsbeschichtung 306 eine Verbesserung der CD, eine Verbesserung der Kapazität und eine Strukturierung der Metallzwischenverbindungsschicht 302, indem das während der Fotolithografie verwendete Licht nicht reflektiert wird. Vor dem Strukturieren wird ein Trockenfilm oder ein Fotolackfilm auf der Oberfläche der Kondensatormetallschicht 114 und der zweiten dielektrischen Schicht 308 (3(j)) unter Verwendung eines geeigneten Beschichtungsprozesses abgeschieden (nicht ausdrücklich gezeigt), gefolgt von Aushärten, Reinigen (Descum) und dergleichen, ferner gefolgt von einer Fotolithografietechnologie und/oder Ätzprozessen, wie etwa einem Trockenätz- und/oder einem Nassätzprozess, um die Oberfläche der zweiten dielektrischen Schicht 308 freizulegen, die geätzt werden kann. Der freigelegte Teil wird geätzt, um Folgendes zu bilden: dielektrische Schichten 133, 110; dielektrische Schichten 132, 108; dielektrische Schichten 131, 106; und Metallschichten 123, 104 (3(k)). Die dielektrischen Schichten 106, 108, 110 und 112 wirken als das dielektrische Medium des Parallelplattenkondensators, einschließlich der Metallschichten 104 und 114. Die dielektrische Schicht 108, ein Rest der Antireflexionsbeschichtung 306, ist dementsprechend ein Teil des Kondensatordielektrikums.
  • Das Verfahren 200 geht dann zu Schritt 216 über, der Abscheiden eines Zwischenebenendielektrikums 125 unter Verwendung eines CVD-Prozesses beinhaltet ( 3(1)). Das Zwischenebenendielektrikum 125 wird derart abgeschieden, dass es in Kontakt mit den freigelegten Teilen kommt. Zum Beispiel befindet sich das Zwischenebenendielektrikum 125 in Kontakt mit der oberen Seite und Seitenwänden der Schichten 114, 110, 133. Das Zwischenebenendielektrikum 125 befindet sich auch in Kontakt mit den Seitenwänden der Schichten 132, 131, 123, 104, 106, 108 und 112. Bei einem Beispiel beinhaltet das Zwischenebenendielektrikum 125 Siliciumdioxid, das mit hochdichtem Plasma aufgewachsen wurde. Bei manchen Beispielen können die Metallschichten 123, 104 und die Schicht 114 mit anderen Metallzwischenverbindungsschichten verbinden und ferner elektrisch mit anderen elektrischen Komponenten in dem integrierten Schaltkreis verbinden. Diese elektrische Verbindung erfolgt unter Verwendung von Via-Strukturen, die durch Strukturieren und Ätzen des Zwischenebenendielektrikums 125 gebildet werden können. Tatsächlich kann das Verfahren 200 bei manchen Beispielen ferner zu Schritt 218 übergehen, der Strukturieren und Ätzen des Zwischenebenendielektrikums 125 beinhaltet, um eine oder mehrere Via-Strukturen zu bilden (3(m)). Das in 3(m) gezeigte Beispiel zeigt eine Via-Struktur 4, die sich in Kontakt mit der Kondensatormetallschicht 114 befindet, und bei anderen Beispielen können zusätzliche Via-Strukturen gebildet werden. Anschließend an die Bildung der Via-Struktur(en) geht das Verfahren 200 zu einem Schritt 220 über, der Bilden einer zweiten Metallzwischenverbindungsschicht 320 auf dem Zwischenebenendielektrikum 125 beinhaltet (3(n)).
  • In der vorausgehenden Beschreibung und in den Ansprüchen sind die Begriffe „einschließlich“ und „umfassend“ offene Begriffe und bedeuten dementsprechend „einschließlich, aber nicht beschränkt auf...“. Außerdem bedeutet der Begriff „koppeln“ oder „koppelt“ entweder eine indirekte oder direkte Verbindung. Dementsprechend kann, falls eine erste Vorrichtung mit einer zweiten Vorrichtung koppelt, diese Verbindung durch eine direkte Verbindung oder durch eine indirekte Verbindung über andere Vorrichtungen und Verbindungen erfolgen. Gleichermaßen kann eine Vorrichtung, die zwischen einer ersten Komponente oder einem ersten Ort und einer zweiten Komponente oder einem zweiten Ort gekoppelt ist, durch eine direkte Verbindung oder durch eine indirekte Verbindung über andere Vorrichtungen und Verbindungen sein. Ein Element oder Merkmal, das „konfiguriert ist zum“ Durchführen einer Aufgabe oder einer Funktion, kann zu einer Zeit der Herstellung durch einen Hersteller zum Durchführen der Funktion konfiguriert (z. B. programmiert oder strukturell gestaltet) werden und/oder kann durch einen Benutzer nach einer Herstellung zum Durchführen der Funktion und/oder zusätzlicher alternativer Funktionen konfigurierbar (oder rekonfigurierbar) sein. Das Konfigurieren kann durch Firmware- und/oder Softwareprogrammierung der Vorrichtung, durch eine Konstruktion und/oder ein Layout von Hardwarekomponenten und Zwischenverbindungen der Vorrichtung oder eine Kombination daraus erfolgen. Außerdem schließen Verwendungen der Ausdrücke „Masse“ oder von ähnlichem in der vorhergehenden Beschreibung eine Gehäusemasse, eine Erdmasse, eine potentialfreie Masse, eine virtuelle Masse, eine digitale Masse, eine gemeinsame Masse und/oder eine beliebige andere Form einer Masseverbindung ein, die auf die Lehren dieser Beschreibung anwendbar oder dafür geeignet ist. Sofern nichts anderes angegeben ist, bedeutet „etwa“, „näherungsweise“ oder „im Wesentlichen“ vor einem Wert ±10 Prozent des genannten Wertes.

Claims (12)

  1. Integrierter Schaltkreis (IC), der Folgendes umfasst: ein Substrat (51); eine erste Metallschicht (104) und eine zweite Metallschicht (123), die oberhalb des Substrats (51) positioniert sind; eine erste Kompositdielektrikumschicht (15), die sich auf der ersten Metallschicht (104) befindet, wobei die erste Kompositdielektrikumschicht (15) eine erste Antireflexionsbeschichtung (108), eine erste Siliziumoxidschicht (106) und eine zweite Siliziumoxidschicht (110) umfasst, wobei die erste Antireflexionsbeschichtung (108) Siliciumoxinitrid zwischen der ersten Siliciumoxidschicht (106) und der zweiten Siliciumoxidschicht (110) aufweist; eine zweite Kompositdielektrikumschicht (35), die auf der zweiten Metallschicht (123) positioniert ist, wobei die zweite Kompositdielektrikumschicht (35) eine zweite Antireflexionsbeschichtung (132) umfasst; eine Kondensatordielektrikumschicht (112) auf der ersten Kompositdielektrikumschicht (15), wobei die Kondensatordielektrikumschicht (112) eine Siliciumnitridschicht mit einer Dicke in einem Bereich von 80 nm bis 120 nm umfasst, wobei sich die Siliciumnitridschicht direkt auf der zweiten Siliciumoxidschicht (110) befindet, und eine Kondensatormetallschicht (114), die über der Kondensatordielektrikumschicht (112) angeordnet ist.
  2. Integrierter Schaltkreis nach Anspruch 1, wobei sich die Kondensatordielektrikumschicht (112) und die Kondensatormetallschicht (114) einen gleichen Perimeter teilen.
  3. Integrierter Schaltkreis nach Anspruch 1, wobei die Kondensatormetallschicht (114) Titannitrid umfasst.
  4. Integrierter Schaltkreis nach Anspruch 1, wobei die erste und zweite Antireflexionsbeschichtung (108, 132) Siliciumoxinitrid umfassen.
  5. Integrierter Schaltkreis nach Anspruch 1, wobei die erste und zweite Antireflexionsbeschichtung (108, 132) einen Brechungsindex in einem Bereich von 1,7 bis 2,1 aufweisen.
  6. Integrierter Schaltkreis nach Anspruch 1, wobei die erste und zweite Antireflexionsbeschichtung (108, 132) eine Dicke in einem Bereich von 30 nm bis 32 nm aufweisen.
  7. Integrierter Schaltkreis nach Anspruch 1, wobei die erste Antireflexionsbeschichtung (108) einen Brechungsindex in einem Bereich von 1,7 bis 2,1 aufweist; und die Siliciumnitridschicht einen Brechungsindex in einem Bereich von 2,3 bis 2,9 aufweist.
  8. Verfahren zum Bilden eines integrierten Schaltkreises (IC), das Folgendes umfasst: Bilden einer ersten und zweiten Metallzwischenverbindungsschicht (302,) in einer ersten horizontalen Ebene über einem Halbleitersubstrat (51); Bilden eines Kondensators (C) einschließlich der ersten Metallzwischenverbindungsschicht (302), was Folgendes beinhaltet: Bilden einer ersten Kompositdielektrikumschicht auf der ersten Metallzwischenverbindungsschicht (302), wobei die erste Kompositdielektrikumschicht eine Antireflexionsbeschichtung (306) zwischen einer ersten und einer zweiten dielektrischen Schicht (304, 308) umfasst, wobei die erste und zweite dielektrische Schicht (304, 308) Siliciumdioxid beinhalten, wobei sich die erste dielektrische Schicht (304) auf der ersten Metallzwischenverbindungsschicht (302) befindet, wobei die erste Kompositdielektrikumschicht eine Siliciumoxinitridschicht, die sich auf der ersten dielektrischen Schicht (304) befindet, aufweist, wobei die zweite dielektrische Schicht (308) sich auf der Siliciumoxinitridschicht befindet; und Bilden einer Kondensatordielektrikumschicht (310) auf der zweiten dielektrischen Schicht (308) der Kompositdielektrikumschicht, wobei die Kondensatordielektrikumschicht (310) Siliciumnitrid beinhaltet, wobei die Kondensatordielektrikumschicht (310) eine Dicke in einem Bereich von 80 nm bis 120 nm aufweist; und Bilden einer Kondensatormetallschicht (312) über der Kondensatordielektrikumschicht (310); und Bilden einer Zwischenschichtdielektrikum(ILD)-Schicht über dem Substrat (51), so dass das ILD Seitenwände der ersten und zweiten Metallzwischenverbindungsschicht (302,) kontaktiert und eine Oberseite und Seitenwände der ersten Kompositdielektrikumschicht kontaktiert.
  9. Verfahren nach Anspruch 8, das ferner Bilden einer zweiten Kompositdielektrikumschicht auf der zweiten Metallzwischenverbindungsschicht umfasst, wobei das ILD eine Oberseite und Seitenwände der zweiten Kompositdielektrikumschicht kontaktiert.
  10. Verfahren nach Anspruch 8 oder 9, wobei die Antireflexionsbeschichtung (306) Siliciumoxinitrid beinhaltet.
  11. Verfahren nach Anspruch 10, wobei die Antireflexionsbeschichtung (306) eine Dicke in einem Bereich von 25 nm bis 40 nm aufweist.
  12. Verfahren nach Anspruch 8, das ferner Bilden einer dritten Zwischenverbindungsschicht über der ersten Zwischenverbindungsschicht (302) und leitfähiges Verbinden der dritten Zwischenverbindungsschicht mit der Kondensatormetallschicht (312) umfasst.
DE112020004600.1T 2019-09-26 2020-09-25 Integrierte schaltkreise mit dielektrischen schichten einschliesslich einer antireflexionsbeschichtung Active DE112020004600B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/584,463 2019-09-26
US16/584,463 US11171200B2 (en) 2019-09-26 2019-09-26 Integrated circuits having dielectric layers including an anti-reflective coating
PCT/US2020/052861 WO2021062255A1 (en) 2019-09-26 2020-09-25 Integrated circuits having dielectric layers including an anti-reflective coating

Publications (2)

Publication Number Publication Date
DE112020004600T5 DE112020004600T5 (de) 2022-06-30
DE112020004600B4 true DE112020004600B4 (de) 2023-12-28

Family

ID=75162368

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112020004600.1T Active DE112020004600B4 (de) 2019-09-26 2020-09-25 Integrierte schaltkreise mit dielektrischen schichten einschliesslich einer antireflexionsbeschichtung

Country Status (4)

Country Link
US (1) US11171200B2 (de)
CN (1) CN114450774A (de)
DE (1) DE112020004600B4 (de)
WO (1) WO2021062255A1 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060205140A1 (en) 2005-03-10 2006-09-14 Texas Instruments Incorporated Integrated circuit capacitor having antireflective dielectric
US20100091428A1 (en) 2008-10-13 2010-04-15 Kwan-Soo Kim Insulator, capacitor with the same and fabrication method thereof, and method for fabricating semionductor device
US20180061752A1 (en) 2016-08-24 2018-03-01 United Microelectronics Corp. Semiconductor device and method for fabricating the same
DE102018122563A1 (de) 2017-09-29 2019-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtung mit einem integrierten kondensator und verfahren zum herstellen von dieser
US20190157379A1 (en) 2017-10-25 2019-05-23 Texas Instruments Incorporated Analog capacitor on submicron pitch metal level

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6974766B1 (en) * 1998-10-01 2005-12-13 Applied Materials, Inc. In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application
DE10027913A1 (de) * 2000-05-31 2001-12-13 Infineon Technologies Ag Speicherzelle mit einem Grabenkondensator
JP4316358B2 (ja) * 2003-11-27 2009-08-19 株式会社東芝 半導体記憶装置及びその製造方法
US9679803B2 (en) * 2014-01-13 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming different patterns in a semiconductor structure using a single mask
US9502466B1 (en) * 2015-07-28 2016-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy bottom electrode in interconnect to reduce CMP dishing

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060205140A1 (en) 2005-03-10 2006-09-14 Texas Instruments Incorporated Integrated circuit capacitor having antireflective dielectric
US20100091428A1 (en) 2008-10-13 2010-04-15 Kwan-Soo Kim Insulator, capacitor with the same and fabrication method thereof, and method for fabricating semionductor device
US20180061752A1 (en) 2016-08-24 2018-03-01 United Microelectronics Corp. Semiconductor device and method for fabricating the same
DE102018122563A1 (de) 2017-09-29 2019-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtung mit einem integrierten kondensator und verfahren zum herstellen von dieser
US20190157379A1 (en) 2017-10-25 2019-05-23 Texas Instruments Incorporated Analog capacitor on submicron pitch metal level

Also Published As

Publication number Publication date
DE112020004600T5 (de) 2022-06-30
US20210098565A1 (en) 2021-04-01
CN114450774A (zh) 2022-05-06
US20220069067A1 (en) 2022-03-03
US11171200B2 (en) 2021-11-09
WO2021062255A1 (en) 2021-04-01

Similar Documents

Publication Publication Date Title
DE102012003118B4 (de) Tiefgrabenkondensator mit konform aufgebrachten leitenden Schichten, die Druckspannung aufweisen
DE102018215812A1 (de) Hochdichte Metall-Isolator-Metall-Kondensatoren
DE10247454A1 (de) Verfahren zur Herstellung von vertikalen/horizontalen MIMCaps
DE102018202253B4 (de) Verfahren zum Ätzen einer Tiefgrabenisolationsstruktur mit einem in einem Zwischenebenen-Dielektrikumsmaterial endenden Luftspalt und zugehörige Strukturen
EP0582724A1 (de) Verfahren zur lokal und global planarisierenden CVD-Abscheidung von SiO2-Schichten auf strukturierten Siliziumsubstraten
DE10348902B4 (de) MIM-Kondensatorstruktur und Herstellungsverfahren
DE112019002455T5 (de) Dünnfilmwiderstand in einer integrierten schaltung und herstellungsverfahren
DE102015119536A1 (de) Kondensatoren mit dielektrischen Barriereschichten und Verfahren zu deren Ausbildung
DE102018107387A1 (de) Metallisolatormetallkondensatorstruktur mit hoher Kapazität
DE112018003821B4 (de) Systeme und verfahren zum ausbilden eines in einer integrierten schaltungsanordnung integrierten dünnfilmwiderstandes
DE112020003222B4 (de) Zwischenverbindungsanordnung mit vollständig ausgerichteten durchkontakten
DE10302377B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Metall-Isolator-Metall-Kondensatoren
DE60037599T2 (de) Herstellungsverfahren für halbleiteranordnung mit reduzierter signalwegverzögerungszeit
DE102008029794A1 (de) Metall-Isolator-Metall-Kondensator und Verfahren zu dessen Herstellung
DE112020003567B4 (de) Verfahren für einen back-end-of-line-kompatiblen chipintegrierten metall-isolator-metall-entkopplungskondensator
DE112020004600B4 (de) Integrierte schaltkreise mit dielektrischen schichten einschliesslich einer antireflexionsbeschichtung
DE112020006814T5 (de) Dünnfilmwiderstand (TFR), hergestellt in einer integrierten Schaltungsvorrichtung unter Verwendung von TFR-Deckschicht(en) als Ätzstopp und/oder Hartmaske
DE102015213530B4 (de) Verfahren zur Herstellung eines eingebetteten Kondensators
DE10085212B4 (de) Dielektrische Schicht, integrierte Schaltung und Verfahren zu deren Herstellung
DE102018206438B4 (de) Verfahren zur Herstellung von Kontaktstrukturen
DE112020006806B4 (de) Dünnfilmwiderstand (TFR), hergestellt in einer integrierten Schaltungsvorrichtung unter Verwendung von Nassätzung einer dielektrischen Deckschicht
DE102018200438B4 (de) Voll ausgerichtete Via-Strukturen
DE102011090167A1 (de) Integriertes Schaltungssystem mit Dielektrikum mit sehr geringem ε und Herstellungsverfahren davon
US11605587B2 (en) Methods for etching metal interconnect layers
DE102021127166A1 (de) Mim-kondensatorstrukturen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division